JP6180862B2 - パルス受信回路 - Google Patents
パルス受信回路 Download PDFInfo
- Publication number
- JP6180862B2 JP6180862B2 JP2013191730A JP2013191730A JP6180862B2 JP 6180862 B2 JP6180862 B2 JP 6180862B2 JP 2013191730 A JP2013191730 A JP 2013191730A JP 2013191730 A JP2013191730 A JP 2013191730A JP 6180862 B2 JP6180862 B2 JP 6180862B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- resistance value
- pulse
- voltage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003708 edge detection Methods 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 30
- 230000010354 integration Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
図1は、無電圧パルスカウンタ10の構成を示す図である。無電圧パルスカウンタ10は、入力端子11t1及び11t2、抵抗値変更部12、電圧エッジ検出部13、電圧レベル読取部14、制御部15、パルス数出力部16及び電源17を備えている。無電圧パルスカウンタ10は、無電圧パルス出力器20(送信器)の出力信号である無電圧パルスの状態(オン状態、オフ状態)の変化を電圧レベル読取部14により検出し、オン状態またはオフ状態になるたびに、オン状態またはオフ状態になった回数を制御部15により積算し、パルス数出力部16から外部へ出力する装置である。
抵抗値変更部12は、抵抗素子12r1、12r2、スイッチ素子12sを備えている。抵抗素子12r1は、一端が入力端子11t1に接続され、他端が電源17の正極側に接続される。抵抗素子12r2とスイッチ素子12sとは直列に接続される。抵抗素子12r2は、一端が入力端子11t1に接続され、他端がスイッチ素子12sの一端に接続される。スイッチ素子12sは、一端が抵抗素子12r2の他端に接続され、他端が電源17の正極側に接続される。スイッチ素子12sの開閉は、電圧レベル読取部14が出力するスイッチ開閉信号により制御される。本実施形態では、スイッチ開閉信号がLレベルのとき、入力端子11t1が高抵抗で電源17の正極側に接続され、スイッチ開閉信号がHレベルのとき、入力端子11t1が低抵抗で電源17の正極側に接続される。スイッチ開閉信号がHレベルのとき、入力端子11t1と電源17の正極側とは、抵抗素子12r1および12r2の並列抵抗で接続されるため、抵抗値は低抵抗値となる。一方、スイッチ開閉信号がLレベルのとき、入力端子11t1と電源17の正極側とは、抵抗素子12r1で接続されるため、抵抗値は高抵抗値となる。
図3は、図1に示す抵抗値変更部12の構成を示す図である。図3(a)に示す抵抗値変更部12については、上述の図1の構成と同じである。抵抗値変更部12の構成は、図3(b)に示す可変抵抗12vを用いて構成してもよい。可変抵抗12vの抵抗値は、電圧レベル読取部14が出力するスイッチ開閉信号により制御される。スイッチ開閉信号がLレベルのとき、入力端子11t1が高抵抗で電源17の正極側に接続され、スイッチ開閉信号がHレベルのとき、入力端子11t1が低抵抗で電源17の正極側に接続される。
電圧レベル読取部14は、スイッチ開閉信号がHレベルである所定期間において、受信パルスの電圧レベルを読み取り、この読取結果を制御部15に対して出力する。
なお、制御部15が積算していくカウント値の初期値は、ユーザによる無電圧パルスカウンタ10の無電圧パルス出力器20への接続時に0となっているものとする。
続いて、無電圧パルスカウンタ10の動作の一例について、図面を参照して説明する。図4は、第1の実施形態での無電圧パルスカウンタ10の動作を説明するためのタイムチャートであり、図5は、受信パルスがノイズを受ける環境下にあるときの図4に対応するタイムチャートである。
図4においては、受信パルスの時間変化、スイッチ開閉信号の時間変化、電圧レベル読み取りタイミング(電圧レベル読取部14が受信パルスの電圧レベルを読み取る読取時刻)を示している。なお、図4に示す時刻t1〜t6は受信パルスのHレベルからLレベルへ切り替わる時刻、またはLレベルからHレベルへ切り替わる時刻を示している。なお、第1の実施形態〜第3の実施形態では、制御部15は、電圧レベル読取部14の読み取りレベルを記憶し、前回記憶したレベルがHレベルであって、次に記憶するレベルがLレベルになったときに、受信パルスをカウントし、積算値を+1とするものとする。
時刻t3〜時刻t4において、制御部15は、前回記憶した受信レベルがHレベルであるので、今回の受信パルスのLレベルをカウントし、カウント数の積算値を(N+2)とする。また、時刻t4〜時刻t5において、制御部15は、前回記憶した受信レベルがLレベルであるので、今回の受信パルスのHレベルをカウントせず、カウント数の積算値を(N+2)に維持する。また、時刻t5〜時刻t6において、制御部15は、前回記憶した受信レベルがHレベルであるので、今回の受信パルスのLレベルをカウントし、カウント数の積算値を(N+3)とする。
図5においては、図4と同様に、受信パルスの時間変化、スイッチ開閉信号の時間変化、電圧レベル読取部14が受信パルスの電圧レベルを読み取る読取時刻を示している。なお、図4に示す時刻t1〜t5は受信パルスのHレベルからLレベルへの切り替わり時刻、またはLレベルからHレベルへの切り替わり時刻を示している。また、受信パルスの時間変化において、受信パルスがHレベルのときは無電圧パルス出力器20のスイッチ素子22はオフしており、受信パルスはノイズを受けやすいため、このノイズをギザギザの波形で示している。図5では、特に時刻t3の直前において受信パルスがHレベルからLレベルへと大きく変化するほど大きなノイズを受けていることを示している。
しかしながら、上述のように、電圧レベル読取部14が、電圧エッジ検出部13からHレベルのレベル変化検出信号(検出結果)が入力されると、抵抗値変更部12を制御して入力端子11t1(入力端子のうち一方の入力端子)と、電源17の正極側(正極側または負極側のうち一方)との間に設けられる抵抗の抵抗値を高抵抗値(抵抗素子12r1の抵抗値)から低抵抗値(抵抗素子12r1と抵抗素子12r2との並列抵抗値)に切り替えさせる。これにより、受信パルスにノイズが重畳しても、ノイズが吸収されやすくなり、無電圧パルスカウンタ10(パルス受信回路)の対ノイズ性が向上する。
時刻t3から所定期間経過後の動作は、図4に示す場合と同じであるので、同じ部分については説明を省略する。時刻t4〜時刻t5において、制御部15は、前回時刻t3からの所定期間において記憶した受信レベルがHレベルであるので、今回の受信パルスのLレベルをカウントし、カウント数の積算値を正しく(N+2)とする。
続いて、無電圧パルスカウンタ10の動作の他の一例について、図面を参照して説明する。図6は、第2の実施形態での無電圧パルスカウンタ10の動作を説明するためのタイムチャートであり、図7は、受信パルスがノイズを受ける環境下にあるときの図6に対応するタイムチャートである。
第2の実施形態において、第1の実施形態と相違する点は下記の通りである。すなわち、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのHレベルからLレベルへの切り替わりを検出する場合にのみ、第1の実施形態と同様、スイッチ開閉信号を所定期間Hレベルとすることである。つまり、第2の実施形態において、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのLレベルからHレベルへの切り替わりを検出する場合、スイッチ開閉信号を所定期間Hレベルとせず、また、受信パルスの電圧レベルを読みこまない(図6、図7参照)。
続いて、無電圧パルスカウンタ10の動作の他の一例について、図面を参照して説明する。図8は、第3の実施形態での無電圧パルスカウンタ10の動作を説明するためのタイムチャートであり、図9は、受信パルスがノイズを受ける環境下にあるときの図8に対応するタイムチャートである。
第3の実施形態において、第1の実施形態と相違する点は下記の通りである。すなわち、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのHレベルからLレベルへの切り替わりを検出する場合、第1の実施形態と同様、スイッチ開閉信号を所定期間Hレベルとすることである。一方、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのLレベルからHレベルへの切り替わりを検出する場合、第1の実施形態と相違して、スイッチ開閉信号を、次に電圧エッジ検出部13が、受信パルスのHレベルからLレベルへの切り替わりを検出するまで、スイッチ開閉信号のHレベルを維持することである(図8、図9参照)。
図11は、第4の実施形態での無電圧パルスカウンタ10aの動作を説明するためのタイムチャートである。図11は、図4に対応するタイムチャートである。
時刻t1において、無電圧パルス出力器20のスイッチ素子22がオフ状態からオン状態となると、受信パルスがLレベルからHレベルに変化する。電圧エッジ検出部13が、受信パルスがLレベルからHレベルに変化することを検出すると、電圧レベル読取部14は、スイッチ開閉信号を所定期間Hレベルとして、この期間、抵抗値変更部12のスイッチ素子12sをオン状態とする。電圧レベル読取部14は、受信パルスのHレベルを読み取り、制御部15に対して出力する。電圧レベル読取部14は、所定期間経過後スイッチ開閉信号をLレベルとする。
制御部15は、電圧レベル読取部14が読み込んだ受信パルスのLレベルを記憶する。また、制御部15は、受信パルスのレベルが、記憶したHレベルから、Lレベルに変わったので、カウント値を+1アップせず、積算値を(N+1)のまま維持する。
時刻t3〜時刻t4において、制御部15は、前回記憶した受信レベルがLレベルであるので、今回の受信パルスのHレベルをカウントし、カウント数の積算値を(N+2)とする。また、時刻t4〜時刻t5において、制御部15は、前回記憶した受信レベルがHレベルであるので、今回の受信パルスのLレベルをカウントせず、カウント数の積算値を(N+2)のまま維持する。また、時刻t5〜時刻t6において、制御部15は、前回記憶した受信レベルがLレベルであるので、今回の受信パルスのHレベルをカウントし、カウント数の積算値を(N+3)とする。
しかしながら、上述のように、電圧レベル読取部14が、電圧エッジ検出部13からHレベルのレベル変化検出信号(検出結果)が入力されると、抵抗値変更部12を制御して入力端子11t2(入力端子のうち一方の入力端子)と、電源17の負極側(正極側または負極側のうち一方)との間に設けられる抵抗の抵抗値を高抵抗値(抵抗素子12r1の抵抗値)から低抵抗値(抵抗素子12r1と抵抗素子12r2との並列抵抗値)に切り替えさせる。これにより、受信パルスにノイズが重畳しても、ノイズが吸収されやすくなり、無電圧パルスカウンタ10a(パルス受信回路)の対ノイズ性が向上する。
図12は、第5の実施形態での無電圧パルスカウンタ10aの動作を説明するためのタイムチャートである。図12は、図6に対応するタイムチャートである。
第5の実施形態において、第4の実施形態と相違する点は下記の通りである。すなわち、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのLレベルからHレベルへの切り替わりを検出する場合にのみ、第4の実施形態と同様、スイッチ開閉信号を所定期間Hレベルとすることである。つまり、第5の実施形態において、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのHレベルからLレベルへの切り替わりを検出する場合、スイッチ開閉信号を所定期間Hレベルとせず、また、受信パルスの電圧レベルを読みこまない(図6、図12参照)。
図13は、第6の実施形態での無電圧パルスカウンタ10aの動作を説明するためのタイムチャートである。図13は、図8に対応するタイムチャートである。
第6の実施形態において、第4の実施形態と相違する点は下記の通りである。すなわち、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのLレベルからHレベルへの切り替わりを検出する場合、第4の実施形態と同様、スイッチ開閉信号を所定期間Hレベルとすることである。一方、電圧レベル読取部14は、電圧エッジ検出部13が、受信パルスのHレベルからLレベルへの切り替わりを検出する場合、第4の実施形態と相違して、スイッチ開閉信号を、次に電圧エッジ検出部13が、受信パルスのLレベルからHレベルへの切り替わりを検出するまで、スイッチ開閉信号のHレベルを維持することである(図8、図13参照)。
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
Claims (4)
- 送信器のオン状態またはオフ状態を表す受信パルスを、2つの入力端子の間で受信し、前記受信パルスの電圧レベルを検出するパルス受信回路であって、
前記入力端子のうち一方の入力端子と、電源の正極側または負極側のうち一方との間に設けられる抵抗の抵抗値を、低抵抗値と高抵抗値とのいずれかに切り替える抵抗値変更部と、
前記受信パルスの電圧レベルの変化を検出し、検出結果を出力する電圧エッジ検出部と、
前記受信パルスの電圧レベルを読み取る電圧レベル読取部と、
を備え、
前記電圧レベル読取部は、
前記電圧エッジ検出部から前記検出結果が入力されると、前記抵抗値変更部を制御して前記抵抗の抵抗値を高抵抗値から低抵抗値に切り替えさせ、前記受信パルスの電圧レベルを読み取り、読み取り後に前記抵抗値変更部を制御して前記抵抗の抵抗値を低抵抗値から高抵抗値に切り替えさせる、
ことを特徴とするパルス受信回路。 - 前記電圧レベル読取部は、
前記電圧エッジ検出部から前記検出結果として、HレベルとLレベルのうち、一方のレベルから他方のレベルへの切り替わりを表す切り替わり結果が入力されると、前記抵抗値変更部を制御して前記抵抗の抵抗値を高抵抗値から低抵抗値に切り替えさせ、前記受信パルスの電圧レベルを読み取り、読み取り後に前記抵抗値変更部を制御して前記抵抗の抵抗値を低抵抗値から高抵抗値に切り替えさせる、
ことを特徴とする請求項1に記載のパルス受信回路。 - 前記電圧レベル読取部は、
前記電圧エッジ検出部から、前記検出結果として、HレベルとLレベルのうち、一方のレベルから他方のレベルへの切り替わりを表す切り替わり結果が入力されると、前記抵抗値変更部を制御して前記抵抗の抵抗値を高抵抗値から低抵抗値に切り替えさせ、前記受信パルスの電圧レベルを読み取り、読み取り結果が前記他方のレベルの場合、前記抵抗値変更部を制御して前記抵抗の抵抗値を低抵抗値のまま維持させ、読み取り結果が前記一方のレベルの場合、読み取り後に前記抵抗値変更部を制御して前記抵抗の抵抗値を低抵抗値から高抵抗値に切り替えさせる、
ことを特徴とする請求項1に記載のパルス受信回路。 - 前記電圧レベル読取部が読み取る電圧レベルに基づいて、前記受信パルスがHレベルとLレベルのうち、いずれか一方のレベルから他方のレベルになることをカウントし、カウント結果を積算する制御部と、
前記制御部が積算する積算結果を、パルス受信回路の外部にある受信機能を有する受信器に、予め設定された所定期間ごとに送信するパルス数出力部と、をさらに備える、
ことを特徴とする請求項1から請求項3いずれか一項に記載のパルス受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191730A JP6180862B2 (ja) | 2013-09-17 | 2013-09-17 | パルス受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191730A JP6180862B2 (ja) | 2013-09-17 | 2013-09-17 | パルス受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015061103A JP2015061103A (ja) | 2015-03-30 |
JP6180862B2 true JP6180862B2 (ja) | 2017-08-16 |
Family
ID=52818331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013191730A Active JP6180862B2 (ja) | 2013-09-17 | 2013-09-17 | パルス受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6180862B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7070133B6 (ja) * | 2018-06-19 | 2022-06-10 | 三菱電機ビルソリューションズ株式会社 | 検査装置 |
WO2022149348A1 (ja) * | 2021-01-06 | 2022-07-14 | 株式会社ラプラス・システム | 端子台型ユニット及びこれを用いた監視システム |
JP7078965B1 (ja) * | 2021-01-06 | 2022-06-01 | 株式会社ラプラス・システム | 端子台型ユニット及びこれを用いた監視システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63314020A (ja) * | 1987-06-17 | 1988-12-22 | Sumitomo Electric Ind Ltd | 自動車用集積回路 |
JP3295486B2 (ja) * | 1993-05-11 | 2002-06-24 | 愛知時計電機株式会社 | パルス受信回路 |
JP2003115757A (ja) * | 2001-10-03 | 2003-04-18 | Fujitsu Ltd | インターフェース回路および信号伝送システム |
JP2012191464A (ja) * | 2011-03-11 | 2012-10-04 | Toshiba Corp | レベル変換バススイッチ |
-
2013
- 2013-09-17 JP JP2013191730A patent/JP6180862B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015061103A (ja) | 2015-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015716B2 (en) | Method for detecting a power load of a power supply module according to duty cycle detection, and related device | |
JP6180862B2 (ja) | パルス受信回路 | |
KR101847103B1 (ko) | 반도체 장치 | |
WO2009063817A1 (ja) | タッチパネル及びそれを備えた表示装置 | |
KR102307925B1 (ko) | 온도 센서를 포함하는 양방향 송수신기 및 이를 포함하는 구동 회로 | |
US9329063B2 (en) | Electronic device with flexible data and power interface | |
US9991797B2 (en) | Semiconductor element drive apparatus | |
CN104821806A (zh) | 时钟控制装置及其控制方法 | |
JP2017046276A5 (ja) | ||
JP6638474B2 (ja) | 信号出力回路 | |
JP2009156643A (ja) | 故障検出システム及び集積回路 | |
JP2021182779A (ja) | 信号検出回路 | |
US7873139B2 (en) | Signal processing device | |
CN102033597A (zh) | 微型计算机 | |
US10084397B2 (en) | Motor driver with multipurpose pin | |
US12013266B2 (en) | Flowmeter comprising an electronic magnetic sensor with buffered power supply | |
JP5534537B2 (ja) | 信号デューティー検出装置及びこれを有するモータ駆動装置 | |
JP2018036252A (ja) | センサ回路 | |
JP2011077672A (ja) | 信号入出力回路 | |
JP6819527B2 (ja) | 検出装置及び工作機械 | |
JP2017060120A (ja) | 半導体装置および発振回路の制御方法 | |
JP4817045B2 (ja) | 分散型電源システム | |
JP5910693B1 (ja) | 停電検知回路 | |
CN204258771U (zh) | Ac/dc逻辑输入接口电路及包含其的集成电路 | |
JP4111167B2 (ja) | 異常セル検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160712 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20161026 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170106 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |