JP6150075B2 - Epitaxial wafer manufacturing method - Google Patents
Epitaxial wafer manufacturing method Download PDFInfo
- Publication number
- JP6150075B2 JP6150075B2 JP2014094565A JP2014094565A JP6150075B2 JP 6150075 B2 JP6150075 B2 JP 6150075B2 JP 2014094565 A JP2014094565 A JP 2014094565A JP 2014094565 A JP2014094565 A JP 2014094565A JP 6150075 B2 JP6150075 B2 JP 6150075B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- epitaxial layer
- temperature
- epitaxial
- growth rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000007547 defect Effects 0.000 claims description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 202
- 235000012431 wafers Nutrition 0.000 description 79
- 230000000052 comparative effect Effects 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 16
- 239000007789 gas Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- 239000002356 single layer Substances 0.000 description 7
- 238000001947 vapour-phase growth Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Description
本発明は、エピタキシャルウェーハの製造方法に関する。 The present invention relates to an epitaxial wafer manufacturing method.
気相成長法により、シリコン単結晶基板の表面上にエピタキシャル層を形成したシリコンエピタキシャルウェーハは電子デバイスに広く使用されている。近年、電子デバイスの微細化によって、エピタキシャルウェーハの表面品質(表面欠陥、粗さ)の改善が重要な課題となっている。 A silicon epitaxial wafer in which an epitaxial layer is formed on the surface of a silicon single crystal substrate by a vapor deposition method is widely used for electronic devices. In recent years, improvement in surface quality (surface defects, roughness) of epitaxial wafers has become an important issue due to miniaturization of electronic devices.
エピタキシャル層には、成長条件(成膜条件)によって積層欠陥をはじめとする結晶欠陥が発生することがある。このエピタキシャル層成膜により発生した欠陥を総じてエピ欠陥と呼んでいる。このエピ欠陥の発生は、成長温度(成膜の温度)及び成長速度と深く関係している。具体的には、より低温で成長速度が高いとエピ欠陥が発生しやすく、成長条件を変更した際にエピ欠陥レベルが悪化する要因の一つとなっている。 Crystal defects such as stacking faults may occur in the epitaxial layer depending on the growth conditions (film formation conditions). Defects generated by this epitaxial layer deposition are generally called epi defects. The occurrence of this epi defect is closely related to the growth temperature (film formation temperature) and the growth rate. Specifically, epi defects tend to occur when the growth rate is higher at a lower temperature, which is one of the factors that deteriorate the epi defect level when the growth conditions are changed.
このエピ欠陥に関連して、特許文献1では、成長条件の異なるエピタキシャル層を2層成長させ、2層目を1層目と比較して低温かつ成長速度が高い成長条件で成長させる方法を提案している。この方法によれば、1層目により半導体基板からの結晶欠陥が2層目に伝搬するのを防止できるとしている。
In relation to this epi defect,
ところで、エピタキシャル層の表面粗さを示した指標の一つにヘイズレベルがある。ヘイズとは、エピタキシャルウェーハの表面に発生した微小な凹凸であり、暗室内で集光ランプ等を用いてエピタキシャル層の表面を観察すると、光が乱反射して白く曇って見えるものである。ヘイズレベルの評価は、例えばKLA Tencor社のパーティクルカウンタSP2(光散乱測定装置)を用いて、ヘイズの散乱光測定により検出することができる。 By the way, there is a haze level as one of the indexes showing the surface roughness of the epitaxial layer. Haze is minute irregularities generated on the surface of the epitaxial wafer, and when the surface of the epitaxial layer is observed using a condensing lamp or the like in a dark room, light is irregularly reflected and appears white and cloudy. The evaluation of the haze level can be detected by measuring the scattered light of haze using, for example, a particle counter SP2 (light scattering measurement device) manufactured by KLA Tencor.
そして、ヘイズレベルに関しても成長条件、特に成長温度と成長速度に深く関係している。具体的には、ヘイズレベルは、低温で成長速度が高いと低減する傾向となり、エピ欠陥とは逆の関係となっている。そのため、ヘイズレベルを低減しようとするとエピ欠陥レベルが悪化してしまい、反対に、エピ欠陥レベルを低減しようとするとヘイズレベルが悪化してしまうという問題があった。この点、特許文献1では、2層目を低温かつ成長速度が高い条件で成長させており、この条件はエピ欠陥が発生しやすい条件である。したがって、1層目の成長条件の単層エピタキシャルウェーハと比較するとエピ欠陥レベルは悪化する。
The haze level is also closely related to the growth conditions, particularly the growth temperature and growth rate. Specifically, the haze level tends to decrease when the growth rate is high at a low temperature, and has an inverse relationship with epi defects. For this reason, there is a problem that the epi defect level deteriorates when trying to reduce the haze level, and conversely, when the epi defect level is reduced, the haze level deteriorates. In this regard, in
本発明は上記問題に鑑みてなされたものであり、エピ欠陥レベルの悪化を抑えつつ、ヘイズレベルを低減したエピタキシャルウェーハを得ることができる方法を提供することを課題とする。 This invention is made | formed in view of the said problem, and makes it a subject to provide the method which can obtain the epitaxial wafer which reduced the haze level, suppressing the deterioration of an epi defect level.
上記課題を解決するために、本発明のエピタキシャルウェーハの製造方法は、半導体基板を提供する提供ステップと、
その提供ステップで提供された半導体基板の表面上に半導体材料の第1のエピタキシャル層を第1の成長温度と第1の成長速度とで成長させる第1の成長ステップと、
前記第1のエピタキシャル層上に半導体材料の第2のエピタキシャル層を、前記第1の成長温度よりも低い第2の成長温度と前記第1の成長速度よりも低い第2の成長速度とで、又は前記第1の成長温度よりも高い第2の成長温度と前記第1の成長速度よりも高い第2の成長速度とで、又は前記第1の成長温度と等しい第2の成長温度と前記第1の成長速度よりも高い第2の成長速度とで、又は前記第1の成長温度よりも低い第2の成長温度と前記第1の成長速度と等しい第2の成長速度とで成長させる第2の成長ステップと、
を含むことを特徴とする。
In order to solve the above problems, an epitaxial wafer manufacturing method of the present invention includes a providing step of providing a semiconductor substrate,
A first growth step of growing a first epitaxial layer of semiconductor material on the surface of the semiconductor substrate provided in the providing step at a first growth temperature and a first growth rate;
A second epitaxial layer of semiconductor material on the first epitaxial layer, with a second growth temperature lower than the first growth temperature and a second growth rate lower than the first growth rate; Or a second growth temperature higher than the first growth temperature and a second growth rate higher than the first growth rate, or a second growth temperature equal to the first growth temperature and the first growth temperature. A second growth rate higher than a first growth rate, or a second growth temperature lower than the first growth temperature and a second growth rate equal to the first growth rate. The growth steps of the
It is characterized by including.
本発明では、第1の成長温度と第1の成長速度とで第1のエピタキシャル層を成長させた後に、成長条件を、エピ欠陥の悪化をある程度抑えつつヘイズレベルを改善できる成長条件に切り替えてエピタキシャル層(第2のエピタキシャル層)を成長させる。すなわち、第2のエピタキシャル層の成長条件を、第1の成長温度よりも低い第2の成長温度と第1の成長速度よりも低い第2の成長速度、又は第1の成長温度よりも高い第2の成長温度と第1の成長速度よりも高い第2の成長速度、又は第1の成長温度と等しい第2の成長温度と第1の成長速度よりも高い第2の成長速度、又は第1の成長温度よりも低い第2の成長温度と第1の成長速度と等しい第2の成長速度としている。これによって、第1のエピタキシャル層の成長条件で単層エピタキシャル層を成長させた場合に比べて、エピ欠陥レベルの悪化を抑えつつ、ヘイズレベルを低減できる。 In the present invention, after growing the first epitaxial layer at the first growth temperature and the first growth rate, the growth condition is switched to a growth condition that can improve the haze level while suppressing the deterioration of the epi defects to some extent. An epitaxial layer (second epitaxial layer) is grown. That is, the growth conditions of the second epitaxial layer are set to a second growth temperature lower than the first growth temperature and a second growth rate lower than the first growth rate, or higher than the first growth temperature. A second growth rate that is higher than the first growth rate and a second growth rate that is equal to the first growth temperature and a second growth rate that is higher than the first growth rate; The second growth temperature is lower than the first growth rate, and the second growth rate is equal to the first growth rate. Thereby, the haze level can be reduced while suppressing deterioration of the epi defect level as compared with the case where the single-layer epitaxial layer is grown under the growth conditions of the first epitaxial layer.
また、本発明において、前記第2のエピタキシャル層の膜厚を2μm以下とするのが好ましい。第2のエピタキシャル層の成長条件は、エピ欠陥が発生しやすい低温かつ成長速度が高い条件と一部重複しているので、第2のエピタキシャル層の膜厚を厚くしすぎると、エピ欠陥レベルが悪化してしまう。本発明では、第2のエピタキシャル層の膜厚を2μm以下としているので、エピ欠陥レベルの悪化を抑えることができる。 In the present invention, the thickness of the second epitaxial layer is preferably 2 μm or less. The growth condition of the second epitaxial layer partially overlaps with the low temperature and high growth rate at which epi defects are likely to occur. Therefore, if the thickness of the second epitaxial layer is made too thick, the epi defect level is reduced. It will get worse. In the present invention, since the film thickness of the second epitaxial layer is 2 μm or less, deterioration of the epi defect level can be suppressed.
また、第2のエピタキシャル層の膜厚を1μm以下とするとさらに好ましい。これによって、より一層、エピ欠陥レベルの悪化を抑えることができる。 More preferably, the thickness of the second epitaxial layer is 1 μm or less. As a result, the deterioration of the epi defect level can be further suppressed.
また、第2のエピタキシャル層は、第1のエピタキシャル層のみを成長させた場合を基準としてエピタキシャル層の結晶欠陥の増加率を50%以下に抑えつつ、ヘイズレベルを低減できる。 Further, the second epitaxial layer can reduce the haze level while suppressing the increase rate of crystal defects in the epitaxial layer to 50% or less with reference to the case where only the first epitaxial layer is grown.
また、第2の成長ステップでは、第1のエピタキシャル層の成長後、エピタキシャル層の成長を停止した期間を経て、第2のエピタキシャル層を成長させるとしても良いし、第1のエピタキシャル層の成長から第2のエピタキシャル層の成長への切り替えの間もエピタキシャル層の成長が継続するように、第1のエピタキシャル層の成長条件から第2のエピタキシャル層の成長条件へ連続的に成長温度と成長速度の少なくとも一方を変化させるとしても良い。 Further, in the second growth step, after the growth of the first epitaxial layer, the second epitaxial layer may be grown through a period in which the growth of the epitaxial layer is stopped, or from the growth of the first epitaxial layer. The growth temperature and the growth rate are continuously changed from the growth condition of the first epitaxial layer to the growth condition of the second epitaxial layer so that the growth of the epitaxial layer continues during the switching to the growth of the second epitaxial layer. At least one of them may be changed.
また、第1の成長ステップは、エピタキシャル層の成長を1回行うステップ(1層のエピタキシャル層を成長させるステップ)であるとしても良いし、各回互いに異なる成長条件で複数回のエピタキシャル層の成長を行うステップ(複数層のエピタキシャル層を成長させるステップ)であるとしても良い。 Further, the first growth step may be a step of growing the epitaxial layer once (step of growing one epitaxial layer), or a plurality of times of growing the epitaxial layer under different growth conditions each time. It may be a step to perform (a step of growing a plurality of epitaxial layers).
(第1実施形態)
以下、本発明の第1実施形態を図面を参照しながら説明する。図1、図2は、化学気相成長(CVD:Chemical Vapor Deposition)により、シリコンエピタキシャルウェーハを製造する方法の第1実施形態を説明する図である。具体的には、図1は、第1実施形態、後述の第3実施形態に係るシリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの断面図を示している。また、図2〜図5はそれぞれウェーハの温度の時間変化(温度プロファイル)を示しており、図2は第1例を、図3は第2例を、図4は第3例を、図5は第4例を示している。なお、図2〜図5において、Depo1(第1の成長ステップ)までの温度変化は図2〜図5間で同じである。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 and FIG. 2 are diagrams for explaining a first embodiment of a method for manufacturing a silicon epitaxial wafer by chemical vapor deposition (CVD: Chemical Vapor Deposition). Specifically, FIG. 1 shows a cross-sectional view of a wafer in each process until a silicon epitaxial wafer according to a first embodiment and a third embodiment described later is manufactured. 2 to 5 show the time change (temperature profile) of the wafer temperature. FIG. 2 shows a first example, FIG. 3 shows a second example, FIG. 4 shows a third example, and FIG. Shows a fourth example. 2 to 5, the temperature change up to Depo1 (first growth step) is the same between FIGS.
図1〜図5を参照して、本発明の第1実施形態を説明すると、先ず、図1の上段に示すように、半導体基板としてシリコン単結晶ウェーハ1(以下、単にウェーハという場合がある)を準備する(提供ステップ)。ウェーハ1の特性(導電型、抵抗率、結晶方位、直径など)は、製造しようとするシリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良い。
A first embodiment of the present invention will be described with reference to FIGS. 1 to 5. First, as shown in the upper part of FIG. 1, a silicon single crystal wafer 1 (hereinafter sometimes simply referred to as a wafer) as a semiconductor substrate. Prepare (providing step). The characteristics (conductivity type, resistivity, crystal orientation, diameter, etc.) of the
次に、図1の中段に示すように、準備したウェーハ1の表面上にシリコン単結晶膜2(以下、第1のエピタキシャル層という)を気相成長させる。具体的には、ウェーハ1を例えば枚葉式の気相成長装置の反応室に投入する。その後、気相成長装置に備えられたヒータにより、図2〜図5の「Ramp」の部分で示すように、ウェーハ1を所定の熱処理温度T1まで昇温させる。図2〜図5では、熱処理温度T1は、後述する成長温度(図2の「Depo1」での温度)と同じである例を示しているが、成長温度と異なっていたとしても良い。この熱処理温度T1は、例えば、1100℃付近の温度、具体的には例えば1100℃±50℃とすることができる。そして、図2の「Bake」の部分で示すように、ウェーハ1の温度を熱処理温度T1に所定時間維持しつつ、反応室に水素を導入して、水素雰囲気下でウェーハ1の表面に形成された自然酸化膜を除去するための熱処理(Bake)を行う。
Next, as shown in the middle part of FIG. 1, a silicon single crystal film 2 (hereinafter referred to as a first epitaxial layer) is vapor-phase grown on the surface of the
その後、図2〜図5の「Depo1」の部分で示すようにウェーハ1の温度を所定の成長温度T1(熱処理温度と同じ)としたうえで、反応室内に、シリコン単結晶膜の原料となる反応ガス(具体的にはトリクロロシラン(TCS)等のシラン系ガス)、反応ガスを希釈するためのキャリアガス(例えば水素)及びシリコン単結晶膜に導電型を付与するドーパントガス(例えばボロンやリンを含むガス)を含む気相成長用ガスを流す。そして、この気相成長用ガスにより、ウェーハ1の表面上に半導体材料の第1のエピタキシャル層2(シリコン単結晶膜)を成長させる(第1の成長ステップ)。
Thereafter, the temperature of the
この第1のエピタキシャル層2の特性(膜厚、抵抗率、導電型など)は、製造しようとするシリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良い。そして、所望の特性を有した第1のエピタキシャル層2が得られるように、第1のエピタキシャル層2の成長条件(成長温度T1、成長速度GR1、成長時間等)を設定する。具体的には、成長時間は、所望の膜厚が得られるように設定すれば良い。また、成長温度T1や成長速度GR1は、例えば第1のエピタキシャル層2でのエピ欠陥の発生を抑えることができる成長温度、成長速度とするのが好ましい。エピ欠陥はより低温で成長速度が高いと発生しやすいので、成長温度T1は、低温領域(1000℃付近)を外した領域、例えば1100℃付近(1100℃±50℃の範囲)とすることができる。
The characteristics (film thickness, resistivity, conductivity type, etc.) of the
また、成長速度GR1は、例えば、成長速度が高い領域(3μm/min以上の領域)を外した領域(例えば、2μm/min付近(2±1μm/minの範囲))とすることができる。なお、「2μm/min」とは、1分間に2μmのエピタキシャル層が成長する速度を意味する。成長速度は、反応室に導入する反応ガスの流量や濃度によって調整すれば良い。 Further, the growth rate GR1 can be, for example, a region (for example, around 2 μm / min (range of 2 ± 1 μm / min)) excluding a region with a high growth rate (region of 3 μm / min or more). “2 μm / min” means the rate at which an epitaxial layer of 2 μm grows per minute. The growth rate may be adjusted according to the flow rate and concentration of the reaction gas introduced into the reaction chamber.
第1のエピタキシャル層2を成長させた後、反応室への気相成長用ガスの導入を停止させて、エピタキシャル層の成長を一旦停止させる。その停止期間で、次に成長させるエピタキシャル層の成長温度となるように、ウェーハ1の温度を予め調整しておく。その停止期間を経た後、次に、エピタキシャル層のヘイズレベル(表面凹凸)を低減するために、エピタキシャル層の成長条件を、第1のエピタキシャル層2の成長条件(以下、第1の成長条件という)から、予め定めた成長条件(以下、第2の成長条件という)に切り替えたうえで、図1の下段に示すように第1のエピタキシャル層2の上にシリコン単結晶膜3(以下、第2のエピタキシャル層という)を気相成長させる(第2の成長ステップ)。
After the growth of the
第2の成長条件は、第1の成長条件で単層のエピタキシャル層を成長させた場合(第1のエピタキシャル層のみを成長させた場合)に比べて、ヘイズレベルを低減できる成長条件である。また、第2の成長条件は、エピ欠陥の発生をある程度は抑えることができる成長条件であり、具体的には、第1の成長条件で単層のエピタキシャル層を成長させたとき(図9参照)のエピ欠陥の発生数からの増加率が50%以下となる成長条件である。なお、図9は、第1の成長条件で単層のエピタキシャル層を成長させた場合のウェーハの温度プロファイルを示している。第2の成長条件は、以下に示す第1例〜第4例のいずれかとする。 The second growth condition is a growth condition that can reduce the haze level as compared with a case where a single epitaxial layer is grown under the first growth condition (when only the first epitaxial layer is grown). The second growth condition is a growth condition that can suppress the occurrence of epi defects to some extent. Specifically, when a single epitaxial layer is grown under the first growth condition (see FIG. 9). ) Is a growth condition in which the increase rate from the number of occurrences of epi defects is 50% or less. FIG. 9 shows the temperature profile of the wafer when a single epitaxial layer is grown under the first growth condition. The second growth condition is any one of the first to fourth examples shown below.
(第2の成長条件の第1例)
第2の成長条件の第1例は、第1の成長条件における成長温度T1(第1の成長温度)よりも低い成長温度T2(第2の成長温度)を含み、かつ、第1の成長条件における成長速度GR1(第1の成長速度)よりも低い成長速度GR2(第2の成長速度)を含む(図2参照)。すなわち、第1例では、第1のエピタキシャル層2の成長時に比べて、低温かつ低成長速度の領域で第2のエピタキシャル層3を成長させる。
(First example of second growth condition)
The first example of the second growth condition includes a growth temperature T2 (second growth temperature) lower than the growth temperature T1 (first growth temperature) in the first growth condition, and the first growth condition. The growth rate GR2 (second growth rate) lower than the growth rate GR1 (first growth rate) is included (see FIG. 2). That is, in the first example, the second epitaxial layer 3 is grown at a lower temperature and at a lower growth rate than when the
第1の成長温度T1を1100℃付近に設定した場合には、第2の成長温度T2は1100℃以下の温度(例えば1050℃、1000℃など)に設定する。第1の成長速度GR1を2μm/min付近に設定した場合には、第2の成長速度GR2は2μm/min以下の成長速度(例えば1.5μm/min、1μm/min、0.5μm/minなど)に設定する。 When the first growth temperature T1 is set near 1100 ° C., the second growth temperature T2 is set to a temperature of 1100 ° C. or lower (for example, 1050 ° C., 1000 ° C., etc.). When the first growth rate GR1 is set near 2 μm / min, the second growth rate GR2 is a growth rate of 2 μm / min or less (for example, 1.5 μm / min, 1 μm / min, 0.5 μm / min, etc.). ).
ヘイズは一般的に低温で成長速度が高いと低減する傾向にあるが、図2の第2の成長温度T2は第1の成長温度T1に比べて低温となっているので、第1の成長条件(T1、GR1)で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、低温の領域ではエピ欠陥が発生しやすいが、第2の成長速度GR2はエピ欠陥が発生しにくい低成長速度となっているので、エピ欠陥の発生をある程度、具体的には増加率を50%以下に抑えることができる。 Although the haze generally tends to decrease when the growth rate is high at a low temperature, the second growth temperature T2 in FIG. 2 is lower than the first growth temperature T1, so the first growth condition Compared with the case where a single-layer epitaxial layer is grown with (T1, GR1), the haze level can be reduced. On the other hand, epi defects are likely to occur in a low temperature region, but the second growth rate GR2 is a low growth rate at which epi defects are difficult to occur. Can be suppressed to 50% or less.
ただし、第2のエピタキシャル層3の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがある。そのため、第2のエピタキシャル層3の膜厚は小さいほど好ましい。具体的には、第2のエピタキシャル層3の膜厚は2μm以下とするのが好ましく、1μm以下とするとより好ましい。膜厚を2μm以下とすることで、エピ欠陥の増加率が50%以下になるという実験結果を本発明者は得ている。また、所望の膜厚が得られるように、第2のエピタキシャル層3の成長時間を設定する。 However, if the thickness of the second epitaxial layer 3 is too large, the epi defect level may be deteriorated. Therefore, the smaller the thickness of the second epitaxial layer 3, the better. Specifically, the thickness of the second epitaxial layer 3 is preferably 2 μm or less, and more preferably 1 μm or less. The present inventor has obtained an experimental result that the increase rate of epi defects becomes 50% or less by setting the film thickness to 2 μm or less. Further, the growth time of the second epitaxial layer 3 is set so that a desired film thickness can be obtained.
(第2の成長条件の第2例)
第2の成長条件の第2例は、第1の成長温度T1よりも高い成長温度T2(第2の成長温度)を含み、かつ、第1の成長速度GR1よりも高い成長速度GR2(第2の成長温度)を含む(図3参照)。すなわち、第2例では、第1のエピタキシャル層2の成長時に比べて、高温かつ高成長速度の領域で第2のエピタキシャル層3を成長させる。
(Second example of second growth condition)
The second example of the second growth condition includes a growth temperature T2 (second growth temperature) higher than the first growth temperature T1, and a growth rate GR2 (second second) higher than the first growth rate GR1. (See FIG. 3). That is, in the second example, the second epitaxial layer 3 is grown at a higher temperature and at a higher growth rate than when the
第1の成長温度T1を1100℃付近に設定した場合には、第2の成長温度T2は1100℃以上の温度(例えば1150℃など)に設定する。第1の成長速度GR1を2μm/min付近に設定した場合には、第2の成長速度GR2は2μm/min以上の成長速度(例えば2.5μm/min、3μm/min、3.5μm/minなど)に設定する。 When the first growth temperature T1 is set near 1100 ° C., the second growth temperature T2 is set to a temperature of 1100 ° C. or higher (for example, 1150 ° C.). When the first growth rate GR1 is set near 2 μm / min, the second growth rate GR2 is a growth rate of 2 μm / min or more (for example, 2.5 μm / min, 3 μm / min, 3.5 μm / min, etc.). ).
第2例に係る第2の成長速度GR2は、ヘイズが低減する傾向の領域である高成長速度となっているので、第1の成長条件(T1、GR1)で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、成長速度が高いとエピ欠陥が発生しやすいが、第2の成長温度T2はエピ欠陥が発生しにくい高温となっているので、エピ欠陥の発生をある程度(増加率が50%以下)抑えることができる。ただし、第1例と同様に、第2のエピタキシャル層3の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがあるので、第2のエピタキシャル層3の膜厚は2μ以下、より好ましくは1μm以下とするのが好ましい。 Since the second growth rate GR2 according to the second example is a high growth rate which is a region in which the haze tends to decrease, a single epitaxial layer is grown under the first growth condition (T1, GR1). Compared to the case, the haze level can be reduced. On the other hand, epi defects are likely to occur when the growth rate is high, but the second growth temperature T2 is a high temperature at which epi defects are difficult to occur. Can be suppressed. However, as in the first example, if the film thickness of the second epitaxial layer 3 is too large, the epi defect level may be deteriorated. Therefore, the film thickness of the second epitaxial layer 3 is more preferably 2 μm or less. Is preferably 1 μm or less.
(第2の成長条件の第3例)
第2の成長条件の第3例は、第1の成長温度T1と等しい成長温度T2(第2の成長温度)を含み、かつ、第1の成長速度GR1よりも高い成長速度GR2(第2の成長速度)を含む(図4参照)。すなわち、第3例では、第1のエピタキシャル層2の成長時に比べて、等しい温度かつ高成長速度の領域で第2のエピタキシャル層3を成長させる。
(Third example of second growth condition)
A third example of the second growth condition includes a growth temperature T2 (second growth temperature) equal to the first growth temperature T1 and a growth rate GR2 (second second) that is higher than the first growth rate GR1. Growth rate) (see FIG. 4). That is, in the third example, the second epitaxial layer 3 is grown in a region having the same temperature and a high growth rate as compared with the growth of the
第1の成長温度T1を1100℃付近に設定した場合には、第2の成長温度T2は、その1100℃付近の温度のままとする。第1の成長速度GR1を2μm/min付近に設定した場合には、第2の成長速度GR2は2μm/minより高い成長速度(例えば2.5μm/min、3μm/min、3.5μm/minなど)に設定する。 When the first growth temperature T1 is set near 1100 ° C., the second growth temperature T2 is kept at a temperature near 1100 ° C. When the first growth rate GR1 is set near 2 μm / min, the second growth rate GR2 is higher than 2 μm / min (for example, 2.5 μm / min, 3 μm / min, 3.5 μm / min, etc.). ).
第3例に係る第2の成長速度GR2は、ヘイズが低減する傾向の領域である高成長速度となっているので、第1の成長条件(T1、GR1)で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、成長速度が高いとエピ欠陥が発生しやすいが、第2の成長温度T2はエピ欠陥が発生しにくい第1の成長温度T1と等しい温度(通常温度)となっているので、エピ欠陥の発生をある程度(増加率が50%以下)抑えることができる。ただし、第1例、第2例と同様に、第2のエピタキシャル層3の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがあるので、第2のエピタキシャル層3の膜厚は2μ以下、より好ましくは1μm以下とするのが好ましい。 Since the second growth rate GR2 according to the third example is a high growth rate which is a region in which the haze tends to be reduced, a single epitaxial layer is grown under the first growth condition (T1, GR1). Compared to the case, the haze level can be reduced. On the other hand, epi defects tend to occur when the growth rate is high, but the second growth temperature T2 is equal to the first growth temperature T1 where the epi defects are hard to occur (normal temperature). Can be suppressed to some extent (increase rate is 50% or less). However, as in the first example and the second example, if the film thickness of the second epitaxial layer 3 is excessively increased, the epi defect level may be deteriorated. Therefore, the film thickness of the second epitaxial layer 3 is 2 μm. Hereinafter, it is more preferable that the thickness is 1 μm or less.
(第2の成長条件の第4例)
第2の成長条件の第4例は、第1の成長温度T1よりも低い成長温度T2(第2の成長温度)を含み、かつ、第1の成長速度GR1と等しい成長速度GR2(第2の成長速度)を含む(図5参照)。すなわち、第4例では、第1のエピタキシャル層2の成長時に比べて、低温かつ等しい成長速度の領域で第2のエピタキシャル層3を成長させる。
(Fourth example of second growth condition)
The fourth example of the second growth condition includes a growth temperature T2 (second growth temperature) that is lower than the first growth temperature T1 and that is equal to the first growth rate GR1 (the second growth temperature GR1). Growth rate) (see FIG. 5). That is, in the fourth example, the second epitaxial layer 3 is grown in a region at a low temperature and at an equal growth rate as compared with the growth of the
第1の成長温度T1を1100℃付近に設定した場合には、第2の成長温度T2は1100℃以下の温度(例えば1050℃、1000℃など)に設定する。第1の成長速度GR1を2μm/min付近に設定した場合には、第2の成長速度GR2は、第1の成長速度GR1と等しい2μm/min付近の成長速度に設定する。 When the first growth temperature T1 is set near 1100 ° C., the second growth temperature T2 is set to a temperature of 1100 ° C. or lower (for example, 1050 ° C., 1000 ° C., etc.). When the first growth rate GR1 is set near 2 μm / min, the second growth rate GR2 is set to a growth rate near 2 μm / min that is equal to the first growth rate GR1.
第4例に係る第2の成長温度T2は、ヘイズが低減する傾向の領域である低温となっているので、第1の成長条件(T1、GR1)で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、成長温度が低いとエピ欠陥が発生しやすいが、第2の成長速度GR2はエピ欠陥が発生しにくい第1の成長速度GR1と等しい成長速度(通常の成長速度)となっているので、エピ欠陥の発生をある程度(増加率が50%以下)抑えることができる。ただし、第1例、第2例、第3例と同様に、第2のエピタキシャル層3の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがあるので、第2のエピタキシャル層3の膜厚は2μ以下、より好ましくは1μm以下とするのが好ましい。 Since the second growth temperature T2 according to the fourth example is a low temperature which is a region where haze tends to be reduced, a single epitaxial layer is grown under the first growth conditions (T1, GR1). Compared with, the haze level can be reduced. On the other hand, epi defects tend to occur when the growth temperature is low, but the second growth rate GR2 is a growth rate (normal growth rate) equal to the first growth rate GR1 where epi defects are less likely to occur. The occurrence of epi defects can be suppressed to some extent (increase rate is 50% or less). However, as in the first example, the second example, and the third example, if the film thickness of the second epitaxial layer 3 is increased too much, the epi defect level may be deteriorated. The film thickness is preferably 2 μm or less, more preferably 1 μm or less.
第1例〜第4例のいずれかの成長条件で第2のエピタキシャル層3を成長させた後、反応室内の温度(ウェーハの温度)を取り出し温度まで降温させる。その後、シリコンエピタキシャルウェーハを反応室から搬出する。これにより、本発明に係るシリコンエピタキシャルウェーハを得ることができる。 After the second epitaxial layer 3 is grown under the growth conditions of any of the first to fourth examples, the temperature in the reaction chamber (wafer temperature) is taken out and lowered to the temperature. Thereafter, the silicon epitaxial wafer is unloaded from the reaction chamber. Thereby, the silicon epitaxial wafer according to the present invention can be obtained.
(第2実施形態)
次に、本発明の第2実施形態を上記実施形態と異なる部分を中心にして説明する。図6は、本実施形態に係るシリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの断面図を示している。図7は、本実施形態に係るウェーハの温度の時間変化を示している。第1実施形態では、全部で2層のエピタキシャル層を成長させた例を示したが、本実施形態は、全部で3層のエピタキシャル層を成長させる実施形態である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with a focus on differences from the above embodiment. FIG. 6 shows a cross-sectional view of the wafer in each process until the silicon epitaxial wafer according to this embodiment is manufactured. FIG. 7 shows the time change of the temperature of the wafer according to this embodiment. In the first embodiment, an example in which two epitaxial layers are grown in total is shown. However, the present embodiment is an embodiment in which three epitaxial layers are grown in total.
図6、図7を参照して本発明の第2実施形態を説明すると、先ず、図6の1段目に示すように、第1実施形態と同様のシリコン単結晶ウェーハ1を準備する(提供ステップ)。その後、準備したウェーハ1を反応室に投入して、ウェーハ1の熱処理を行う(図7の「Ramp」、「Bake」)。熱処理の条件は第1実施形態と同じである。次に、図6の2段目に示すように、ウェーハ1の表面上に1層目のエピタキシャル層21(シリコン単結晶膜)を成長させる。この1層目のエピタキシャル層21の成長条件の考え方は、第1実施形態における第1のエピタキシャル2(図1参照)の成長条件の考え方と同じである。すなわち、1層目のエピタキシャル層21の成長条件(成長温度T1、成長速度GR1、膜厚等)は、図1のエピタキシャル層2の成長と同様に、シリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良いが、エピ欠陥の発生を抑えることができる成長条件に設定する。図7の例では、1層目のエピタキシャル層21の成長温度T1は1100℃、成長速度GR1は2.0μm/minとしている。
The second embodiment of the present invention will be described with reference to FIGS. 6 and 7. First, as shown in the first stage of FIG. 6, a silicon
1層目のエピタキシャル層21を成長させた後、一旦、エピタキシャル層の成長を停止させる。その停止期間においてウェーハ1の温度を次の成長温度に調整した後、1層目のエピタキシャル層21の成長条件と異なる成長条件(成長温度T2、成長速度GR2)に切り替えて、1層目のエピタキシャル層21の上に2層目のエピタキシャル層22(シリコン単結晶膜)を成長させる(図6の3段目参照)。この2層目のエピタキシャル層22の成長条件は、1層目のエピタキシャル層21の成長条件と同様に、シリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良いが、エピ欠陥の発生を抑えることができる成長条件に設定する。具体的には、エピ欠陥が発生しやすい領域(低温かつ高成長速度の領域)を外すようにする。図7の例では、2層目のエピタキシャル層22の成長温度T1は1050℃、成長速度GR2は1.5μm/minとしている。
After the growth of the
なお、図7の例では、2層目のエピタキシャル層22の成長条件(T2、GR2)と、1層目のエピタキシャル層21の成長条件(T1、GR1)の高低関係は、T1>T2かつGR1>GR2となっているが、これに限られず、T1=T2かつGR1>GR2、又はT1=T2かつGR1<GR2、又はT1>T2かつGR1<GR2、又はT1<T2かつGR1>GR2、又はT1<T2かつGR1<GR2、又はT1>T2かつGR1=GR2、又はT1<T2かつGR1=GR2のいずれであっても良い。
In the example of FIG. 7, the height relationship between the growth condition (T2, GR2) of the
1層目のエピタキシャル21及び2層目のエピタキシャル層22は本発明の「第1のエピタキシャル層」に相当する。また、これらエピタキシャル層21、22を成長させる工程が本発明の「第1の成長ステップ」に相当する。このように、本実施形態では、後述する最終のエピタキシャル層を成長させるまでに、異なる成長条件で2回のエピタキシャル成長工程を実施している。なお、最終のエピタキシャル層を成長させるまでに、3回以上のエピタキシャル成長工程を実施して3層以上のエピタキシャル層を成長させても良い。
The
2層目のエピタキシャル層22を成長させた後、一旦、エピタキシャル層の成長を停止させる。その停止期間で、次に成長させるエピタキシャル層の成長温度となるように、ウェーハ1の温度を予め調整しておく。その停止期間を経た後、次に、エピタキシャル層のヘイズレベルを低減できる成長条件に切り替えたうえで、2層目のエピタキシャル層22の上に3層目(最終の)エピタキシャル層31を成長させる(図6の4段目参照)。このエピタキシャル層31の成長条件の考え方は、第1実施形態の第2のエピタキシャル層3の成長条件の考え方(上記第1例〜第4例)と同じである。具体的には、3層目のエピタキシャル層31の成長条件(T3、GR3)と、それ以前に成長させたエピタキシャル層21、22の成長条件(T1、GR1)(T2、GR2)との関係を説明すると、成長温度T3は、それ以前の成長温度T1、T2のいずれよりも低く、かつ、成長速度GR3は、それ以前の成長速度GR1、GR2のいずれよりも低い(図2の第1例に相当)。又は、成長温度T3は、それ以前の成長温度T1、T2のいずれよりも高く、かつ、成長速度GR3は、それ以前の成長速度GR1、GR2のいずれよりも高い(図3の第2例に相当)。
After the
又は、成長温度T3は、一つ前の回の成長温度T2と等しく、かつ、成長速度GR3は、それ以前の成長速度GR1、GR2のいずれよりも高い(図4の第3例に相当)。又は、成長温度T3は、それ以前の成長温度T1、T2のいずれよりも低く、かつ、成長速度GR3は、一つ前の回の成長速度GR2と等しい(図5の第4例に相当)。図7の例では、成長温度T3が1000℃、成長速度GR3が1.5μm/minとなっており、第4例に相当する。 Alternatively, the growth temperature T3 is equal to the previous growth temperature T2, and the growth rate GR3 is higher than both the previous growth rates GR1 and GR2 (corresponding to the third example in FIG. 4). Alternatively, the growth temperature T3 is lower than the previous growth temperatures T1 and T2, and the growth rate GR3 is equal to the previous growth rate GR2 (corresponding to the fourth example in FIG. 5). In the example of FIG. 7, the growth temperature T3 is 1000 ° C. and the growth rate GR3 is 1.5 μm / min, which corresponds to the fourth example.
また、3層目のエピタキシャル層31の膜厚は、第1実施形態と同様に、2μm以下、より好ましくは1μm以下が好ましい。なお、図6のエピタキシャル層31が本発明の「第2のエピタキシャル層」に相当する。また、エピタキシャル層31を成長させる工程が本発明の「第2の成長ステップ」に相当する。
The film thickness of the
3層目のエピタキシャル層31を成長させた後、反応室内の温度(ウェーハの温度)を取り出し温度まで降温させる。その後、シリコンエピタキシャルウェーハを反応室から搬出する。これにより、本発明に係るシリコンエピタキシャルウェーハを得ることができる。
After the
このように、本実施形態では、最終のエピタキシャル層31の成長条件を、それ以前の成長条件に比べて、エピ欠陥の発生をある程度抑えることができ、かつヘイズレベルを低減できる成長条件としている。これにより、1層目、2層目のエピタキシャル層21、22のいずれかの成長条件で単層のエピタキシャル層を成長させたときのエピ欠陥の発生数を基準として、エピ欠陥の発生数の増加率を50%以下に抑えつつ、ヘイズレベルを改善したシリコンエピタキシャルウェーハを得ることができる。
As described above, in the present embodiment, the growth conditions of the
(第3実施形態)
次に、本発明の第3実施形態を上記実施形態と異なる部分を中心にして説明する。図8は、本実施形態に係るウェーハの温度の時間変化を示している。図1、図8を参照して本発明の第3実施形態を説明すると、先ず、図1の上段に示すように、第1実施形態と同様のシリコン単結晶ウェーハ1を準備する(提供ステップ)。その後、準備したウェーハ1を反応室に投入して、ウェーハ1の熱処理を行う(図8の「Ramp」、「Bake」)。熱処理の条件は第1、第2実施形態と同じである。
(Third embodiment)
Next, a third embodiment of the present invention will be described focusing on the differences from the above embodiment. FIG. 8 shows the time change of the temperature of the wafer according to the present embodiment. A third embodiment of the present invention will be described with reference to FIGS. 1 and 8. First, as shown in the upper part of FIG. 1, a silicon
次に、図1の中段に示すように、ウェーハ1の表面上に、第1実施形態と同様の成長条件(T1、GR1)で第1のエピタキシャル層2(シリコン単結晶膜)を成長させる(第1の成長ステップ)。なお、第1のエピタキシャル層2は、第1実施形態と同様に1層から構成されたとしても良いし、第2実施形態と同様に複数層から構成されたとしても良い。
Next, as shown in the middle part of FIG. 1, the first epitaxial layer 2 (silicon single crystal film) is grown on the surface of the
第1のエピタキシャル層2を成長させた後、次に、図1の下段に示すように、第1実施形態と同様の成長条件(T2、GR2)で第2のエピタキシャル層3を成長させる(第2の成長ステップ)。この際、第1のエピタキシャル層2の成長から第2のエピタキシャル層3の成長への切り替えの間もエピタキシャル層の成長を継続させる。つまり、第1のエピタキシャル層2の成長後も気相成長用ガスの導入を継続したまま、図8に示すように、第1の成長条件(T1、GR1)から第2の成長条件(T2、GR2)へ連続的に成長温度と成長速度の少なくとも一方を変化させる。つまり、第2の成長条件への切り替えの間は、第1の成長温度T1と第2の成長温度T2の間の温度と、第1の成長速度GR1と第2の成長速度GR2の間の成長速度とで、エピタキシャル層の成長が継続される。
After the growth of the
具体的には、上記第1例(T1>T2、GR1>GR2)で第2のエピタキシャル層3を成長させる場合には、第1のエピタキシャル層2の成長後、第1の成長温度T1から第2の成長温度T2まで連続的に成長温度を減少させていき、かつ、第1の成長速度GR1から第2の成長速度GR2まで連続的に成長速度を減少させていく。また、上記第2例(T1<T2、GR1<GR2)で第2のエピタキシャル層3を成長させる場合には、第1のエピタキシャル層2の成長後、第1の成長温度T1から第2の成長温度T2まで連続的に成長温度を上昇させていき、かつ、第1の成長速度GR1から第2の成長速度GR2まで連続的に成長速度を上昇させていく。
Specifically, when the second epitaxial layer 3 is grown in the first example (T1> T2, GR1> GR2), after the growth of the
また、上記第3例(T1=T2、GR1<GR2)で第2のエピタキシャル層3を成長させる場合には、第1のエピタキシャル層2の成長後、成長温度を第1の成長温度T1に維持させたまま、第1の成長速度G1から第2の成長速度GR2まで連続的に成長速度を上昇させていく。また、上記第4例(T1>T2、GR1=GR2)で第2のエピタキシャル層3を成長させる場合には、第1のエピタキシャル層の成長後、成長速度を第1の成長速度GR1に維持させたまま、第1の成長温度T1から第2の成長温度T2まで連続的に成長温度を減少させていく。
When the second epitaxial layer 3 is grown in the third example (T1 = T2, GR1 <GR2), the growth temperature is maintained at the first growth temperature T1 after the growth of the
これによって、第2の成長条件(T2、GR2)への切り替えの間もエピタキシャル層の成長を継続させることができる。この切り替えの間に成長したエピタキシャル層も本発明の「第2のエピタキシャル層」に相当する。 Thereby, the growth of the epitaxial layer can be continued even during the switching to the second growth condition (T2, GR2). The epitaxial layer grown during this switching also corresponds to the “second epitaxial layer” of the present invention.
第2のエピタキシャル層3の膜厚は、小さい膜厚ほど好ましい。具体的には、上記実施形態と同様に、第2のエピタキシャル層3(成長温度、成長速度を連続的に変化させている間に成長したエピタキシャル層を含む)は、2μm以下、より好ましくは1μm以下が好ましい。なお、第1の成長条件から第2の成長条件への切り替えの間もエピタキシャル層は成長するので、その切り替え完了後のエピタキシャル層の膜厚は0μmとしても良い。つまり、第2の成長条件(T2、GR2)への切り替えが完了したと同時に、エピタキシャル層の成長を停止させても良い。 The film thickness of the second epitaxial layer 3 is preferably as small as possible. Specifically, as in the above embodiment, the second epitaxial layer 3 (including the epitaxial layer grown while continuously changing the growth temperature and growth rate) is 2 μm or less, more preferably 1 μm. The following is preferred. Since the epitaxial layer grows during the switching from the first growth condition to the second growth condition, the film thickness of the epitaxial layer after the switching is completed may be 0 μm. That is, the growth of the epitaxial layer may be stopped at the same time as the switching to the second growth condition (T2, GR2) is completed.
このように、本実施形態では、第1のエピタキシャル層2と第2のエピタキシャル層3とを同一回のエピタキシャル成長工程で成長させている。この意味で、第1のエピタキシャル層2と第2のエピタキシャル層3とを合わせて1つのエピタキシャル層(単層)と考えることができる。ただし、本明細書では、異なる成長条件で成長させた場合には、別々のエピタキシャル層として記載している。
Thus, in the present embodiment, the
本実施形態によっても、上記実施形態と同様の効果、つまり、エピ欠陥の増加率を50%以下に抑えつつ、ヘイズレベルを改善したシリコンエピタキシャルウェーハを得ることができる。なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Also according to the present embodiment, it is possible to obtain a silicon epitaxial wafer having the same effect as the above-described embodiment, that is, an improved epitaxial haze level while suppressing the increase rate of epi defects to 50% or less. The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
以下、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、これらは本発明を限定するものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are given and this invention is demonstrated further more concretely, these do not limit this invention.
(実施例1)
枚葉式の気相成長装置において、直径300mm、主表面の面方位(100)のP型シリコン単結晶ウェーハを多数準備して、各シリコン単結晶ウェーハの表面上に異なる成長条件で2層のシリコン単結晶膜の成膜を行った。具体的には、1層目の成膜条件を温度1100℃、成長速度2.0μm/min、膜厚3μmとした。2層目の成膜条件の温度、成長速度を次にように変更した際のエピ欠陥レベルとヘイズレベルを評価した。具体的には、2層目の成長温度を1150、1100、1050、1000℃の間で変更し、成長速度を3.5、3.0、2.5、2.0、1.5、1.0、0.5μm/minの間で変更した。また、2層目の膜厚は0.5μmとした。
Example 1
In a single wafer type vapor phase growth apparatus, a large number of P-type silicon single crystal wafers having a diameter of 300 mm and a surface orientation (100) of the main surface are prepared, and two layers are formed on the surface of each silicon single crystal wafer under different growth conditions. A silicon single crystal film was formed. Specifically, the film formation conditions for the first layer were a temperature of 1100 ° C., a growth rate of 2.0 μm / min, and a film thickness of 3 μm. The epi-defect level and haze level when the temperature and growth rate of the second layer were changed as follows were evaluated. Specifically, the growth temperature of the second layer is changed between 1150, 1100, 1050, and 1000 ° C., and the growth rate is 3.5, 3.0, 2.5, 2.0, 1.5, 1 0.0 and 0.5 μm / min. The film thickness of the second layer was 0.5 μm.
エピ欠陥は、KLA Tencor社製のパーティクルカウンタSP2のDCO(Darkfield Composite Oblique)モード42nmupで評価(42nm以上のサイズのエピ欠陥で評価)した。また、ヘイズレベルは、上記パーティクルカウンタSP2のDW(Darkfield Wide)モードにて評価した。 Epi defects were evaluated in a DCO (Darkfield Composite Oblique) mode 42 nmup of a particle counter SP2 manufactured by KLA Tencor (evaluated with an epi defect having a size of 42 nm or more). Also, the haze level was evaluated in the DW (Darkfield Wide) mode of the particle counter SP2.
また、比較例として、実施例と同様のシリコン単結晶ウェーハを準備して、実施例の1層目の成膜条件(温度1100℃、成長速度2.0μm/min、膜厚3μm)で単層のエピタキシャル層を成長させた場合におけるエピ欠陥レベルとヘイズレベルとを評価した。なお、比較例の温度プロファイルを図9に示す。比較例のエピ欠陥レベルは3.1個/wf(一つのウェーハ当たりに3.1個のエピ欠陥がある)となった。また、比較例のヘイズレベルは0.55ppmとなった。なお、これらエピ欠陥レベルの値(3.1個/wf)、ヘイズレベルの値(0.55ppm)は、同一条件で複数のエピタキシャルウェーハを製造して、それら複数のエピタキシャルウェーハのエピ欠陥レベル、ヘイズレベルの平均値である。 Further, as a comparative example, a silicon single crystal wafer similar to that of the example was prepared, and a single layer was formed under the film formation conditions (temperature 1100 ° C., growth rate 2.0 μm / min, film thickness 3 μm) of the example. The epitaxial defect level and the haze level when the epitaxial layer was grown were evaluated. A temperature profile of the comparative example is shown in FIG. The epi defect level of the comparative example was 3.1 / wf (3.1 epi defects per wafer). Moreover, the haze level of the comparative example was 0.55 ppm. In addition, the value (3.1 piece / wf) of these epi defect levels, and the value (0.55 ppm) of haze level are the same conditions, manufacture several epitaxial wafers, the epi defect level of these several epitaxial wafers, Average value of haze level.
この比較例の結果とともに、実施例のエピ欠陥レベル、ヘイズレベルを表1に示す。表1において、成長温度1100℃、成長速度2μm/minの欄に、比較例の結果を示している。また、表1に示す悪化率(%)は、比較例のエピ欠陥レベルである3.1個/wfを基準とした実施例のエピ欠陥レベルの悪化率を示している。また、表1において、ハッチングを結果は、ヘイズレベルが比較例のヘイズレベルよりも低減し、かつ、エピ欠陥レベルの悪化率が150%以下(増加率が50%以下)の結果を示している。なお、表1の各エピ欠陥レベル、ヘイズレベルは、複数のエピタキシャルウェーハのエピ欠陥レベル、ヘイズレベルの平均値である。 Table 1 shows the epi defect level and haze level of the example together with the results of this comparative example. In Table 1, the result of the comparative example is shown in the column of the growth temperature of 1100 ° C. and the growth rate of 2 μm / min. Further, the deterioration rate (%) shown in Table 1 indicates the deterioration rate of the epi defect level of the example based on 3.1 / wf which is the epi defect level of the comparative example. In Table 1, the results of hatching indicate that the haze level is lower than the haze level of the comparative example, and the deterioration rate of the epi defect level is 150% or less (the increase rate is 50% or less). . In addition, each epi defect level and haze level of Table 1 are average values of the epi defect level and the haze level of a plurality of epitaxial wafers.
表1のハッチングの部分で示すように、ヘイズレベルが比較例のヘイズレベルよりも低減し、かつ、エピ欠陥レベルの悪化率が150%以下(増加率が50%以下)となる2層目の成長条件の領域は、1層目の成長温度より低温かつ1層目の成長速度より低い成長速度の領域、又は1層目の成長温度より高温かつ1層目の成長速度より高い成長速度の領域、又は1層目の成長温度と等しい成長温度かつ1層目の成長速度より高い成長速度の領域、又は1層目の成長温度より低温かつ1層目の成長速度と等しい成長速度の領域であった。それ以外の領域(ハッチングを付していない領域)では、ヘイズレベルが比較例よりも悪化するか、エピ欠陥レベルの悪化率が150%を超えてしまう結果となった。 As shown in the hatched portion of Table 1, the second layer in which the haze level is lower than the haze level of the comparative example and the deterioration rate of the epi defect level is 150% or less (the increase rate is 50% or less). The growth condition region is a region having a growth rate lower than the growth temperature of the first layer and lower than the growth rate of the first layer, or a region having a growth rate higher than the growth temperature of the first layer and higher than the growth rate of the first layer. Or a region having a growth temperature equal to the growth temperature of the first layer and a growth rate higher than the growth rate of the first layer, or a region having a growth rate lower than the growth temperature of the first layer and equal to the growth rate of the first layer. It was. In other regions (regions not hatched), the haze level was worse than that of the comparative example, or the deterioration rate of the epi defect level exceeded 150%.
(実施例2)
実施例1と同様のシリコン単結晶ウェーハを多数準備して、各シリコン単結晶ウェーハ上に、成長温度1100℃、成長速度2.0μm/min、膜厚3.0μmの成長条件で1層目のエピタキシャル層(シリコン単結晶膜)を成膜し、成長温度1000℃、成長速度1.5μm/minの成長条件(低温、低成長速度)で2層目のエピタキシャル層(シリコン単結晶膜)を成膜した。この際、2層目の膜厚を0.5、1.0、1.5、2.0、3.0μmの間で変化させた。そして、得られた各エピタキシャルウェーハのエピ欠陥レベルとヘイズレベルを実施例1と同様にして評価した。その評価結果を表2に示す。なお、表2において、上記比較例の結果も示している。
(Example 2)
A large number of silicon single crystal wafers similar to those in Example 1 were prepared, and the first layer was grown on each silicon single crystal wafer under growth conditions of a growth temperature of 1100 ° C., a growth rate of 2.0 μm / min, and a film thickness of 3.0 μm. An epitaxial layer (silicon single crystal film) is formed, and a second epitaxial layer (silicon single crystal film) is formed under growth conditions (low temperature, low growth rate) at a growth temperature of 1000 ° C. and a growth rate of 1.5 μm / min. Filmed. At this time, the thickness of the second layer was changed between 0.5, 1.0, 1.5, 2.0, and 3.0 μm. Then, the epitaxial defect level and haze level of each obtained epitaxial wafer were evaluated in the same manner as in Example 1. The evaluation results are shown in Table 2. In Table 2, the results of the comparative example are also shown.
表2に示すように、いずれの膜厚であっても、ヘイズレベルは比較例より改善している一方で、2層目の膜厚が小さいほどエピ欠陥レベルは改善していく。具体的には、2層目の膜厚が2μm以下となると、エピ欠陥レベルの悪化率は150%以下(増加率が50%以下)となる。また、2層目の膜厚が1μm、0.5μmの結果では、エピ欠陥レベルの悪化率は110%(増加率は10%)程度となり、2層目の膜厚を1μm以下にすると、より一層、エピ欠陥レベルの悪化を抑えることができることが分かった。 As shown in Table 2, the haze level is improved from the comparative example at any film thickness, while the epi defect level is improved as the film thickness of the second layer is smaller. Specifically, when the film thickness of the second layer is 2 μm or less, the deterioration rate of the epi defect level is 150% or less (the increase rate is 50% or less). In addition, in the result of the film thickness of the second layer being 1 μm and 0.5 μm, the deterioration rate of the epi defect level is about 110% (increase rate is 10%), and if the film thickness of the second layer is 1 μm or less, It has been found that the deterioration of the epi defect level can be further suppressed.
(実施例3)
実施例1と同様のシリコン単結晶ウェーハを準備して、そのシリコン単結晶ウェーハ上に、成長温度1100℃、成長速度2.0μm/min、膜厚3.0μmの成長条件で1層目のエピタキシャル層(シリコン単結晶膜)を成膜し、成長温度1050℃、成長速度2.0μm/min、膜厚0.5μmの成長条件で2層目のエピタキシャル層(シリコン単結晶膜)を成膜し、成長温度1000℃、成長速度1.5μm/min、膜厚0.5μmの成長条件(低温、低成長速度)で3層目のエピタキシャル層(シリコン単結晶膜)を成膜した。そして、得られたエピタキシャルウェーハのエピ欠陥レベルとヘイズレベルを実施例1と同様にして評価した。その結果を表3に示す。なお、表3には、上記比較例の結果と、実施例1において2層目の成長条件を成長温度1000℃、成長速度1.5μm/min、膜厚0.5μmとしたときの結果も示している。
(Example 3)
A silicon single crystal wafer similar to that of Example 1 was prepared, and the first layer epitaxial was grown on the silicon single crystal wafer under growth conditions of a growth temperature of 1100 ° C., a growth rate of 2.0 μm / min, and a film thickness of 3.0 μm. A layer (silicon single crystal film) is formed, and a second epitaxial layer (silicon single crystal film) is formed under the growth conditions of a growth temperature of 1050 ° C., a growth rate of 2.0 μm / min, and a film thickness of 0.5 μm. A third epitaxial layer (silicon single crystal film) was formed under the growth conditions (low temperature, low growth rate) of growth temperature 1000 ° C., growth rate 1.5 μm / min, and film thickness 0.5 μm. Then, the epitaxial defect level and the haze level of the obtained epitaxial wafer were evaluated in the same manner as in Example 1. The results are shown in Table 3. Table 3 also shows the results of the above comparative example and the results when the growth conditions of the second layer in Example 1 are a growth temperature of 1000 ° C., a growth rate of 1.5 μm / min, and a film thickness of 0.5 μm. ing.
表3に示すように、3層のエピタキシャル層を成長させた実施例3の結果は、2層のエピタキシャル層を成長させた実施例1と同様の結果となり、具体的には、エピ欠陥レベルは3.6個/wf、悪化率は116%、ヘイズレベルは0.33となった。つまり、比較例に対してエピ欠陥レベルの悪化率を抑えつつ、ヘイズレベルが改善した。 As shown in Table 3, the result of Example 3 in which three epitaxial layers were grown was the same as that in Example 1 in which two epitaxial layers were grown. Specifically, the epi defect level was 3.6 pieces / wf, the deterioration rate was 116%, and the haze level was 0.33. That is, the haze level was improved while suppressing the deterioration rate of the epi defect level with respect to the comparative example.
(実施例4)
実施例1と同様のシリコン単結晶ウェーハを準備して、そのシリコン単結晶ウェーハ上に、成長温度1100℃、成長速度2.0μm/minの条件で膜厚3μmの成膜(シリコン単結晶膜の成膜)を行った後、エピタキシャル層の成長を継続させたまま、成長温度1000℃、成長速度1.5μmまで連続的に成長温度、成長速度を変化させた。つまり、図8のように成膜を行った。そして、成長温度1000℃、成長速度1.5μmの成長条件(第2条件)にて膜厚0.0、0.5、1.0μmの成膜を行った。そして、得られたエピタキシャルウェーハのエピ欠陥レベルとヘイズレベルを実施例1と同様にして評価した。その結果を表4に示す。なお、表4には上記比較例の結果も示している。
Example 4
A silicon single crystal wafer similar to that in Example 1 was prepared, and a film having a film thickness of 3 μm was formed on the silicon single crystal wafer under the conditions of a growth temperature of 1100 ° C. and a growth rate of 2.0 μm / min. After the film formation, the growth temperature and the growth rate were continuously changed to a growth temperature of 1000 ° C. and a growth rate of 1.5 μm while the growth of the epitaxial layer was continued. That is, film formation was performed as shown in FIG. And film-forming with thickness 0.0, 0.5, and 1.0 micrometer was performed on the growth conditions (2nd conditions) with the growth temperature of 1000 degreeC, and the growth rate of 1.5 micrometers. Then, the epitaxial defect level and the haze level of the obtained epitaxial wafer were evaluated in the same manner as in Example 1. The results are shown in Table 4. Table 4 also shows the results of the comparative example.
表4に示すように、実施例4のいずれの結果においても、比較例に対してエピ欠陥レベルの悪化率を110%〜123%に抑えることができ、かつヘイズレベルが改善した。このことから、1層目と2層目を連続的に成膜する場合も本発明の効果が得られることが示せた。また、第2条件に切り替えている間もエピタキシャル層の成長が継続することで、第2条件でのエピタキシャル層の膜厚を0.0μmとしたとしても、本発明の効果が得られることが示せた。 As shown in Table 4, in any result of Example 4, the deterioration rate of the epi defect level could be suppressed to 110% to 123% with respect to the comparative example, and the haze level was improved. From this, it was shown that the effect of the present invention can be obtained even when the first and second layers are continuously formed. In addition, it can be shown that the effect of the present invention can be obtained even if the epitaxial layer growth is continued even during the switching to the second condition, even if the film thickness of the epitaxial layer under the second condition is 0.0 μm. It was.
1 シリコン単結晶ウェーハ(半導体基板)
2 第1のエピタキシャル層
21 1層目のエピタキシャル層(第1のエピタキシャル層)
22 2層目のエピタキシャル層(第1のエピタキシャル層)
3 第2のエピタキシャル層
31 3層目のエピタキシャル層(第2のエピタキシャル層)
1 Silicon single crystal wafer (semiconductor substrate)
2 First
22 Second epitaxial layer (first epitaxial layer)
3
Claims (9)
半導体基板を提供する提供ステップと、
その提供ステップで提供された半導体基板の表面上に半導体材料の第1のエピタキシャル層を第1の成長温度と第1の成長速度とで成長させる第1の成長ステップと、
前記第1のエピタキシャル層上に半導体材料の第2のエピタキシャル層を、前記第1の成長温度と等しい第2の成長温度と前記第1の成長速度よりも高い第2の成長速度とで、又は前記第1の成長温度よりも低い第2の成長温度と前記第1の成長速度と等しい第2の成長速度とで成長させる第2の成長ステップと、
を含み、
前記第2のエピタキシャル層の膜厚は2μm以下であることを特徴とするエピタキシャルウェーハの製造方法。 A method of manufacturing an epitaxial wafer having no trench structure,
A providing step of providing a semiconductor substrate;
A first growth step of growing a first epitaxial layer of semiconductor material on the surface of the semiconductor substrate provided in the providing step at a first growth temperature and a first growth rate;
A second epitaxial layer of semiconductor material on the first epitaxial layer, in a pre-Symbol first growth temperature equal to the second growth temperature to the first higher than the growth rate second growth rate, Or a second growth step of growing at a second growth temperature lower than the first growth temperature and a second growth rate equal to the first growth rate;
Only including,
The method of manufacturing an epitaxial wafer, wherein the film thickness of the second epitaxial layer is 2 μm or less .
半導体基板を提供する提供ステップと、 A providing step of providing a semiconductor substrate;
その提供ステップで提供された半導体基板の表面上に半導体材料の第1のエピタキシャル層を第1の成長温度と第1の成長速度とで成長させる第1の成長ステップと、 A first growth step of growing a first epitaxial layer of semiconductor material on the surface of the semiconductor substrate provided in the providing step at a first growth temperature and a first growth rate;
前記第1のエピタキシャル層上に半導体材料の第2のエピタキシャル層を、前記第1の成長温度よりも低い第2の成長温度と前記第1の成長速度よりも低い第2の成長速度とで成長させる第2の成長ステップと、 Growing a second epitaxial layer of semiconductor material on the first epitaxial layer at a second growth temperature lower than the first growth temperature and a second growth rate lower than the first growth rate. A second growth step,
を含み、 Including
前記第2のエピタキシャル層の膜厚は2μm以下であり、 The film thickness of the second epitaxial layer is 2 μm or less,
前記半導体基板はシリコン基板であり、 The semiconductor substrate is a silicon substrate;
前記第1のエピタキシャル層及び前記第2のエピタキシャル層はシリコンエピタキシャル層であり、 The first epitaxial layer and the second epitaxial layer are silicon epitaxial layers;
前記第1の成長温度は、1050℃以上1150℃以下であり、 The first growth temperature is 1050 ° C. or higher and 1150 ° C. or lower,
前記第1の成長速度は、1.5μm/min以上2.5μm/min以下であり、 The first growth rate is 1.5 μm / min or more and 2.5 μm / min or less,
前記第2の成長速度は、前記第1の成長速度よりも低く、かつ、1.0μm/min以上であることを特徴とするエピタキシャルウェーハの製造方法。 The method for producing an epitaxial wafer, wherein the second growth rate is lower than the first growth rate and is 1.0 μm / min or more.
半導体基板を提供する提供ステップと、 A providing step of providing a semiconductor substrate;
その提供ステップで提供された半導体基板の表面上に半導体材料の第1のエピタキシャル層を第1の成長温度と第1の成長速度とで成長させる第1の成長ステップと、 A first growth step of growing a first epitaxial layer of semiconductor material on the surface of the semiconductor substrate provided in the providing step at a first growth temperature and a first growth rate;
前記第1のエピタキシャル層上に半導体材料の第2のエピタキシャル層を、前記第1の成長温度よりも高い第2の成長温度と前記第1の成長速度よりも高い第2の成長速度とで成長させる第2の成長ステップと、 Growing a second epitaxial layer of semiconductor material on the first epitaxial layer at a second growth temperature higher than the first growth temperature and a second growth rate higher than the first growth rate. A second growth step,
を含み、 Including
前記第2のエピタキシャル層の膜厚は2μm以下であり、 The film thickness of the second epitaxial layer is 2 μm or less,
前記半導体基板はシリコン基板であり、 The semiconductor substrate is a silicon substrate;
前記第1のエピタキシャル層及び前記第2のエピタキシャル層はシリコンエピタキシャル層であり、 The first epitaxial layer and the second epitaxial layer are silicon epitaxial layers;
前記第1の成長温度は、1050℃以上1150℃以下であり、 The first growth temperature is 1050 ° C. or higher and 1150 ° C. or lower,
前記第1の成長速度は、1.5μm/min以上2.5μm/min以下であり、 The first growth rate is 1.5 μm / min or more and 2.5 μm / min or less,
前記第2の成長速度は、前記第1の成長速度よりも高く、かつ、3.0μm/min以上であることを特徴とするエピタキシャルウェーハの製造方法。 The method for producing an epitaxial wafer, wherein the second growth rate is higher than the first growth rate and is 3.0 μm / min or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014094565A JP6150075B2 (en) | 2014-05-01 | 2014-05-01 | Epitaxial wafer manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014094565A JP6150075B2 (en) | 2014-05-01 | 2014-05-01 | Epitaxial wafer manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015213102A JP2015213102A (en) | 2015-11-26 |
JP6150075B2 true JP6150075B2 (en) | 2017-06-21 |
Family
ID=54697227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014094565A Active JP6150075B2 (en) | 2014-05-01 | 2014-05-01 | Epitaxial wafer manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6150075B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6372709B2 (en) * | 2016-04-20 | 2018-08-15 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
CN116525418B (en) * | 2023-06-09 | 2023-09-15 | 中电科先进材料技术创新有限公司 | Silicon epitaxial wafer preparation method based on 111 crystal orientation, silicon epitaxial wafer and semiconductor device |
CN116884832B (en) * | 2023-09-06 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | Semiconductor device and method for manufacturing the same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119123A (en) * | 1988-10-27 | 1990-05-07 | Nec Corp | Manufacture of semiconductor device |
JPH03248417A (en) * | 1990-02-26 | 1991-11-06 | Kokusai Electric Co Ltd | Reduced pressure epitaxial growth |
JP2000260711A (en) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | Manufacture of semiconductor substrate |
US6190453B1 (en) * | 1999-07-14 | 2001-02-20 | Seh America, Inc. | Growth of epitaxial semiconductor material with improved crystallographic properties |
JP3961503B2 (en) * | 2004-04-05 | 2007-08-22 | 株式会社Sumco | Manufacturing method of semiconductor wafer |
JP5015440B2 (en) * | 2005-09-29 | 2012-08-29 | 株式会社デンソー | Manufacturing method of semiconductor substrate |
WO2010101016A1 (en) * | 2009-03-05 | 2010-09-10 | 三菱電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
EP2413348B1 (en) * | 2009-03-26 | 2020-11-18 | SUMCO Corporation | Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate |
JP5516158B2 (en) * | 2009-07-24 | 2014-06-11 | 株式会社Sumco | Epitaxial wafer manufacturing method |
JP4850960B2 (en) * | 2010-04-07 | 2012-01-11 | 新日本製鐵株式会社 | Epitaxial silicon carbide single crystal substrate manufacturing method |
JP5865777B2 (en) * | 2012-05-16 | 2016-02-17 | 三菱電機株式会社 | Method for manufacturing silicon carbide epitaxial wafer |
JP2014009115A (en) * | 2012-06-28 | 2014-01-20 | Toyota Industries Corp | Substrate manufacturing method |
-
2014
- 2014-05-01 JP JP2014094565A patent/JP6150075B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015213102A (en) | 2015-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9631297B2 (en) | Method of producing epitaxial silicon wafer and epitaxial silicon wafer | |
TW201810366A (en) | Formation of epitaxial layers via dislocation filtering | |
JP6311384B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5757088B2 (en) | Epitaxial wafer manufacturing method, epitaxial wafer | |
JP6448805B2 (en) | Epitaxially coated semiconductor wafer and method of manufacturing epitaxially coated semiconductor wafer | |
JP6150075B2 (en) | Epitaxial wafer manufacturing method | |
JP5786759B2 (en) | Method for manufacturing epitaxial silicon carbide wafer | |
US10774444B2 (en) | Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions | |
JP2019142733A (en) | Generation prediction method of lamination defect in epitaxial silicon wafer, and manufacturing method of epitaxial silicon wafer | |
JP5273150B2 (en) | Manufacturing method of silicon epitaxial wafer | |
WO2018037755A1 (en) | Silicon single crystal wafer production method, silicon epitaxial wafer production method, silicon single crystal wafer, and silicon epitaxial wafer | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5463693B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP6489321B2 (en) | Epitaxial wafer manufacturing method | |
JP5589867B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP6358472B2 (en) | Epitaxial wafer manufacturing method | |
JP6924593B2 (en) | Manufacturing method of epitaxial wafer | |
JP6347330B2 (en) | Epitaxial wafer manufacturing method | |
JP5315944B2 (en) | Manufacturing method of silicon epitaxial wafer | |
KR102521336B1 (en) | Manufacturing method of epitaxial wafer | |
RU2606809C1 (en) | Silicon epitaxial structure producing method | |
JP2023113512A (en) | Epitaxial wafer manufacturing method | |
KR20150025648A (en) | Epitaxial wafer | |
JP2014013835A (en) | Silicon epitaxial wafer manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6150075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |