JP6138629B2 - 電気機器の製造方法 - Google Patents

電気機器の製造方法 Download PDF

Info

Publication number
JP6138629B2
JP6138629B2 JP2013173291A JP2013173291A JP6138629B2 JP 6138629 B2 JP6138629 B2 JP 6138629B2 JP 2013173291 A JP2013173291 A JP 2013173291A JP 2013173291 A JP2013173291 A JP 2013173291A JP 6138629 B2 JP6138629 B2 JP 6138629B2
Authority
JP
Japan
Prior art keywords
sealing material
manufacturing
curing
defoaming
casting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013173291A
Other languages
English (en)
Other versions
JP2015041740A (ja
Inventor
邦彦 日高
邦彦 日高
亜紀子 熊田
亜紀子 熊田
正寛 佐藤
正寛 佐藤
山城 啓輔
啓輔 山城
高野 哲美
哲美 高野
悠二 早瀬
悠二 早瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
University of Tokyo NUC
Original Assignee
Fuji Electric Co Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, University of Tokyo NUC filed Critical Fuji Electric Co Ltd
Priority to JP2013173291A priority Critical patent/JP6138629B2/ja
Publication of JP2015041740A publication Critical patent/JP2015041740A/ja
Application granted granted Critical
Publication of JP6138629B2 publication Critical patent/JP6138629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、高耐圧が必要とされる各種電気機器において、部分放電や絶縁破壊を抑制して、より高い絶縁性を保有させるための電気機器の製造方法に関する。
IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)モジュールやIPM(Intelligent Power Module:インテリジェントパワーモジュール)などのパワーモジュールのように、高耐圧が必要とされる電気機器は、その絶縁性を確保するため、高電界となる箇所において、樹脂やゲルのような封止材を絶縁媒体として活用して絶縁性を確保する。通常、絶縁媒体は、固体、液体、気体という分類がなされ、各種電気機器の用途に応じてこれらが使い分けられている。従来技術による一般的なパワーモジュールの構成の例を、図11(c)に示す。図11(c)に示すパワーモジュール100は、銅ベース101上に、電極103a、bで挟まれた絶縁基板104を備え、絶縁基板の上側の電極103aの上に、半導体素子105を複数個載置し、これらの半導体素子105を、アルミワイヤー106で接続し(ワイヤーボンディング)、電極103aから銅配線(銅バー)107を引き出し、半導体素子105、電極103a、b、絶縁基板104を、シリコーンゲルやエポキシ樹脂といった封止材108により封止してなる。
IGBTモジュールやIPMといったパワーモジュールにおいては、定格運転時での電気的仕様に加え、絶縁性、熱伝導性、パワーサイクルなどに伴う機械的ストレスやEMC(電磁環境適合性。ノイズによる電磁環境の悪化を防止すること)など、相反する様々な要求に対して、バランス良く対応することが要求されている。
とりわけ、大容量のパワーモジュールでは、市場要求に伴い、高耐圧化、小型化、高信頼性を確保することが重要であり、これに対応する手段として、固体絶縁材料の適用拡大が進んでいる。例えば、既存の絶縁媒体として空気等の気体あるいは気体を含む各種材料を複合した絶縁媒質を用いていたものが、バルク自体の絶縁耐圧が高い樹脂モールドなどの固体絶縁化を進めることによって、高耐圧化、小型化、高信頼性の確保に繋げることが可能となる。
樹脂モールドを行う上で最も重要となるポイントは、ボイドや界面空孔などによる欠陥発生の抑制である。つまり、固体絶縁材料自体がバルク特性として高い絶縁特性を保有していても、ひとたびボイドや界面空孔などの欠陥が残存すると、その欠陥1つで、モールドした部位あるいは製品全体の絶縁特性を決定してしまう場合がある。つまり、1つの微小な欠陥が発生すると、製品全体が特性として不良と判定されてしまう難しさを持つ。しかしその反面、欠陥発生を抑制できれば優れた絶縁性を有し、高耐圧化、小型化、高信頼性を実現する有力な手段となる。
こうした絶縁上問題となる欠陥発生を抑制するため、様々な取り組みが行なわれている。例えば、特許文献1には、金属結合層との接合面の特性を向上させ、ボイドなどの間隙を小さくするため、セラミックス基板側に表面凹凸を持たせ、ボイドの抜けを良くする効果を持たせるように改質することが開示されている。
また、特許文献1と類似した方法として、特許文献2には、ろう付け界面のボイドの発生を抑制するため、窒化珪素基板の表面に適切な凹凸を持たせる技術が開示されている。
特許文献1ならびに特許文献2に開示された技術は、絶縁基板と導体界面に発生するボイドの抑制法に関するものである。この界面に発生するボイドは、部分放電の発生要因となる上、電極との界面に一度形成されてしまうと除去できないものである。そのため、基板作製工程上、重要な対策として取り組まれている。一方、樹脂などのモールドする絶縁材料において、樹脂が巻き込んだボイドの除去、および微小な隙間へ樹脂材料を浸透させる目的で、注型前後に真空脱泡を施す処置も多く用いられている。
また、封止材側の対策としては、吸湿急加熱時に発生するゲル内部のポップコーン現象によって発生する部分放電を抑制するために、これら吸湿急加熱に強いゲル材が提案されている(特許文献3)。
特開2004−196633号公報 特開2010−076948号公報 特開2010−034151号公報
上記対策は、部分的には効果が見られるものであるが、いずれも断片的な対策である。例えば、真空脱泡は、使用する樹脂により、経験則に基づいてそれに要する時間が経験的に決められている場合が多く、どこまで対応すればどのレベルの欠陥の発生を抑制できるのかが不明確である場合が多い。特に、封止材がシリコーンゲルの場合には、到達真空度や真空引きの時間が、低分子成分が脱離し揮発してしまうのを避けるために定められている場合が多い。つまり真空到達度や脱泡時間は、封止材を構成する材料によって決めている場合が多く、欠陥発生の抑制や絶縁性能の確保という観点では十分には検討されていない。よって、高耐圧化、小型化、高信頼性を追究するうえで、望ましい施工条件が明確でない場合が多かった。そのため、例えば、被封止体を構成する部材の形状や材質が変わった場合でも、その施工条件は変わらず、絶縁性能を向上させるうえで好適な条件で施工できていないという課題がある。例えば、シリコーンゲルの例で上述したように、封止材を構成する低分子成分が揮発しない条件を最優先すると、到達真空度は低くできないが、その場合に施工時間をどの程度とすれば良いかは明確な根拠が無かった。このため、高耐圧化、小型化、さらにはこれらによって得られる高信頼性を実現するために必要不可欠な、本来バルクが持つ良好な絶縁性能を引き出すことが出来ない場合があった。
また、特許文献1の対策を施すと、DBC(Direct Bonding Cupper)基板やDBA(Direct Bonding Aluminum)基板において、電極と絶縁基板との間のボイドや剥離欠陥の発生の抑制は期待できる。しかし、この箇所は高電界が掛かる部位の一部に過ぎない。つまり、これらの基板が単体で使われることは殆どなく、通常、シリコーンゲルやエポキシ樹脂などの封止材で封止される。このため、電極、絶縁基板、封止材の3つの材料が交わる3重点が形成される。この3重点は非常に高電界の部位となるため、周辺を構成する界面、すなわち電極と封止材との界面、あるいは絶縁基板と封止材との界面は、従来技術の知見ではボイドや剥離の発生の抑制は難しく、3重点を起点とし、界面に沿って部分放電や沿面放電が発生する場合があった。
加えて、特許文献3に開示された技術は、封止材のバルク耐圧を上げる効果としては有効と思われるが、封止材自体のバルクの絶縁性能を確保しても、その前に界面空孔の発生を抑制しなければ、封止材自体の絶縁性能は全く活かすことができない。すなわち、まず他材料と接触する界面や、構造上意図せず形成される様々な隙間や微小な空孔に対して、封止材が浸透し、封止材が存在しない隙間を形成しないことが肝要である。
本発明は、上記課題を解決するためになされたものである。
すなわち、本発明は、一以上の電極と絶縁基板とを少なくとも備えてなる部材から構成される被封止体を封止材により封止してなる、電極に電圧を印加して機能させる電気機器の製造方法であって、前記封止材の注型工程と、前記封止材の脱泡工程と、前記封止材の硬化工程とを含み、
前記被封止体を構成する部材と、前記封止材とが
(1)前記封止材と、前記被封止体を構成する部材との間の接触角と、
(2)前記注型工程を実施する雰囲気ガスに対する前記封止材の透過係数と、
(3)前記封止材の硬化前密度と
を含んでなる特性値の一以上をパラメーターとして、選定され、
前記脱泡工程終了後、前記硬化工程開始までの経過時間が、前記特性値の一以上をパラメーターとして決定される、電気機器の製造方法に関する。
前記電気機器の製造方法において、前記特性値が、(4)前記被封止体に存在する空孔の半径と奥行きとをさらに含んでなることが好ましい。
前記電気機器の製造方法において、前記特性値が、(5)前記被封止体に存在する空孔の半径と奥行きの2乗との積算値をさらに含んでなることが好ましい。
前記電気機器の製造方法において、前記注型工程において生じるボイドの内圧と、前記脱泡工程終了後、前記硬化工程開始までの経過時間において封止材にかかる外圧との間に差を設けることが好ましい。
前記電気機器の製造方法において、前記注型工程及び前記脱泡工程を減圧下で実施し、前記脱泡工程終了後、前記硬化工程開始までの経過時間に、注型した封止材を大気圧下、あるいは加圧下に置くことにより、前記注型工程において生じるボイドの内圧と、前記脱泡工程終了後、前記硬化工程開始までの経過時間において封止材にかかる外圧との間に差を設けることが好ましい。
前記電気機器の製造方法において、前記脱泡工程終了後、前記硬化工程開始までの経過時間が、前記被封止体に存在する空孔が前記封止材で埋まる浸透時間

(式中、rは、空孔半径[m]、Lは空孔の奥行き[m]、λは封止材の注型工程における雰囲気ガスに対する封止材の透過係数[(m/s)/(N/m)]、ρは、封止材の硬化前密度[kg/m]、gは、重力加速度[m/s]、hは、気泡から封止材表面までの高さ[m]、γは、封止材の硬化前表面張力[N/m]、θは、硬化前の封止材の被封止体を構成する部材に対する接触角[°]を表す)に基づいて決定されることが好ましい。
本発明によれば、封止材によって絶縁封止してなる電気機器において、従来の製造方法で問題となっていた施工条件を、絶縁性能向上に必要な、微小な空孔へ十分に封止材が浸透するように決定することができるようになった。これにより、高耐圧化、小型化、及びそれに伴う高信頼性を確保することが可能となった。また、これを実現することにより、例えば、被封止体の構造を変えたくない場合は、施工時間および真空条件のみで絶縁性能を向上させることができる。更なる絶縁性能向上や高温性能確保のため、被封止体の構成部材を変更した場合でも、その部材に最適な施工条件を定めることができる。さらに、本発明の方法により製造された電気機器は、その個別において絶縁耐性が向上しているだけでなく、量産される複数の製品間でのばらつきをなくし、品質を安定化させることができるという利点も有する。
図1は、本発明に係る電子機器の一例である、IGBTモジュールの製造方法を示す模式図であり、図1(A)は、真空チャンバー内でシリコーンゲルをIGBTモジュールのパッケージに注型する工程を示す概念図であり、図1(B)は、注型後のIGBTモジュールを大気開放し、空孔形成を抑制した、製造されたIGBTモジュールを示す概念図である。 図2は、空孔発生部位の一例として、欠陥イメージをモデル化するための、絶縁基板−電極−封止材からなる3重点に存在する空孔の模式図である。 図3は、絶縁基板−電極−封止材が交差する3重点に、銀ろう材の鬆によって形成される、1μm〜10μmの空孔を示す概念図である。 図4は、図3に示すミクロンオーダーの微小空孔に、封止材が浸透したところを示す概念図である。 図5は、絶縁基板−電極−封止材が交差する3重点に存在する、0.1〜0.2mmオーダーの欠陥を示す概念図である。 図6は、図5に示すミリオーダーの欠陥に、封止材が浸透したところを示す概念図である。 図7は、本発明の現象モデルの検証のために用いた、透明のPMMA板に空孔欠陥モデルを形成した試料を示す概念図である。 図8は、図7に示す試料を用いて封止材の浸透時間を評価した際の、注型時のシリコーンゲルの浸入状況を示した写真に基づいて、模式化した図である。 図9は、空孔半径と空孔奥行きの2乗の積に対して、空孔が全部埋まるまでに掛かった時間をプロットしたグラフである。 図10は、接触角評価における一例として、シリコーンゲルとセラミックス基板の接触角評価時の液滴を撮影した写真である。 図11は、シリコーンゲルで被封止体を封止する、IGBTモジュールの従来の製造方法を示す模式図であり、図11(A)は、常圧注型工程、図11(B)は減圧脱泡工程、図11(C)は製造されたIGBTモジュールを示す概念図である。
以下に、図面を参照して、本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
本発明は、一実施の形態によれば、一以上の電極と、絶縁基板とを少なくとも備えてなる部材から構成される被封止体を封止材により封止してなる、電極に電圧を印加して機能させる電気機器の製造方法であって、前記封止材の注型工程と、前記封止材の脱泡工程と、前記封止材の硬化工程とを含む電気機器の製造方法に関する。
本発明において、「一以上の電極と、絶縁基板とを少なくとも備えてなる部材から構成される被封止体を封止材により封止してなる、電極に電圧を印加して機能させる電気機器」とは、絶縁耐性を有するモールドされた電気機器である。例えば、半導体装置、モールド変圧器、ガス絶縁開閉装置(GIS)や高圧遮断機内部のスペーサや高圧部を支持するがいしなどをいうが、これらには限定されない。半導体装置として、例えば、Siを用いた半導体素子、SiCを用いた半導体素子、もしくはGaNを用いた半導体素子を搭載したIGBTモジュールやIPMが挙げられる。
また、被封止体は、高電圧が印加される部材から構成され、典型的には、1つ以上の電極と、絶縁基板とを少なくとも備えてなる部材から構成される。封止材とは、絶縁耐性を有し、液相から固相へ変化し得る熱硬化性樹脂をいう。封止材の一例として、シリコーンゲル、シリコーンゴム、エポキシ樹脂等が挙げられるが、これらには限定されない。封止材は複数の異なる材料を混合して構成されるものであってよく、例えば、上記熱硬化性樹脂に、フィラーなどの充填剤や難燃剤を添加したものであっても良く、これらの添加剤が多く活用される。
以下の説明においては、電気機器の一態様として、半導体パワーモジュールを図示して、その製造方法について説明するが、本発明は、半導体パワーモジュールの製造方法に限定されるものではない。
図1(B)に本発明の製造方法により製造される対象となる半導体素子を搭載したパワーモジュールを示して説明する。図1(B)に示すパワーモジュール1は、銅ベース11上に、接合材12を介して電極13a、bで挟まれた絶縁基板14を備える。絶縁基板の上側の電極13aの上には、半導体素子15が複数個搭載され、これらの複数の半導体素子15は、アルミワイヤー16で接続される。銅配線(銅バー)17は、電極13aから引き出される。そして、半導体素子15、電極13a、b、絶縁基板14などを含む被封止体は、パッケージ内で、シリコーンゲルやエポキシ樹脂といった封止材18により封止されてパワーモジュール1を構成する。
上記のようなパワーモジュール1の一般的な製造方法は、封止材及び被封止体を構成する部材を選定する工程と、被封止体を製造する工程と、被封止体を封止材により封止する封止工程とを含む。
封止材及び被封止体を構成する部材を選定する工程は、後述する理論式のパラメーターに基づいて、望ましい施工条件を実現しうる、封止材及び被封止体を構成する部材の特性値を得て、特性値を有する材料の組み合わせを選定することができる。特性値の詳細については後述する。
被封止体を製造する工程では、通常の方法に従い、電極13a、bと絶縁基板14とを積層して半導体素子15を実装し、アルミワイヤー16、銅配線17を接続する。半導体素子15の種類によっても被封止体を構成する部材及びその構造が異なる場合があり、その場合であっても、当業者が通常の技術に従って、被封止体を製造することができる。
封止工程は、典型的には、封止材18の注型工程と、注型された封止材18の脱泡工程と、脱泡された封止材18の硬化工程とを含んでなる。
封止材18の注型工程では、被封止体を収容するパッケージ内に、少なくとも被封止体が覆われるまで、液体状の封止材18を注ぐ。図1(A)に示す本発明の一態様においては、注型工程を、真空チャンバー3内の減圧条件下で行うことを特徴とする。注型工程において生じるボイドの内圧は、注型工程において封止材にかかる圧力条件に概ね依存する。真空チャンバー3を、減圧弁31を操作し、ロータリーポンプなどの真空ポンプ32を用いて、減圧条件とすることができる。減圧条件は、通常、減圧脱泡を行う場合に使用する条件とすることができ、例えば、0.013〜20kPa程度(0.1Torr〜150Torr程度)であることが好ましいが、本発明においては、特定の圧力範囲には限定されない。図1(A)に示されるように、注型工程では、通常、封止材18中には、雰囲気ガスの気泡19が混入する。
注型された封止材18の脱泡工程では、注型後、封止材18で満たされたパッケージを、上記減圧条件を保持したまま真空チャンバー3に静置する。静置する時間は、通常、減圧脱泡を行う前後の時間が該当する。これらは対象空孔寸法と封止材料とその前後の施工条件によって変わるものであり、例えばシリコーンゲルを封止材として活用し、空気雰囲気で真空脱泡する場合には、5分〜1時間程度の範囲であることが施工工程上好ましいが、特定の時間には限定されない。
脱泡工程後、真空チャンバー3の減圧弁31を開放して大気開放し、あるいは、常圧以上に加圧して、施工者の所望の圧力条件に設定する。そして、常圧あるいは加圧下に保持したまま、硬化工程を開始するまでの時間間隔をおく。これは、被封止体に存在する欠陥や空孔に、封止材が充分に浸透するのに必要な浸透時間を確保した後、封止材を硬化工程に供するためである。その意味では、脱泡工程後、硬化工程を開始するまでの時間間隔をおくことは、封止材を浸透させる工程ということもできる。このとき、例えば、101kPa〜1010kPa程度(1気圧〜10気圧程度)、好ましくは実用上、101kPa〜505kPa程度(1気圧〜5気圧程度)の圧力条件で、浸透時間を確保するまで保持した後、加圧した場合には硬化工程の開始前に常圧に戻すことが好ましい。加圧条件は、パッケージを収容する圧力容器等の製造設備や、施工における安全性の観点から、施工者が適宜設定することができる。このように、常圧あるいは加圧下で、脱泡工程後、硬化工程を開始するまでの時間間隔を置くことで、封止材かかる外圧と、注型工程において生じるボイドの内圧との間に、差を設けることができる。また、大気開放および加圧を行う際には、ドライエア雰囲気で行うと、封止材への湿度の流入を抑制でき、季節(気温や湿度)による耐圧特性の変動を抑制でき、歩留まりを安定的に保持できるので、望ましい。
硬化工程は、封止材の硬化温度に好適な温度に加熱した加熱炉に、封止材で満たされたパッケージを入れることによって実施する。硬化温度及び硬化時間は、封止材の特性により決定される通常の条件による。
本発明においては、上記製造方法において、被封止体を構成する部材及び/または封止材の物性を示す複数の特性値から選択される一以上のパラメーターによって、被封止体を構成する部材及び/または封止材を選定し、かつ、脱泡工程後、硬化工程を開始するまでの時間間隔を決定することを特徴とする。ここで、「脱泡工程の後、硬化工程を開始するまでの時間間隔」とは、脱泡工程後、施工者が設定した所望の圧力に到達した時点から、未硬化の封止材で満たされたパッケージを、硬化に好適な温度に加熱した加熱炉に入れる時点までの時間間隔をいうものとする。
複数の特性値から選択される一以上のパラメーターとしては、被封止体を構成する部材の構造によって想定される微小空孔あるいは欠陥の大きさ、及びその微小空孔あるいは欠陥の存在する位置と封止材の注入量・水位が挙げられる。注入量や水位の値は、通常の大きさの電気機器の封止においては、あまり影響を与えないパラメーターであるが、必要に応じて考慮することができる。微小空孔あるいは欠陥の大きさは、封止工程前に、予め想定して把握しておく。例えば、絶縁基板14及びその周辺部材を電子顕微鏡等で観察することにより、微小空孔あるいは欠陥の大きさの概算値を得ること、及びその位置を把握することができる。さらに、封止材の特性値から選択される一以上のパラメーターは、封止材硬化前の密度、封止材硬化前の表面張力、硬化前の封止材の被封止体を構成する部材に対する接触角、注型時における雰囲気ガスに対する封止材の透過係数が挙げられる。本発明においては、電気機器の製造条件やコスト等により、これらのうち、変動させ得る値をパラメーターとして、材料を選択し、施工条件の一つである、脱泡工程の後、硬化工程を開始するまでの時間間隔を決定する。
具体的には、理論に基づき作成した数式を用いて検討することが可能である。図2に、被封止体に存在することが想定される微小な空孔を簡易的に示すためのモデルを示す。図2は、図1(B)の電極13a,bと絶縁基板14との接合界面を拡大して示す模式図であり、特には、注型工程及び脱泡工程を経て、未硬化の液状の封止材18が概ね被封止体を構成する部材12、13、14を覆ったものの、封止材18が空孔10に完全には浸透していない状態を概念的に示す図である。なお、図2は、本発明を説明するための概念的な図であって、図中に示された部材の寸法や部材間の大小関係は、必ずしも実際の実施態様に即したものではない。図2において、電極13と絶縁基板14とは、接合材12である銀ろう材により接合されている。モデルとなる空孔10は、接合材12と絶縁基板14との界面に存在し、空孔10は、その内壁面が接合材12と絶縁基板14とから構成され、底面半径がr、奥行きがLの略円柱状の構造をしている。なお、図2では、封止材の、初期の空孔浸入距離lを表示しているが、後に詳述するように、通常、lは無視できるほど小さい。底面から入口のまでの奥行きが一定ではない空孔においては、空孔の底部から開口部までの最長の奥行き(深さ)を奥行きLと定義し、開口部の大きさが一定でない空孔においては、最小半径をrと定義することとする。
このようなモデル空孔10に、封止材18が侵入する場合を考えると、空孔10の内圧と外圧は、以下の(1)式で表すことができる。

式中、Poutは空孔の外圧、Pinは空孔の内圧を表す。rは、空孔半径[m]、ρは、封止材の硬化前密度[kg/m]、gは、重力加速度[m/s]、hは、空孔から封止材表面までの高さ[m]、γは、封止材の硬化前表面張力[N/m]、θは、硬化前の封止材の被封止体を構成する部材に対する接触角[°]を表す。
ここで、硬化前の封止材の被封止体を構成する部材に対する接触角は、一般的な接触角測定装置を用いて測定した値である。図示するように、空孔10が、絶縁基板14と接合材12といった複数種類の材料から形成されることが想定される場合には、それらのうち、後述する浸透時間Tが最も長くなる条件、すなわちcosθの値がもっとも小さくなる部材の接触角を上記(1)式のcosθとして採用することができる。また、封止材が複数の材料から構成される均一な組成を有する場合、例えばフィラーを含有するゲル封止材などの場合には、接触角は、フィラーを含有するゲル封止材について測定した値とする。一方、封止材が複数の材料から構成されるが、封止箇所によって組成が異なる場合には、想定される組合せで評価を行い、その中から最も空孔に浸入しにくい構成の封止材と空孔側の材料間について測定した値を採用する。また、界面剥離部のように、複数の空孔材料間で検討する場合には、浸入しにくい材料と封止材との間の測定値を採用する。封止材の硬化前表面張力は、接触角の値から導出することができる。空孔から封止材表面までの高さとは、封止材の注型工程が完了した時点での、パッケージにおける封止材の液面から、空孔の存在する箇所までの深さをいう。
封止材が空孔モデルに対して浸入する速度は、圧力勾配による封止材内部への雰囲気ガスの拡散と釣り合って移動するため、これらの関係は(2)式で表すことができる。

式中、Q(t)は、ある時間tでの空孔への封止材の流量[m/s]、Aは、対象とする空孔の断面積[m]、λは、注型時における雰囲気ガスに対する封止材の透過係数[m/N・s]を表す。また、Q(t)は今回の対象系を考えた場合には、ある時間tでのゲルの空孔への浸入距離l[m]を用いると(3)式のように表すことができる。

(2)式、及び(3)式より

(4)式を積分すると、

ここでlは、初期の空孔浸入距離[m]を示す。lは十分小さいとすると、空孔が封止材で埋まるまでに掛かる時間である、浸透時間T[s]は、

と表すことができる。本明細書において、空孔が封止材で埋まりきるまでに掛かる時間を、浸透時間T[s]と定義する。
注型時における雰囲気ガスに対する封止材の透過係数は、雰囲気ガスの種類によって異なるため、注型工程の雰囲気ガスに対する透過係数を予め求めておく。実際には注型対象の深さは限りがある為、現実的に対象とする製品では静水圧ρghは十分小さいと仮定すれば、

と表すことができる。
また、静水圧ρghが十分小さく、無視できると仮定して、式(1)及び式(7)から、浸透時間を、圧力差ΔPをパラメーターとして表すと、

と表すことができる。この式(8)によれば、圧力差ΔPを大きくするほど、浸透時間Tを短くすることができる。ここでいう圧力差ΔPは、外部から設定する、封止材にかかる外圧と空孔内部の負圧の差圧に該当する。なお、仮に初期の圧力差ΔPが0であっても、封止材が表面張力によって空孔内部へ浸透は進み、これによる封止材への等価吸収との平衡状態により、ΔPは0ではない値となり、Tは有限値となる。
(6)式および(7)式に示すように、最終的には対象とする空孔の奥行きと半径をターゲットとして定め、封止材と被封止体を構成する部材との接触角、封止材の透過係数と密度によって、封止材と被封止体を構成する部材を選定すれば、浸透時間Tを導出することができ、これに基づいて、脱泡工程終了後、硬化工程開始までの経過時間を決定することができる。具体的には、浸透時間Tよりも長くなるように、脱泡工程終了後、硬化工程開始までの経過時間を決定することができる。なお、空孔は、一つのモジュール内に複数存在すると考えられ、空孔のサイズや存在箇所によって、導出される浸透時間Tは異なると考えられるが、浸透時間Tが最も長くなる条件に合わせて施工条件を決めることで、すべての空孔について、封止材で埋まるまでに掛かる時間を確保することができる。
次に、実際に生じる空孔や欠陥にさらに近い態様を示して、浸透時間Tを導出する方法について説明する。
図3は、図1に示すパワーモジュールの製造時に、被封止体に存在することが想定されるマイクロオーダーの微小空孔10aのモデルを示す。図3に模式的に示されるように、空孔界面は絶縁基板14としてのセラミック基板だけでなく、銅電極13とセラミック基板を接合する接合材12であるろう材からも形成されている。被封止体の製造工程において、セラミック基板の端部には、銅電極がろう材を介して全面に接合された後、エッチング工程によって必要な形に銅電極とろう材がカットされる。そのため、セラミック基板の表層よりもろう材表面は凹凸が大きくなる。
このような微小空孔10aは、3次元SEMでの観察によって、その大きさは数ミクロンであることが分かっており、図3に示すように蜂の巣状の欠陥をなし、3重点を構成する電極端部の全周に渡って形成されることが想定される。その大きさは、空孔径2rが約1μm程度、奥行きLが約10μm程度と想定され、この空孔10aはDBC基板の製造過程でエッチングを活用することによって形成されるものである。上述のように、ろう材12に対する封止材18の接触角は、ろう材表面の凹凸によるアンカー効果によってセラミック基板に対する封止材18の接触角よりも小さくなる。よって、この場合、浸透時間が長くなる最悪条件として、一般的な封止ゲルとして市販されている封止材のセラミック基板に対する接触角θを(7)式のパラメーターとして使用するものとし、θ=10°とする。λ、γとしては、一般的な封止材ゲルとして市販されている材料について測定して得られる値、λ=2.5×10−16[m/N・s]、γ=20×10−3[N/m]を使用するものとする。
上記寸法の空孔が存在する場合に、この空孔に、封止材ゲルがしっかりと隙間無く浸透するのに要する時間を、(7)式に従って導出すると、約2.5秒となる。すなわち、注型後、すぐに浸透するものと導出できる。封止材が浸透し、埋まった状態の空孔イメージを図4に示す。上記のシリコーンゲルと被封止体の構成部材との組合せの例では、極短時間で浸透するが、封止材のガス透過係数、硬化前密度、接触角によっては、長時間掛かる組合せも想定される。しかしこれらの構成部材が変わったとしても、(6)式もしくは(7)式によって、各部材の有する特性値から浸透時間Tを導出し、必要な経過時間を決定することができる。
図5に、図3に示した欠陥と比較してオーダーが1桁程度大きい、サブミクロン単位での欠陥モデルを示す。このようなサブミクロン単位の欠陥10bも、一般的に活用している電極基板において、その電極側に使っている金属粒界が大きいため、粒界に沿って、3重点外周に散在する場合がある。空孔径2rを50μm、奥行きLを100μmとし、θ、λ、γについては上記と同条件とする。この欠陥10bにしっかりと隙間無く浸透するのに要する浸透時間Tは、(6)式に従うと、3.5時間程度と導出できる。封止材18が浸透し、埋まった状態の空孔イメージを図6に示す。
このように対象とすべき空孔の形状は様々であり、同じ封止材と被封止体の組み合わせであっても浸透時間Tが大きく異なる場合がある。それにも関わらず、低分子成分の飛散を抑制するうえで到達真空度を制御すると、どれ位の施工時間が十分であるかは、空孔への封止材の浸透による絶縁耐圧向上という観点で判断されてこなかった。しかし本実施形態にて説明した方法で検討することにより、必要な施工後の空孔内部への封止材の浸透処理時間を明確にすることができる。
上記においては、電気機器が半導体パワーモジュールであり、図1に示すような部材構成の被封止体を封止する場合の電気機器の製造方法について説明したが、本発明はこのような被封止体の構成をもつ電気機器の製造方法に限定されるものではない。例えば、図1に示す接合材12を使用しない被封止体を封止してなるパワーモジュールや、本出願人による特開2012-191010号に開示されるような被封止体構成を有するSiCを用いた半導体素子を搭載したパワーモジュールであっても、絶縁基板と電極周辺に存在することが想定される空孔についてそのサイズを評価し、被封止体の特性を評価し、上記実施形態と同様に、本発明を適用することができる。また、上記においては封止材がゲルの場合について説明したが、封止材がエポキシ樹脂やその他の適切な熱硬化性樹脂の場合でも、概ね同様に実施することができる。
以下に、実施例により、本発明をより詳細に説明する。以下の実施例は、本発明の例示であって、本発明を限定するものではない。
[実験例:現象モデル検証]
本発明の現象モデルの検証のため、封止材の空孔への浸入度合いを可視化できるよう、透明のポリメタクリル酸メチル(PMMA)板に空孔欠陥モデルを形成した試料を作製した。図7に概要を示す。このモデルにおける空孔は、円柱形状とし、半径rが40μm、奥行きLが160μmとした。半導体装置のゲル封止に一般的に用いられているシリコーンゲルを封止材として用いた。
上記の試料を型に載置し、少なくとも図7に示した空孔がシリコーンゲル封止材の液面よりも下になるように、シリコーンゲル封止材18を注型した。注型後のシリコーンゲル封止材18の孔への浸入距離と時間との関係を実体顕微鏡搭載カメラにて観察した。このとき、注型直前の時点を、0秒とした。観察結果を図8に示す。図8(a)は、注型直前の写真に基づいて作成した試料の側面図であり、孔内は、気泡19のみで満たされた状態である。図8(b)は、注型後28分経過後の試料の側面図であり、シリコーンゲル封止材18が開口部から77μmまで侵入した状態を示す。孔内には、気泡19が残存している。図8(c)は、注型後45分経過後の試料の側面図であり、シリコーンゲル封止材18が開口部から102μmまで侵入した状態を示す。孔内には、依然として気泡19が残存している。図8(d)は、注型後90分経過後の試料の側面図であり、シリコーンゲル封止材18が完全に試料の孔を満たして開口部から160μmまで侵入し、気泡がなくなった状態を示す。
また、経時的な観察の結果、空孔に存在した気泡は、シリコーンゲル封止材の圧力により空孔外部に押し出されるのではなく、シリコーンゲル封止材に溶解していくことがわかった。
封止材の浸透時間を評価した際の実測結果、すなわち、空孔半径と空孔奥行きの2乗との積算値に対して,空孔が全部埋まるまでに掛かった時間をプロットした関係図を、図9に示す。図9の結果から、空孔が全部埋まるまでに掛かる浸透時間Tは、空孔半径rと空孔奥行きLの2乗との積算値に基づいて導出することができることがわかった。
[実施例:IGBTモジュールサンプルの製造と、部分放電開始電圧評価]
本発明の製造方法にしたがってIGBTモジュールを製造した。半導体装置のゲル封止に一般的に用いられているシリコーンゲルを封止材として用い、絶縁基板としてAlN、電極材料として銅が接合されたDBC基板を使用した。用いた封止材はセラミック基板との接触角θは約10°程度(9.7°)であった。接触角の評価結果を図10に示す。表面張力γは、γ=20×10−3[N/m]であった。また、注型工程の雰囲気は空気とし、空気に対する用いた封止材ゲルの透過係数λは、λ=2.5×10−16[m/N・s]であった。また、封止材ゲルの硬化前密度ρは、9.7×10[kg/m]であった。
これらの材料を用いて、接合材12が存在しない以外は図1(A)に記載の通りに、DBC基板に、半導体素子としてIGBTを搭載して、配線を行った。これらの被封止体をパワーモジュールのパッケージ内に載置し、封止工程を実施した。実施例1では、注型工程を大気中で行い、脱泡することなくそのまま大気中で3時間30分放置した。実施例2では、注型工程を大気中で行い、20kPa(0.1Torr)の減圧状態にて、脱泡を行い、その後、大気圧まで戻し、大気圧で16分間30秒ほど静置した。実施例3では、図1(A)に示す真空チャンバー3内にパワーモジュールのパッケージを入れ、その後20kPa(0.1Torr)まで減圧した。そして、未硬化の封止材18の入ったビーカー21を、真空チャンバー3外から操作ロッド22を用いて操作し、20kPa(0.1Torr)の減圧状態にて、封止材18をパッケージ内に注型し、脱泡工程を行った。その後、大気圧まで戻し、大気圧で4.1分ほど静置した。
本実施例で用いた封止材ゲルの特性値と、予め走査型電子顕微鏡(SEM)を用いて測定した空孔サイズから、前述の(6)式を用いて、浸透時間Tを導出した。本実施例においては、空孔は、主として2種類存在し、3重点を構成する電極端部の全周に見られる。その概形は、半径rが約0.5μm、奥行きLが、約10μmのものと、図3に示した欠陥と比較してオーダーが1桁〜2桁大きい、半径rが25μm、奥行きLを100μmのものである。前述の式より、大きい空孔のほうが浸透する時間が掛かる為、後者側で時間を判定すると、常圧注型し、真空脱泡なしの場合(実施例1)は、浸透時間Tは3.5時間と導出された。一方、常圧注型し、真空脱泡する場合(実施例2)には、浸透時間Tは16.5分と導出され、更に真空注型し、真空脱泡する場合(実施例3)には、浸透時間Tは4.1分と導出された。したがって、これらの導出結果に従って、脱泡工程終了後、経過時間を置き、硬化工程を開始した。
一方、同じ封止材、被封止体を用いて、比較例1として、図11に示す従来の通常の施工条件である、常圧注型し、真空脱泡したサンプル、比較例2として、常圧注型し、常圧脱泡したサンプルを製造した。比較例1の真空脱泡条件は、実施例2と同様とした。これらについては、Tを計算することなく、脱泡工程終了後、直ぐに硬化工程を開始した。そして、これらの5つのサンプルについて、部分放電開始電圧を測定した。測定方法は、図1においてチップが搭載された上面の端子を一括して高電圧側に接続し、モジュールの下面にあたる銅ベースをGNDに接続し、商用周波数の交流を、スライダックを用いて昇圧し、部分放電が開始した電圧値を記録した。結果を、下記の表1に示す。電圧値は実効値である。なお、比較例2において測定された部分放電開始電圧は、複数回測定した場合に、得られた値のばらつきが大きいことが特徴のひとつであり、特定の値ではなく、範囲で示した。
真空注型や真空脱泡を行った場合の、施工時間の短縮効果を考える。まず、実施例1の常圧注型では、真空脱泡を施さないものの、大気開放後の経過時間を3.5時間確保している。空孔内圧と外圧差はほぼ等しいものの、空孔へ封止材が入ろうとする力と、内部のガスが入ろうとする力が拮抗した状態では時間を掛ければゲルは浸透し、その時間は3.5時間掛ければ、所望の高い部分放電耐圧特性を示す。それに対して実施例2の常圧注型では、その後の真空脱泡によって空孔内部の負圧条件が81kPa程度と推定されるため、実施例2において、外部から設定する、封止材にかかる外圧と空孔内部の負圧の差圧ΔPは、ΔP=101.3kPa−81kPa=20.2kPa程度となる。また、実施例3の、真空注型後に大気開放した場合には、空孔内部の負圧条件が注型時気圧である20.2kPaとなり、実施例3において、外部から設定する、封止材にかかる外圧と空孔内部の負圧の差圧ΔPは、ΔP=101.3kPa−20.2kPa=81kPaとなる。そのため、ΔP/ΔP=81kPa/20.2kPa≒4となり、少なくとも4倍の速度で浸透させることができる。すなわち、図6のモデルにおいて、施工時間が従来17分掛かっていたのが、約4分の1の4.1分程度まで短縮できることがわかった。上記実施例における部分放電開始電圧の測定結果から、封止材の浸透時間を考慮して施工条件を決定したことにより、封止効果が上がり、部分放電を抑制する効果が得られていることがわかる。
このように、封止材、被封止体の構成部材の選定と、それに対応した封止工程における施工条件、経過時間を最適に定めることによって、微小な空孔の形成を抑制でき、構成する絶縁材料のバルク性能に近い絶縁性能を確保することができることがわかった。特に、本実施例において部分放電開始電圧で評価した場合には、最大で5.5kV程度(比較例2が1.5kVの結果だったときと実施例1〜3の条件時)部分放電開始電圧の向上を確認した。
本発明に係る電子機器の製造方法は、モールドされた電気機器全般、特には、IGBTモジュールや、IPMなどの高耐圧パワーモジュールの製造において好ましく使用することができる。
1 パワーモジュール
10 空孔・欠陥
11 銅ベース
12 接合材
13 電極
14 絶縁基板
15 半導体素子
16 アルミワイヤー
17 銅配線
18 封止材
19 気泡
21 ビーカー
22 操作ロッド
3 真空チャンバー
31 減圧弁
32 真空ポンプ

Claims (6)

  1. 一以上の電極と絶縁基板とを少なくとも備えてなる部材から構成される被封止体を封止材により封止してなる、電極に電圧を印加して機能させる電気機器の製造方法であって、前記封止材の注型工程と、前記封止材の脱泡工程と、前記封止材の硬化工程とを含み、
    前記被封止体を構成する部材と、前記封止材とが
    (1)前記封止材と、前記被封止体を構成する部材との間の接触角と、
    (2)前記注型工程を実施する雰囲気ガスに対する前記封止材の透過係数と、
    (3)前記封止材の硬化前密度と
    を含んでなる特性値の一以上をパラメーターとして、選定され、
    前記脱泡工程終了後、前記硬化工程開始までの経過時間が、前記特性値の一以上をパラメーターとして決定される、電気機器の製造方法。
  2. 前記特性値が、(4)前記被封止体に存在する空孔の半径と奥行きとをさらに含んでなる、請求項1に記載の電気機器の製造方法。
  3. 前記特性値が、(5)前記被封止体に存在する空孔の半径と奥行きの2乗との積算値をさらに含んでなる、請求項1または2に記載の電気機器の製造方法。
  4. 前記注型工程において生じるボイドの内圧と、前記脱泡工程終了後、前記硬化工程開始までの経過時間において封止材にかかる外圧との間に差を設けることを特徴とする、請求項1〜3のいずれかに記載の電気機器の製造方法。
  5. 前記注型工程及び前記脱泡工程を減圧下で実施し、前記脱泡工程終了後、前記硬化工程開始までの経過時間に、注型した封止材を大気圧下、あるいは加圧下に置くことにより、前記注型工程において生じるボイドの内圧と、前記脱泡工程終了後、前記硬化工程開始までの経過時間において封止材にかかる外圧との間に差を設ける、請求項4に記載の電気機器の製造方法。
  6. 前記脱泡工程終了後、前記硬化工程開始までの経過時間が、前記被封止体に存在する空孔が前記封止材で埋まる浸透時間

    (式中、rは、空孔半径[m]、Lは空孔の奥行き[m]、λは封止材の注型工程における雰囲気ガスに対する封止材の透過係数[(m/s)/(N/m)]、ρは、封止材の硬化前密度[kg/m]、gは、重力加速度[m/s]、hは、気泡から封止材表面までの高さ[m]、γは、封止材の硬化前表面張力[N/m]、θは、硬化前の封止材の被封止体を構成する部材に対する接触角[°]を表す)
    に基づいて決定される、請求項1〜5のいずれかに記載の電気機器の製造方法。
JP2013173291A 2013-08-23 2013-08-23 電気機器の製造方法 Active JP6138629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013173291A JP6138629B2 (ja) 2013-08-23 2013-08-23 電気機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013173291A JP6138629B2 (ja) 2013-08-23 2013-08-23 電気機器の製造方法

Publications (2)

Publication Number Publication Date
JP2015041740A JP2015041740A (ja) 2015-03-02
JP6138629B2 true JP6138629B2 (ja) 2017-05-31

Family

ID=52695713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013173291A Active JP6138629B2 (ja) 2013-08-23 2013-08-23 電気機器の製造方法

Country Status (1)

Country Link
JP (1) JP6138629B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406702B2 (ja) * 1994-08-24 2003-05-12 東レ・ダウコーニング・シリコーン株式会社 電子部品を樹脂封止する方法
JP5548467B2 (ja) * 2010-01-29 2014-07-16 本田技研工業株式会社 電子装置、および、電子装置の製造方法

Also Published As

Publication number Publication date
JP2015041740A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
JP5563918B2 (ja) 回路装置の製造方法
JP2013016684A (ja) 半導体装置および半導体装置の製造方法
JP2011165871A (ja) 電子装置およびその製造方法
JP2013055150A (ja) 半導体装置及びその製造方法
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP6138629B2 (ja) 電気機器の製造方法
US20160197024A1 (en) Semiconductor device manufacturing method and semiconductor device
JP5136569B2 (ja) ゲル注入器およびそれを用いたパワーモジュールの製造方法
JP6295581B2 (ja) 電気機器の製造方法
JPH08191120A (ja) パワー半導体素子用基板とその製造方法
TW201508847A (zh) 用於電子元件的製造方法與製造設備
JP4949535B2 (ja) 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法
CN107210273B (zh) 功率模块
JP5480320B2 (ja) 電子装置およびその製造方法
JP5330323B2 (ja) 微細空間への絶縁物充填方法
JP6101507B2 (ja) 半導体装置の製造方法
US20150171054A1 (en) Semiconductor component and method for manufacturing semiconductor component
TWI534950B (zh) 將晶圓中的空腔填充的方法
JP2005281467A (ja) 高熱伝導性樹脂、および部材、ならびにそれらを用いた電気機器および半導体装置
CN109412304A (zh) 感应电机定子的封装方法及结构
JP5332810B2 (ja) 電子部品の製造装置および製造方法
JP6422296B2 (ja) 電子部品およびその製造方法
Sato et al. Void-free encapsulation technique for semiconductor devices using silicone gel
Hoo et al. Wafer-level high density integration of surface mount technology components in through-silicon trenches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170426

R150 Certificate of patent or registration of utility model

Ref document number: 6138629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250