JP6138298B2 - 撮像装置、その制御方法及びプログラム - Google Patents

Description

本発明は、撮像手段により撮像された画像データの出力遅延時間を短縮するための技術に関するものである。

放射線撮像装置はリアルタイム観察装置である。例えば、カテーテルを使用した手術において、器官を傷つけることなく自分の手先をどの方向に動かせばよいかを判断するために、カテーテルが動く様子をリアルタイムで表示する、というような状況で放射線撮像装置は使用される。

近年、放射線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的に光電変換素子を用いた等倍光学系の大面積フラットパネル式の放射線撮像装置が普及している。

放射線撮像装置に用いられる等倍光学系のフラットパネルの一つとして、シリコン半導体ウエハ上にＣＭＯＳ半導体製造プロセスにより生成された撮像素子を二次元につなぎ合わせて構成した大面積フラットパネルがある。特許文献１には、シリコン半導体ウエハサイズ以上の大面積フラットパネルの撮像領域を実現するために、シリコン半導体ウエハから撮像素子を短冊状に切り出した矩形の撮像素子をタイリングして大面積フラットパネルとする製造方法が開示されている。

タイリングされた複数の撮像素子から画素データを同時に読み出すことにより、１画像分の画素データの読み出しを高速化することが可能となり、撮影周期が短縮され、リアルタイム性能も向上していた。しかし、タイリングされた複数の撮像素子から同時に読み出された画素データは、そのままでは表示することはできず、画像処理を行うにも適さないため、ラスタイメージに変換する必要がある。ラスタイメージとは、画像を点の羅列として表現したデータであり、複雑な図形や写真等のデータを扱うのに適している。

図１１は、二次元タイリングされた複数の撮像素子の一例を示す図である。図１１の例では、大面積フラットパネルは、横方向に４枚、縦方向に２枚の計８枚の同一性能の撮像素子１２１〜１２８が二次元にタイリングされている。撮像素子１２１〜１２８の駆動制御・データ出力用外部端子は、撮像素子の一方の短辺側に配置されており、上段フレームと下段フレームは、外部端子の反対側の短辺が向かい合うようにタイリングされる。従って、大面積フラットパネルを構成する撮像素子１２１〜１２８の画像データの読み出し順序は、上段フレームの撮像素子１２１〜１２４は、左上を原点とし、横方向を主走査、縦方向を副走査とし、下段フレームの撮像素子１２５〜１２８は、右下を原点とし、横方向を主走査、縦方向を副走査として、１画素ずつ順番に読み出される。８枚の撮像素子１２１〜１２８の読み出しクロックが等しければ、画像データは撮像素子１２１〜１２８から同時に読み出される。そのため、１撮像素子ずつ順に読み出した場合に比べ８倍の速度で1フレーム分の画像データを取得することができるが、そのままではモニタへ表示することはできない。従って、撮像素子１２１〜１２８から読み出された画素データは、書き込みアドレスを適宜更新しつつフレームメモリに書き込まれる。

図１２は、フレームメモリからの画像データの読み出し順序を示す図である。図１２に示すように、左上を原点とし、横方向を主走査方向、縦方向を副走査方向として画素データはフレームメモリに格納される。その後、フレームメモリから１画素ずつ順に画素データが読み出されることにより、モニタに表示可能なラスタイメージに変換されて出力される。

図１３は、大面積フラットパネルからの画素データの読み出しタイミングとラスタイメージの出力タイミングとを示すタイミングチャートである。図１３において、１３０１及び１３１１は撮影トリガを示している。１３０２及び１３１２は大面積フラットパネルからの画素データの読み出し開始のタイミングを示している。１３０３及び１３１３は大面積フラットパネルからの画素データの読み出し終了のタイミングを示している。１３０４及び１３１４はフレームメモリからの画素データの読み出し開始のタイミングを示している。１３０５及び１３１５はフレームメモリからの画素データの読み出し終了のタイミングを示している。１３０６及び１３１６は画像データ出力開始のタイミングを示している。１３０７及び１３１７は画像データ出力終了のタイミングを示している。

先ず、図１３（ａ）を用いて出力遅延について説明する。図１３（ａ）に示すように、大面積フラットパネル１０７からの１フレーム分の画像データの読み出しが終了した時点１３０３で、フレームメモリからの画像データの読み出しを開始１３０４すると、撮影トリガによる撮影開始１３０１から画像データ出力終了１３０７まで、２フレーム弱の出力遅延時間が発生していた。

次に、図１３（ｂ）を用いて追越し現象について説明する。図１３（ｂ）に示すように、フレームメモリからの画像データの読み出し開始１３１４を早くしすぎると、未だフレームメモリに書き込みが済んでいない画素データを読み出そうとする追越し現象が発生する。

これに対し、特許文献２には、ＤＲＡＭに画像データを書き込みながら、ＤＲＡＭから画像データを分割して読み出す際、画像データの読み出し処理が書き込み処理を追越さないように制御し、画像データの適正な読み出し制御を行う技術が開示されている。

特開２００２−０２６３０２号公報 特開２００８−１１７１３５号公報

しかしながら、追越しが発生しないように、フレームメモリに対する画素データの書き込み又は読み出しを停止させる場合、一定周期でフレームメモリからの画素データの読み出しが阻害されることとなり、リアルタイム性能が低下する。

また、１フレーム分の画像データ出力終了に合わせて画像処理等を行うシステムの場合、上記のようなアクセスの停止があると、画像データ出力が阻害され、フレーム毎の画像データ出力終了は一定周期とはならない。そのため、画像処理後の画像データにはフレームのジッタによるちらつき等が発生する。さらに、フレームメモリへの画素データの書き込みアドレスは、撮像素子から読み出された画素データ毎に異なるため、アドレス監視を行うためのメモリ制御手段が複雑化することになる。

そこで、本発明の目的は、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能とすることにある。

本発明の撮像装置は、複数の画素が配置された撮像素子を含む撮像手段と、前記撮像手段から画像データを読み出す撮像制御手段と、前記撮像制御手段により読み出された画像データの記録手段への書き込みを制御する書き込み制御手段と、前記記録手段からの画像データの読み出しを制御する読み出し制御手段と、有する撮像装置であって、前記読み出し制御手段は、前記撮像制御手段によって前記複数の画素をライン単位で順次に選択して前記記録手段からの画像データの読み出しに追い越されないライン数まで前記撮像手段から読み出された前記画像データの前記書き込み制御手段による前記記録手段への書き込みがなされてから、前記記録手段からの画像データの読み出しを開始することを特徴とする。

本発明によれば、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送を可能となる。

本発明の実施形態に係る大面積フラットパネル式の放射線撮像装置のシステム構成を模式的に示す図である。 撮像部制御装置の構成を示す図である。 本発明の実施形態における出力遅延時間の短縮方法を説明するためのタイムチャートである。 ビニングなし設定時における、フラットパネルからの画像データ読み出し開始時の動作例を示すタイムチャートである。 ビニングなし設定時における、フレームメモリから読み出された画像データが画像出力部から出力される動作例を示すタイムチャートである。 ビニング処理機能を有する撮像素子で構成されるフラットパネルからの画像データの読み出し開始時の動作例を示すタイムチャートである。 ２×２ビニング設定時における、フレームメモリから読み出された画像データが画像出力部から出力される動作例を示すタイムチャートである。 本発明の実施形態に係る大面積フラットパネル式の放射線動画撮像装置のシステム構成を模式的に示す図である。 撮像素子の内部構造を示す図である。 撮像素子がタイリングされたフラットパネルからの画像データ読み出し動作例を示すタイムチャートである。 二次元タイリングされた複数の撮像素子の一例を示す図である。 フレームメモリにおける画像データの読み出し順序を示す図である。 フラットパネルからの画素データの読み出しタイミングとラスタイメージの出力タイミングとを示すタイミングチャートである。

以下、本発明を適用した好適な実施形態を、添付図面を参照しながら詳細に説明する。

先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る大面積フラットパネル式の放射線撮像装置のシステム構成を模式的に示す図である。図１において、１００は放射線撮像装置である。１０１はシステム制御・画像処理装置である。１０２は画像表示装置である。１０３は放射線発生装置である。１０４はＸ線管である。

放射線撮像装置１００は、撮像部制御装置１０６と、二次元に配置された８枚の撮像素子２１〜２８からなる大面積フラットパネル（以下、単にフラットパネルと称す）１０７と、８枚の撮像素子２１〜２８それぞれに接続された８個の増幅器３１〜３８と、増幅器３１〜３８それぞれに接続された８個のＡ／Ｄ変換器１１〜１８とから成り、ＰＣ等のシステム制御・画像処理装置１０１に接続される。システム制御・画像処理装置１０１は、モニタ等の表示装置１０２や放射線発生装置１０３に接続され、放射線発生装置１０３を制御することでＸ線管１０４により放射線を発生する。被写体１０５を通過した放射線は不図示のシンチレータにより可視光に変換され、光電変換後にＡ／Ｄ変換器１１〜１８によりＡ／Ｄ変換が行われ、Ｘ線照射に対応した画像データが放射線撮像装置１００からシステム制御・画像処理装置１０１に転送される。転送された画像データは、システム制御・画像処理装置１０１において画像処理が行われた後、画像表示装置１０２においてリアルタイムに表示される。

図２は、撮像部制御装置１０６の構成を示す図である。図２において、２０１はＣＰＵである。２０３はフラットパネル制御部である。２０４はＡ／Ｄ変換部である。２０５は書き込みアクセス制御部である。２０６は読み出しアクセス制御部である。２０７は画像出力部である。２０８はフレームメモリである。

ＣＰＵ２０１は、システム制御・画像処理装置１０１とコマンド送受信を行うとともに、放射線撮像装置１００全体を制御する。フラットパネルセンサ制御部２０３は、フラットパネル１０７の各撮像素子の駆動制御を行い、光電変換された画素データを撮像素子からアナログ画像データとして出力させる。それとともに、フラットパネルセンサ制御部２０３は、撮像素子から読み出したアナログ画像データをデジタル画像データへ変化させるためのＡＤクロックを制御してＡ／Ｄ変換部Ｂ２０４に対して出力する。

書き込みアクセス制御部２０５は、Ａ／Ｄ変換部２０４より出力されるデジタル画像データを入力し、フレームメモリ２０８内でラスタイメージの配列となるように書き込みアドレスを制御して、デジタル画像データをフレームメモリ２０８に書き込む。また、書き込みアクセス制御部２０５は、フレームメモリ２０８においてデジタル画像データの書き込みを終了した上段フレームのライン数を計測し、読み出しアクセス制御部２０６へ通知する。読み出しアクセス制御部２０６は、ＣＰＵ２０１により設定された最適な読み出し開始ライン数と書き込みアクセス制御部２０５から通知された書き込み済みライン数とを比較する。比較の結果、書き込み済みライン数が最適な読み出し開始ライン数と等しくなった時点で、読み出しアクセス制御部２０６は、フレームメモリ２０８から順次画像データ（ラスタイメージ）を読み出し、画像出力部２０７に転送する。画像出力部２０７はシステム制御・画像処理装置１０１に対してラスタイメージを出力する。なお、フラットパネルセンサ制御部２０３は、撮像制御手段の適用例となる構成である。書き込みアクセス制御部２０５は、書き込み制御手段の適用例となる構成である。読み出しアクセス制御部２０６は、読み出し制御手段の適用例となる構成である。フレームメモリ２０８は、記録手段の適用例となる構成である。

図３は、本実施形態における出力遅延時間の短縮方法を説明するためのタイムチャートである。図３において、３０１は撮影トリガを示している。３０２はフラットパネル１０７からの画素データの読み出し開始のタイミングを示している。３０３はフラットパネル１０７からの画素データの読み出し終了のタイミングを示している。３０４はフレームメモリ２０８からの画素データの読み出し開始のタイミングを示している。３０５はフレームメモリ２０８からの画素データの読み出し終了のタイミングを示している。３０６は画像データの出力開始のタイミングを示している。３０７は画像データの出力終了のタイミングを示している。

本実施形態では、図３に示すように、フラットパネル１０７からの画像データの読み出し終了の時点（３０３）で、フレームメモリ２０８から読み出された画像データが１／２フレームとなるように、フレームメモリ２０８からの画像データの読み出しを開始（３０４）する。これにより、本実施形態においては、画像データの出力遅延時間を最短とすることができる。

図４は、ビニングなし設定時における、フラットパネル１０７からの画像データ読み出し開始時の動作例を示すタイムチャートである。図４において、ＣＬＫＶは、不図示の撮像素子内の半導体基板に内蔵される垂直シフトレジスタのシフトクロックである。ＶＳＴ信号は垂直シフトレジスタのスタート信号であり、ＣＬＫＶとの組み合わせで垂直シフトレジスタの最初の垂直方向の画素が有効となる。ＣＬＫＶに同期して垂直方向に順次画素の有効／無効が切り替わり、読み出すラインが切り替わる。

ＣＬＫＨは、不図示の撮像素子内の半導体基板に内蔵される水平シフトレジスタのシフトクロックである。ＨＳＴ信号は水平シフトレジスタのスタート信号であり、ＣＬＫＨとの組み合わせで水平シフトレジスタの最初の水平方向の画素が有効となる。ＣＬＫＨに同期して水平方向に順次画素の有効／無効が切り替わり、撮像素子の１ラインの画像データが順次アナログ出力端子に出力される。

ＣＬＫＨに同期して、撮像素子２１〜２８からアナログ画像データが順次アナログ出力端子に出力されるので、Ａ／Ｄ変換器１１〜１８は、ＣＬＫＨに同期するＡ／Ｄ変換クロックＣＬＫＡＤによってアナログ画像データをデジタル画像データに変換する。

ここで、撮像素子２１〜２８からの画像データの読み出し速度に対して、フレームメモリ２０８への画像データの書き込み速度は高速である。そのため、フラットパネル１０７から１フレーム分の画像データの読み出すのに必要な時間Ｔ１は、撮像素子２１〜２８からの画像データの読み出し速度に律速する。即ち、時間Ｔ１は、撮像素子の垂直同期所要時間Ｖｔ、撮像素子の水平画素数Ｐ１、撮像素子の垂直ライン数Ｌ１、読み出しラインインターバルＩ１、ＣＬＫＨの周期ｔ１から、式１によって求められる。

図５は、ビニングなし設定時における、フレームメモリ２０８から読み出された画像データが画像出力部２０７から出力される動作例を示すタイムチャートである。

ＦＶＡＬはフレーム単位の有効データを示し、ＬＶＡＬはライン単位での出力データの有効／無効を示し、ＣＬＫＰは出力データの同期信号である。画像データはＣＬＫＰに同期して画像出力部２０７から出力される。ＬＶＡＬの有効期間Ｐ２は一定であり、ＦＶＡＬの有効期間におけるＬＶＡＬの無効期間（以下、出力ラインインターバルと称す）Ｉ２も一定である。画像出力部２０７からの画像データの出力が開始されると、１フレーム分の画像データの出力が完了するまで、同一周期でデータ出力が行われる。

ここで、画像出力部２０７からの画像データの出力速度に対し、フレームメモリ２０８からの画像データの読み出し速度は高速である。そのため、１フレーム分の画像データ出力時間Ｔ２は、フレームメモリ２０８からの画像データの読み出し時間に依存せず、１フレームの水平方向画素数Ｐ２、１フレームの垂直方向ライン数Ｌ２、出力ラインインターバルＩ２、ＣＬＫＰの周期ｔ２から、式２により求められる。

なお、出力遅延時間を最短とする最適な読み出し開始ライン数Ｎは、フレームメモリ２０８から１／２フレーム分の画像データを読み出すのに必要な時間Ｔ２／２とフラットパネル１０７から１フレーム分の画素データを読み出すのに必要な時間Ｔ１とから、式３により求められる。

次に、本発明の第２の実施形態について説明する。本実施形態に係る大面積フラットパネル式の放射線撮像装置の構成は図１に示した構成と同様であるため、以下の説明では、本実施形態に係る大面積フラットパネル式の放射線撮像装置の構成については、図１の符号を用いて示すものとする。

図６は、２×２画素や４×４画素を加算平均して出力する所謂ビニング処理機能を有する撮像素子で構成されるフラットパネル１０７からの画像データの読み出し開始時の動作例を示すタイムチャートである。

図６において、ＡＤＤ０、ＡＤＤ１は撮影モードを指定するための信号である。即ち、（ＡＤＤ０，ＡＤＤ１）＝（１，０）が２×２ビニング、（ＡＤＤ０，ＡＤＤ１）＝（０，１）が４×４ビニング、（ＡＤＤ０，ＡＤＤ１）＝（０，０）でビニングなしを指定することができる。また、ＡＤＤ０、ＡＤＤ１以外の信号は第１の実施形態で説明した信号と同様であり、（ＡＤＤ０，ＡＤＤ１）＝（０，０）のとき、第１の実施形態と同様の動作を行う。ここで、２×２ビニングとは、２×２画素を加算平均して出力するビニングモードを意味し、４×４ビニングとは、４×４画素を加算平均して出力するビニングモードを意味する。以下では、２×２ビニングを例に挙げて第２の実施形態について説明する。

２×２ビニングにおいて、水平方向のシフトは、２×２画素の加算平均となるため、ビニングなしの画素の出力に対して１／２のサイズとなる。垂直方向は、２ライン分ずつシフトすることとなり、ビニングなしに比べて、各ラインの出力に対して、１ライン分シフトするためのラインシフト時間Ｔｂが必要となる。従って、フラットパネル１０７の２×２ビニングでの１フレーム分の画素データの読み出し時間Ｔ１’は、式４により求められる。

図７は、２×２ビニング設定時における、フレームメモリ２０８から読み出された画像データが画像出力部２０７から出力される動作例を示すタイムチャートである。

図５のビニングなし設定時におけるタイムチャートに対して、水平方向の画素数、垂直方向のライン数がともに１／２となるため、ＬＶＡＬの間隔が１／２となり、ＬＶＡＬの数も１／２となる。従って、２×２ビニングでの１フレーム分の画像データ出力時間Ｔ２’は、式５により求められる。

また、出力遅延時間を最短とする最適な読み出し開始ライン数Ｎは、式６により求められる。

さらに、ビニングモード係数Ｍとすると、最適な読み出し開始ライン数Ｎは、式７で与えられる。

次に、本発明の第３の実施形態について説明する。図８は、本発明の第３の実施形態に係る大面積フラットパネル式の放射線動画撮像装置のシステム構成を模式的に示す図である。図８において、図１に示す構成と同一のものについては同じ符号を付している。

本実施形態においては、フラットパネル１１０７は、シリコン半導体ウエハから短冊状に切り出された撮像素子１０９が、不図示の平面基台上に１４列×２行のマトリクス状にタイリングされている。撮像素子１０９は、つなぎ用エリアセンサとして開発されており、撮像素子１０９において光電変換画素は等ピッチで二次元に並んでいる。平面基台で隣接する撮像素子は、撮像素子と撮像素子とを挟んで光電変換画素が撮像素子上と同ピッチになるようにタイリングされている。フラットパネル１０７の上辺部と下辺部とには、マトリックス状に並んだ撮像素子１０９の不図示の外部端子（電極パット）が一列に並んでいる。撮像素子１０９の電極パットは不図示のフライングリード式プリント配線板で外部の回路と接続される。４１〜４８はアナログマルチプレクサであり、撮像部制御装置１０６からの制御信号により撮像素子１０９の出力を選択し、それぞれ接続される増幅器３１〜３８に画像データを出力する。Ａ／Ｄ変換器１１〜１８は、撮像部制御装置１０６から出力される同期クロックに従って、それぞれに接続される増幅器３１〜３８から出力されるアナログ画像データをデジタル画像データに変換し、撮像部制御装置１０６に出力する。撮像部制御装置１０６は、Ａ／Ｄ変換器１１〜１８から出力されたブロック毎のデジタル画像データをラスタイメージに変換し、システム制御・画像処理装置１０１に転送する。

第３の実施形態では、短冊状に切り出された撮像素子１０９は、横約２０ｍｍ、縦約１４０ｍｍであり、撮像素子１０９が１４列×２行のマトリックス上にタイリングされてフラットパネル１１０７が構成されている。従って、フラットパネル１１０７は、縦約２８０ｍｍ、横約２８０ｍｍの約１１インチ角の正方形をなしている。本実施形態においては、約１１インチ角の撮像領域全体に放射線が照射される１１インチモードの撮影と、破線１０８の領域で示すように、放射線の照射角を約６．３インチ角に絞った６インチモードの撮影が可能となっている。

図９は、撮像素子１０９の内部構造を示す図である。図１０は、撮像素子１０９がタイリングされたフラットパネル１０７からの画像データ読み出し動作例を示すタイムチャートである。

図９に示すように、撮像素子１０９には、二次元に整列した光電変換素子を含む画素回路３０１と、読み出し制御回路として垂直シフトレジスタ３０２及び水平シフトレジスタ３０３とが構成されている。また、撮像素子１０９には、外部端子から水平シフトレジスタスタート信号ＨＳＴ、垂直シフトレジスタスタート信号ＶＳＴ、水平シフトクロック信号ＣＬＫＨ、垂直シフトクロック信号ＣＬＫＶが入力される。

図１０において、ＶＳＴの“Ｈ”の状態でＣＬＫＶが立ち上がると、垂直シフトレジスタ３０２は内部の回路がリセットされ、垂直シフトレジスタ３０２の出力Ｖ０に“Ｈ”が出力され、行制御信号３０４で制御される１ラインの画素出力が有効となる。ＨＳＴの“Ｈ”状態でＣＬＫＨが立ち上がると、水平シフトレジスタ３０３は内部の回路がリセットされ、水平シフトレジスタ３０３の出力Ｈ０に“Ｈ”が出力され、列出力線３０５に出力される。有効になっている１ラインの画素のうち、Ｈ０で選択される画素回路３０１の出力がアナログ出力端子に出力される。順次ＣＬＫＨパルスが入力され、水平シフトレジスタ３０３の“Ｈ”出力は、順次Ｈ０，Ｈ１，・・・、Ｈ１２６、Ｈ１２７へシフトして１ラインの読み出しを終了する。次に、垂直シフトクロック信号ＣＬＫＶが入力され、垂直シフトレジスタ３０２の“Ｈ”出力はＶ１に切り替わる。その後、前記の１ラインの読み出しを行う。これらの動きを順次繰り返し、撮像素子１０９からの各画素の画像データの読み出しが行われる。

ＣＬＫＨのクロックに同期して撮像素子１０９の各画素の画像データが順次外部アナログ出力端子に出力されるので、Ａ／Ｄ変換器３１〜３８はＣＬＫＨに同期するＣＬＫＡＤによりＡ／Ｄ変換を行う。

Ａ／Ｄ変換器１１〜１８とタイリングされた撮像素子１０９との組合せは、Ａ／Ｄ変換器１１、１４、１５、１８が撮像素子４枚、Ａ／Ｄ変換器１２、１３、１６、１７が撮像素子３枚である。この構成において、１１インチモードの照射野では、全てのＡ／Ｄ変換器１１〜１８が作動し、照射領域の読み出しを行う。６インチモードの照射野１０８でも、１１インチモードと同様に全てのＡ／Ｄ変換器１１〜１８が作動し、照射領域の読み出しを行う。

６インチモードの照射野１０８の駆動では、外側の領域をＡ／Ｄ変換するＡ／Ｄ変換器１１、１４、１５、１８に接続される撮像素子４枚のうち、有効なのは中心部に近い１枚であるため、全ての画像領域を読み込む必要はない。Ａ／Ｄ変換器１１〜１８の読み出し条件が同じであれば、Ａ／Ｄ変換器１１〜１８の読み出し速度は最も広いＡ／Ｄ変換領域のＡ／Ｄ変換時間に律速する。このため、６インチモードの照射野１０８の駆動では、中心から遠い周辺部の撮像素子５１〜５４の読み込みを行わず、全てのＡ／Ｄ変換器１１〜１８が撮像素子３枚をＡ／Ｄ変換するようにすると、Ａ／Ｄ変換領域の差による律速要因はなくなる。

次に、１１インチモードと６インチモードとの読み出し方法を、タイムチャートを用いて説明する。図１０（ａ）は、図８に示すフラットパネル１０７の全画像領域を読み出す１１インチモードの読み出し制御を示すタイムチャートである。

図１０（ａ）の信号ＳＥＬ１、ＳＥＬ２は２ビットの信号であり、タイムチャートに記載した０〜３の数字は、２ビットの信号の状態を示す。図８のアナログマルチプレクサ４１〜４８の入力端子に記載されている番号は、タイムチャートのＳＥＬ１、ＳＥＬ２の数字と１対１で対応している。例えばＳＥＬ１、ＳＥＬ２の出力が“０”のときはアナログマルチプレクサの“０”の入力が選択され、次段の増幅器に出力される。

撮像素子４枚からのアナログ画像データを切り替えるアナログマルチプレクサ４１、４４、４５、４８は、ＳＥＬ１により制御される。撮像素子３枚のアナログ信号を切り替えるアナログマルチプレクサ４２、４３、４６、４７は、ＳＥＬ２により制御される。アナログマルチプレクサ４１、４４、４５、４８の入力は、ＳＥＬ１が“３”のときに一番外側の撮像素子５１〜５４の出力が選択されるように構成されている。図１０（ａ）に示すように、１１インチモードの読み出し時には、８個のＡ／Ｄ変換領域の１ライン上の画素が“０”、“１”、“２”と順番に読み出され、ＳＥＬ１が“３”のときに両端部の撮像素子５１〜５４が読み出される。読み出された画像データは、撮像部制御装置１０６内でラスタイメージに変換され、システム制御・画像処理装置１０１に転送される。ＳＥＬ１が“３”のときに一番外側の撮像素子５１〜５４の出力が選択されるように構成されているので、６インチモードの読み出し時は一番外側の撮像素子５１〜５４の出力は不要となる。このため、図１０（ｂ）に示すように、ＳＥＬ１、ＳＥＬ２の出力パターンは同じになり、読み出し駆動が簡略化されるとともに、１ラインの画像データの読み出しも３／４の時間で完了する。

本実施形態のように、複数の撮像素子の出力を１個のＡ／Ｄ変換器によってＡ／Ｄ変換して画像データを出力する場合、フラットパネル１１０７から１フレーム分の画素データを読み出すのに必要な時間Ｔ１”は、１つのＡ／Ｄ変換器に接続される最大撮像素子数Ｓ、撮像素子の垂直同期所要時間Ｖｔ、撮像素子の水平画素数Ｐ１、撮像素子の垂直ライン数Ｌ１、読み出しラインインターバルＩ１、ＣＬＫＨの周期ｔ１から、式８により求められる。

また、出力遅延時間を最短とする最適な読み出し開始ライン数Ｎは、式９によって求められる。

次に、本発明の第４の実施形態について説明する。本実施形態は、第３の実施形態におけるフラットパネル１１０７を、ビニング処理機能を有する撮像素子で構成したものである。この場合、出力遅延時間を最短とする最適な読み出し開始ライン数Ｎは、ビニングモードによる係数Ｍと、ビニング処理における垂直シフトレジスタの空送り時間Ｔｂとを考慮に入れ、式１０により求められる。

上述した実施形態においては、フラットパネルからの画像データの読み出し終了の時点で、フレームメモリから読み出された画像データが１／２フレームとなるように、フレームメモリ２０８からの画像データの読み出しを開始する。これにより、画像データの出力遅延時間を最短とすることができる。従って、本発明によれば、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能となる。

また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１１〜１８：Ａ／Ｄ変換器、２１〜２８：撮像素子、３１〜３８：増幅器、１００：放射線撮像装置、１０１：システム制御・画像処理装置、１０２：画像表示装置、１０３：放射線発生装置、１０４：Ｘ線管、１０５：被写体

Claims (7)

1. 複数の画素が配置された撮像素子を含む撮像手段と、
   前記撮像手段から画像データを読み出す撮像制御手段と、
   前記撮像制御手段により読み出された画像データの記録手段への書き込みを制御する書き込み制御手段と、
   前記記録手段からの画像データの読み出しを制御する読み出し制御手段と、
   を有する撮像装置であって、
   前記読み出し制御手段は、前記撮像制御手段によって前記複数の画素をライン単位で順次に選択して前記記録手段からの画像データの読み出しに追い越されないライン数まで前記撮像手段から読み出された前記画像データの前記書き込み制御手段による前記記録手段への書き込みがなされてから、前記記録手段からの画像データの読み出しを開始することを特徴とする撮像装置。
2. 前記ライン数は、当該撮像装置の撮影モードに応じたライン数であることを特徴とする請求項１に記載の撮像装置。
3. 前記ライン数は、前記撮像素子の垂直同期所要時間Ｖｔ、前記撮像素子の水平画素数Ｐ１、前記撮像素子の垂直ライン数Ｌ１、前記撮像素子から画像データが読み出される際のラインインターバルＩ１、前記撮像素子から画像データが読み出される際のクロックの周期ｔ１、ビニングモードにおける前記撮像素子のラインシフト時間Ｔｂ、前記記録手段から読み出される１フレームの画像データの水平方向画素数Ｐ２、前記記録手段から読み出される１フレームの画像データの垂直方向ライン数Ｌ２、前記記録手段から画像データが読み出される際のラインインターバルＩ２、前記記録手段から画像データが読み出される際のクロックの周期ｔ２、ビニングモード係数Ｍから、
   

   

   により算出されることを特徴とする請求項２に記載の撮像装置。
4. 前記撮像手段を分割した各領域のうちの所定の領域において、当該撮像装置の撮影モードに応じて画像データを出力させる撮像素子を選択する選択手段を更に有することを特徴とする請求項１乃至３の何れか１項に記載の撮像装置。
5. 前記ライン数は、前記撮像素子の垂直同期所要時間Ｖｔ、前記撮像素子の水平画素数Ｐ１、前記撮像素子の垂直ライン数Ｌ１、前記撮像素子から画像データが読み出される際のラインインターバルＩ１、前記撮像素子から画像データが読み出される際のクロックの周期ｔ１、ビニングモードにおける前記撮像素子のラインシフト時間Ｔｂ、前記記録手段から読み出される１フレームの画像データの水平方向画素数Ｐ２、前記記録手段から読み出される１フレームの画像データの垂直方向ライン数Ｌ２、前記記録手段から画像データが読み出される際のラインインターバルＩ２、前記記録手段から画像データが読み出される際のクロックの周期ｔ２、ビニングモード係数Ｍ、前記各領域に配置される一つのＡ／Ｄ変換手段に接続される最大の撮像素子数Ｓから、
   

   

   により算出されることを特徴とする請求項４に記載の撮像装置。
6. 複数の画素が配置された撮像素子を含む撮像手段を有する撮像装置の制御方法であって、
   前記撮像手段から画像データを読み出す撮像制御ステップと、
   前記撮像制御ステップにより読み出された画像データの記録手段への書き込みを制御する書き込み制御ステップと、
   前記記録手段からの画像データの読み出しを制御する読み出し制御ステップと、を含み、
   前記読み出し制御ステップでは、前記撮像制御ステップによって前記複数の画素をライン単位で順次に選択して前記記録手段からの画像データの読み出しに追い越されないライン数まで前記撮像手段から読み出された前記画像データの前記書き込み制御ステップによる前記記録手段への書き込みがなされてから、前記記録手段からの画像データの読み出しを開始することを特徴とする撮像装置の制御方法。
7. 複数の画素が配置された撮像素子を含む撮像手段を有する撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
   前記撮像手段から画像データを読み出す撮像制御ステップと、
   前記撮像制御ステップにより読み出された画像データの記録手段への書き込みを制御する書き込み制御ステップと、
   前記記録手段からの画像データの読み出しを制御する読み出し制御ステップと、を含み、
   前記読み出し制御ステップでは、前記撮像制御ステップによって前記複数の画素をライン単位で順次に選択して前記記録手段からの画像データの読み出しに追い越されないライン数まで前記撮像手段から読み出された前記画像データの前記書き込み制御ステップによる前記記録手段への書き込みがなされてから、前記記録手段からの画像データの読み出しを開始することをコンピュータに実行させるためのプログラム。

Images