JP5718029B2

JP5718029B2 - 撮像装置

Info

Publication number: JP5718029B2
Application number: JP2010260496A
Authority: JP
Inventors: 崇志梁田; 田中　義信; 義信田中
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2010-11-22
Filing date: 2010-11-22
Publication date: 2015-05-13
Anticipated expiration: 2030-11-22
Also published as: US20120127344A1; JP2012114594A

Description

本発明は、撮像装置に関する。

撮像装置の高速化に伴い、画素から読み出された信号に基づく画像データを複数系列に分けて同時に出力するイメージャ（撮像素子）がデジタルカメラなどで使用されている。このようなイメージャとして、例えば水平方向または垂直方向に隣接する２画素分の画像データを同時出力の単位として２系列で画像データを出力するイメージャがある（例えば、特許文献１参照）。今後、更なる性能の向上に応じて、イメージャの出力形式が様々な形式を採ることが考えられる。しかしながら、イメージャの出力形式がどのような形式であっても、同一構成の撮像処理部（いわゆる撮像サブシステム）を使用して対応することが望ましい。

図８は、２系列で画像データを出力するイメージャを備えた撮像装置の構成を示している。図８に示す撮像装置は、撮像部１（イメージャ）、画像処理部２，３、ＡＥ評価値演算部４、およびＡＦ評価値演算部５を有する。撮像部１は、２次元状に配列された画素を有しており、画素に入射した光に基づく画像データ（画像信号）を２系列分生成し、２系列の画像データを並列的に２つのチャネル（ｃｈ１，ｃｈ２）に出力する。画素の配列は、赤（Ｒ）の１画素、緑（Ｇｒ，Ｇｂ）の２画素、青（Ｂ）の１画素を配列の単位とするベイヤ配列である。画像処理部２は、２つのチャネルのうち一方のチャネルに出力された画像データに対して、画像サイズを変更するリサイズ処理等の画像処理を行う。画像処理部３は、２つのチャネルのうち、もう一方のチャネルに出力された画像データに対してリサイズ処理等の画像処理を行う。

ＡＥ評価値演算部４およびＡＦ評価値演算部５は、撮像制御に必要な評価値を算出する。ＡＥ評価値演算部４は、一般的な自動露出（ＡＥ）制御に用いるＡＥ評価値を算出する。このＡＥ評価値演算部４は、ＡＥ評価値の算出に用いる画像データを選択する選択部４１を有している。ＡＦ評価値演算部５は、一般的なオートフォーカス（ＡＦ）制御に用いるＡＦ評価値を算出する。このＡＦ評価値演算部５は、ＡＦ評価値の算出に用いる輝度（Ｙ）データを生成するＹ生成部５１を有している。

なお、図８では、被写体からの光を撮像部１に結像する光学系や、画像処理部２，３で処理された画像データに基づく画像を表示する表示部、画像処理部２，３で処理された画像データを記録する記録部、ＡＥ評価値演算部４とＡＦ評価値演算部５で算出されたＡＥ評価値とＡＦ評価値を用いて撮像制御を行う制御部等の図示を省略している。

ＡＥ評価値演算部４には２つのチャネルの画像データが入力されるが、選択部４１は各チャネルの画像データを交互に切り替えて１系列の画像データとして後段の処理回路へ出力する。このため、選択部４１の後段の処理回路には、１系列の画像データを処理する処理回路を用いることができる。

ＡＦ評価値演算部５には２つのチャネルの画像データが入力されるが、Ｙ生成部５１は各チャネルの画像データを加算して輝度データを生成し、１系列の輝度データとして後段の処理回路へ出力する。このため、Ｙ生成部５１の後段の処理回路には、１系列の画像データを処理する処理回路を用いることができる。上記のように、１系列の画像データの処理に対応した処理回路を有するＡＥ評価値演算部４、ＡＦ評価値演算部５に対して選択部４１、Ｙ生成部５１を追加することによって、多様な出力形式を持つイメージャに容易に対応できるようになる。

特開２００８−５０４８号公報

一般的に、ＡＥ評価値やＡＦ評価値の演算の際には、１画面の領域を格子状に分割した各分割領域の画像データを積算することが行われている。しかし、図８に示す撮像装置では、ＡＥ評価値演算部４の選択部４１が、同時に入力される２つのチャネルの画像データのうち、一方のチャネルの画像データのみを選択し、選択するチャネルを交互に切り替えているため、一部の画像データが間引かれてしまい、評価値の生成に必要とする画像データを確保することができなくなり、評価値の精度が悪くなる。

また、図８に示す撮像装置では、ＡＦ評価値演算部５のＹ生成部５１が、同時に入力される２つのチャネルの画像データから輝度データを生成する際に、評価値の生成に必要とする数の輝度データを確保することができなくなり、評価値の精度が悪くなる。図９および図１０は、ベイヤ配列の画素を示している。例えば、水平方向に隣接する２画素分の画像データが同時に入力される場合、図９（ａ）の破線で囲まれる４画素から輝度データが生成されるが、図９（ｂ）の一点鎖線で囲まれる４画素からは輝度データが生成されない。また、垂直方向に隣接する２画素分の画像データが同時に入力される場合、図１０（ａ）の破線で囲まれる４画素から輝度データが生成されるが、図１０（ｂ）の一点鎖線で囲まれる４画素からは輝度データが生成されない。

本発明は、上述した課題に鑑みてなされたものであって、評価値の精度の低下を低減することができる撮像装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、２次元状に配列された画素を有しており、前記画素に入射した光に基づく画像信号を複数系列分または１系列分生成し、複数系列の前記画像信号を並列的に出力する、または１系列の前記画像信号を出力する撮像部と、前記撮像部から出力された前記画像信号を記憶する複数のメモリと、前記撮像部から複数系列の前記画像信号が出力された場合、前記複数のメモリから前記画像信号を順次読み出し、前記画素のライン方向の並び順と同じ順番で各画素の前記画像信号を１つの系列の画像信号として順次出力する読み出し部と、前記読み出し部から出力された前記画像信号を処理し、撮像制御に必要な評価値を算出する評価値演算部と、を有し、前記撮像部から１系列の前記画像信号が出力された場合、前記複数のメモリのうち１つのみが、前記撮像部から出力された前記画像信号を記憶し、前記読み出し部は、前記画像信号が記憶された１つのメモリのみから前記画像信号を順次読み出すことを特徴とする撮像装置である。

また、本発明の撮像装置において、前記撮像部から複数系列の前記画像信号が出力される第１のモードにおいて、前記読み出し部は、前記複数のメモリから前記画像信号を順次読み出し、前記画素のライン方向の並び順と同じ順番で１つの系列の前記画像信号を順次出力し、前記撮像部から複数系列の前記画像信号が出力される第２のモードにおいて、前記読み出し部は、前記複数のメモリから前記画像信号を順次読み出し、前記撮像部から出力された複数系列の前記画像信号と同等の複数系列の前記画像信号を順次出力することを特徴とする。

また、本発明の撮像装置において、前記撮像部から複数系列の前記画像信号が出力された場合、前記読み出し部は、前記複数のメモリに記憶されている前記画像信号が読み出しの前に上書きされないように前記画像信号を順次読み出すことを特徴とする。

また、本発明の撮像装置において、前記撮像部から複数系列の前記画像信号が出力された場合、前記読み出し部は、前記撮像部の撮像クロックよりも高速な読み出しクロックに同期して前記複数のメモリから前記画像信号を読み出すことを特徴とする。

本発明によれば、撮像部から並列的に出力された複数系列の画像信号をメモリに記憶し、このメモリから画像信号を順次読み出し、画素のライン方向の並び順と同じ順番で各画素の画像信号を１つの系列の画像信号として順次出力することによって、評価値の生成に必要な画像信号を確保することが可能となる。このため、評価値の精度の低下を低減することができる。

本発明の第１の実施形態による撮像装置の構成を示すブロック図である。本発明の第１の実施形態による撮像装置の動作を示すタイミングチャートである。本発明の第１の実施形態による撮像装置の動作を示すタイミングチャートである。本発明の第２の実施形態による撮像装置の構成を示すブロック図である。本発明の第２の実施形態による撮像装置の動作を示すブロック図である。本発明の第２の実施形態による撮像装置の動作を示すタイミングチャートである。本発明の第１および第２の実施形態において、１系列のみの画像データを出力する撮像部を搭載した場合の動作を示すタイミングチャートである。２系列で画像データを出力するイメージャを備えた撮像装置の構成を示すブロック図である。従来技術の問題を説明するための参考図である。従来技術の問題を説明するための参考図である。

以下、図面を参照し、本発明の実施形態を説明する。

（第１の実施形態）
まず、本発明の第１の実施形態を説明する。図１は、本実施形態による撮像装置の構成を示している。図１に示す撮像装置は、撮像部１、画像処理部２、ＡＥ評価値演算部４、ＡＦ評価値演算部５、ラインメモリ６，７、メモリ書き込み制御部８、メモリ読み出し制御部９、選択部１０、およびクロック生成部１１を有する。

撮像部１、画像処理部２、ＡＥ評価値演算部４、ＡＦ評価値演算部５の構成は、図８に示した各構成と同様である。ただし、ＡＦ評価値演算部５には輝度データを生成する回路が含まれる。ラインメモリ６，７は、撮像部１から出力された画像データ（画像信号）をライン単位で記憶する。ラインメモリ６は２つのチャネルのうち一方のチャネルに出力された画像データを記憶し、ラインメモリ７はもう一方のチャネルに出力された画像データを記憶する。

メモリ書き込み制御部８はラインメモリ６，７への画像データの書き込みを制御する。ラインメモリ６，７への画像データの書き込みは、撮像部１から出力される同期信号に同期して開始され、撮像部１から出力される撮像クロックに同期して各画素の画像データがラインメモリ６，７に書き込まれる。

メモリ読み出し制御部９はラインメモリ６，７からの画像データの読み出しを制御する。ラインメモリ６，７への一定量（例えば、CPUが設定した量）の画像データの書き込みが完了すると、ラインメモリ６，７からの画像データの読み出しが開始される。ラインメモリ６，７からの各画素の画像データの読み出しは、クロック生成部１１が生成する動作クロックに同期して行われる。また、メモリ読み出し制御部９は、画像データの読み出しを開始すると共に、読み出した画像データに同期した同期信号を生成する。メモリ読み出し制御部９が生成する同期信号は、撮像部１から出力される同期信号に同期している必要はない。

選択部１０は、ラインメモリ６，７から順次読み出されて出力される画像データを交互に選択し、画素のライン方向の並び順と同じ順番で各画素の画像信号を１つの系列の画像信号として順次出力する。クロック生成部１１は、撮像装置内部のシステムクロックに同期した動作クロックを生成して各部へ出力する。なお、図１では、光学系や、表示部、記録部、制御部等の図示を省略している。

次に、撮像装置の動作を説明する。まず、図２を参照し、撮像部１が、水平方向に隣接する２画素の画像データを同時に出力する場合の動作を説明する。撮像部１は、図９および図１０に示したベイヤ配列の水平方向に隣接する２画素の画像データを２つのチャネル（ｃｈ１，ｃｈ２）に出力する。まず、撮像部１からの同期信号に同期した最初の出力期間に１ライン目のＲ，Ｇｒの画素の画像データが出力される。Ｒの画素の画像データが一方のチャネル（ｃｈ１）に出力され、Ｇｒの画素の画像データがもう一方のチャネル（ｃｈ２）に出力される。

撮像部１から出力された画像データは、メモリ書き込み制御部８による制御に従って、撮像部１からの撮像クロックに同期してラインメモリ６，７に順次書き込まれる。２画素分の画像データがラインメモリ６，７に書き込まれると、画像データの読み出しが開始される。メモリ読み出し制御部９による制御に従って、クロック生成部１１からの動作クロックに同期して、画像データがラインメモリ６，７から順次読み出される。

ラインメモリ６，７から交互に画像データが読み出されるよう、ラインメモリ６からの画像データの読み出しとラインメモリ７からの画像データの読み出しは、タイミングをずらして行われる。また、ラインメモリ６，７に記憶されている各画素の画像データが読み出しの前に新たな画像データで上書きされないように各画素の画像データが順次読み出される。このため、メモリ書き込み制御部８は、図示していないCPUから指示される書き込みアドレスに基づいて画像データの書き込みを制御すると共に、CPUから指示される読み出しアドレスから画像データを読み出すための読み出し開始信号をメモリ読み出し制御部９に出力する。メモリ読み出し制御部９は、読み出し開始信号に基づいて画像データの読み出しを制御する。各ラインメモリに対する読み出しアドレスは、書き込みアドレスを上回らない（追い越さない）ように制御される。

本実施形態では、ラインメモリ６，７からの画像データの読み出しは、撮像クロックよりも高速な動作クロックに同期して行われるが、ラインメモリ６，７に記憶されている各画素の画像データが読み出しの前に新たな画像データで上書きされないように画像データの読み出しと書き込みが制御されるのであれば、撮像クロックよりも低速なクロックに同期して画像データの読み出しを行ってもよい。また、メモリ読み出し制御部９は、撮像部１からの同期信号に基づく出力期間において、各ラインの画像データの読み出しの開始時に同期信号を生成して出力する。

選択部１０は、メモリ読み出し制御部９からの同期信号に同期した出力期間にラインメモリ６，７から出力される各画素の画像データを順次選択し、各画素の画像データを、選択した順に１系列で出力する。図２に示す例では、Ｒの画素の画像データ、Ｇｒの画素の画像データ、Ｒの画素の画像データ、Ｇｒの画素の画像データ・・・という順番で画像データが出力される。この順番は、ベイヤ配列における１行目の画素のライン方向の並び順と同じである。

続いて、撮像部１からの同期信号に同期した２番目の出力期間に２ライン目のＧｂ，Ｂの画素の画像データが出力される。Ｇｂの画素の画像データが一方のチャネル（ｃｈ１）に出力され、Ｂの画素の画像データがもう一方のチャネル（ｃｈ２）に出力される。これ以降の動作は、撮像部１から１ライン目の画像データが出力されたときの動作と同様である。選択部１０からは、Ｇｂの画素の画像データ、Ｂの画素の画像データ、Ｇｂの画素の画像データ、Ｂの画素の画像データ・・・という順番で画像データが出力される。この順番は、ベイヤ配列における２行目の画素のライン方向の並び順と同じである。上記の動作により、ＡＥ評価値演算部４およびＡＦ評価値演算部５には、ベイヤ配列の画素のライン方向の並び順と同じ順番で各画素の画像データが入力される。

次に、図３を参照し、撮像部１が、垂直方向に隣接する２画素の画像データを同時に出力する場合の動作を説明する。撮像部１は、図９および図１０に示したベイヤ配列の垂直方向に隣接する２画素の画像データを２つのチャネル（ｃｈ１，ｃｈ２）に出力する。まず、撮像部１からの同期信号に同期した出力期間に１ライン目および２ライン目のＲ，Ｇｂの画素の画像データが出力される。Ｒの画素の画像データが一方のチャネル（ｃｈ１）に出力され、Ｇｂの画素の画像データがもう一方のチャネル（ｃｈ２）に出力される。

続いて、撮像部１から１ライン目および２ライン目のＧｒ，Ｂの画素の画像データが出力される。Ｇｒの画素の画像データが一方のチャネル（ｃｈ１）に出力され、Ｂの画素の画像データがもう一方のチャネル（ｃｈ２）に出力される。これ以降、一方のチャネル（ｃｈ１）にはＲ，Ｇｒの画素の画像データが交互に出力され、もう一方のチャネル（ｃｈ２）にはＧｂ，Ｂの画素の画像データが交互に出力される。

撮像部１から出力された画像データは、メモリ書き込み制御部８による制御に従って、撮像部１からの撮像クロックに同期してラインメモリ６，７に順次書き込まれる。２画素分の画像データがラインメモリ６，７に書き込まれると、画像データの読み出しが開始され、メモリ読み出し制御部９による制御に従って、クロック生成部１１からの動作クロックに同期してラインメモリ６から画像データが順次読み出される。また、メモリ読み出し制御部９は、撮像部１からの同期信号に基づく出力期間において、ラインメモリ６からの画像データの読み出しの開始時に同期信号を生成して出力する。

選択部１０は、メモリ読み出し制御部９からの同期信号に同期した出力期間にラインメモリ６から出力される各画素の画像データを順次選択し、各画素の画像データを、選択した順に１系列で出力する。図３に示す例では、Ｒの画素の画像データ、Ｇｒの画素の画像データ、Ｒの画素の画像データ、Ｇｒの画素の画像データ・・・という順番で画像データが出力される。この順番は、ベイヤ配列における１行目の画素のライン方向の並び順と同じである。

ラインメモリ６からの画像データの読み出しが終了すると、ラインメモリ７からの画像データの読み出しが開始される。メモリ読み出し制御部９は、ラインメモリ７からの画像データの読み出しの開始時に同期信号を生成して出力する。選択部１０は、メモリ読み出し制御部９からの同期信号に同期した出力期間にラインメモリ７から出力される各画素の画像データを順次選択し、各画素の画像データを、選択した順に１系列で出力する。図３に示す例では、Ｇｂの画素の画像データ、Ｂの画素の画像データ、Ｇｂの画素の画像データ、Ｂの画素の画像データ・・・という順番で画像データが出力される。この順番は、ベイヤ配列における２行目の画素のライン方向の並び順と同じである。

続いて、撮像部１からの同期信号に同期した２番目の出力期間において撮像部１から、３ライン目のＲ，Ｇｒの画素の画像データが一方のチャネル（ｃｈ１）に交互に出力され、４ライン目のＧｂ，Ｂの画素の画像データがもう一方のチャネル（ｃｈ２）に交互に出力される。これ以降の動作は、撮像部１から１ライン目および２ライン目の画像データが出力されたときの動作と同様である。上記の動作により、ＡＥ評価値演算部４およびＡＦ評価値演算部５には、ベイヤ配列の画素のライン方向の並び順と同じ順番で各画素の画像データが入力される。

上述したように、本実施形態によれば、撮像部１から並列的に出力された２系列の画像データを記憶したラインメモリ６，７から画像データを順次読み出して出力する際に、画素のライン方向の並び順と同じ順番で各画素の画像データを１つの系列の画像データとして順次出力することによって、ＡＥ評価値やＡＦ評価値の生成に必要な画像データを確保することが可能となる。このため、評価値の精度の低下を低減することができる。本実施形態では、撮像部１から２系列の画像データが出力される例を示したが、撮像部１から出力される画像データの系列数が増えた場合も同様な方法で対応することが可能である。

（第２の実施形態）
次に、本発明の第２の実施形態を説明する。図４は、本実施形態による撮像装置の構成を示している。図４では、図１に示した構成と比較して、選択部４２、Ｙ生成部５２、および切替部１２が追加されている。選択部４２は、ＡＥ評価値の算出に用いる画像データを選択する。Ｙ生成部５２は、ＡＦ評価値の算出に用いる輝度（Ｙ）データを生成する。切替部１２は、撮像装置の動作モードに合わせて選択部１０、選択部４２、Ｙ生成部５２の機能を切り替える切替信号を出力する。

本実施形態による撮像装置は、撮像部１から出力された２系列の画像データを１系列の画像データに並び替える第１のモードと、撮像部１から出力された２系列の画像データをそのまま後段の処理回路へ出力する第２のモードとを選択して動作することが可能である。オートフォーカス制御を行うＡＦ動作時には、処理に用いる有効画像データの入力レートが低く、２系列の画像データを１系列の画像データに並び替える処理を行うことが可能であるため、撮像装置は第１のモードで動作する。また、スチル画像（静止画像）を撮影するスチル撮影時には、処理に用いる有効画像データの入力レートが高く、２系列の画像データを１系列の画像データに並び替える処理を行うことができないため、撮像装置は第２のモードで動作する。

ＡＦ動作時には、図５に示すように、選択部１０は、第１のモードを示す切替信号に基づいて、ラインメモリ６，７に記憶されている２系列の画像データを１系列に並び替えて出力する。選択部４２は、第１のモードを示す切替信号に基づいて、選択部１０から入力される画像データをそのまま後段の処理回路へ出力する。Ｙ生成部５２は、第１のモードを示す切替信号に基づいて、選択部１０から入力される画像データを用いて輝度データを生成し、後段の処理回路へ出力する。Ｙ生成部５２が生成する輝度データには、図９または図１０の破線で囲まれる４画素から生成された輝度データと、一点鎖線で囲まれる４画素から生成された輝度データとの両方が含まれる。このように、ＡＦ動作時には、評価値の生成に必要なデータが確保される。

スチル撮影時には、選択部１０は、第２のモードを示す切替信号に基づいて、ラインメモリ６，７に記憶されている２系列の画像データをそのまま２系列の画像データとして出力する。選択部４２は、第２のモードを示す切替信号に基づいて、選択部１０から入力される画像データを間引いて後段の処理回路へ出力する。Ｙ生成部５２は、第２のモードを示す切替信号に基づいて、選択部１０から入力される画像データを用いて輝度データを生成し、後段の処理回路へ出力する。Ｙ生成部５２が生成する輝度データには、図９または図１０の破線で囲まれる４画素から生成された輝度データと、一点鎖線で囲まれる４画素から生成された輝度データとのうちの一方が含まれる。このように、スチル撮影時には、評価値の生成に必要なデータの一部が間引かれる。

上述したように、本実施形態によれば、複数の動作モードに応じて画像データを処理することができる。本実施形態では、撮像部１から２系列の画像データが出力される例を示したが、撮像部１から出力される画像データの系列数が増えた場合も同様な方法で対応することが可能である。例えば、ＡＦ動作時には撮像部１から２系列の画像データが出力され、スチル撮影時には撮像部１から４系列の画像データが出力される場合にも対応することが可能である。

（１系列のみの画像データを出力する撮像部を用いた場合）
第１および第２の実施形態で示した撮像装置において、１系列のみの画像データを出力する撮像部を搭載することも可能である。図７は、２系列の画像データを出力する撮像部１に代えて、１系列のみの画像データを出力する撮像部を搭載した場合の動作を示している。撮像部から出力された１系列の画像データはラインメモリ６のみに書き込まれる。選択部１０は、ラインメモリ６から出力される画像データを選択してそのまま出力する。このように、出力形式が異なる撮像部にも対応することが可能である。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１・・・撮像部、２，３・・・画像処理部、４・・・ＡＥ評価値演算部（評価値演算部）、５・・・ＡＦ評価値演算部（評価値演算部）、６，７・・・ラインメモリ（メモリ）、８・・・メモリ書き込み制御部、９・・・メモリ読み出し制御部（読み出し部）、１０・・・選択部（読み出し部）、１１・・・クロック生成部、１２・・・切替部、４１，４２・・・選択部、５１，５２・・・Ｙ生成部

Claims

２次元状に配列された画素を有しており、前記画素に入射した光に基づく画像信号を複数系列分または１系列分生成し、複数系列の前記画像信号を並列的に出力する、または１系列の前記画像信号を出力する撮像部と、
前記撮像部から出力された前記画像信号を記憶する複数のメモリと、
前記撮像部から複数系列の前記画像信号が出力された場合、前記複数のメモリから前記画像信号を順次読み出し、前記画素のライン方向の並び順と同じ順番で各画素の前記画像信号を１つの系列の画像信号として順次出力する読み出し部と、
前記読み出し部から出力された前記画像信号を処理し、撮像制御に必要な評価値を算出する評価値演算部と、
を有し、
前記撮像部から１系列の前記画像信号が出力された場合、前記複数のメモリのうち１つのみが、前記撮像部から出力された前記画像信号を記憶し、前記読み出し部は、前記画像信号が記憶された１つのメモリのみから前記画像信号を順次読み出す
ことを特徴とする撮像装置。
前記撮像部から複数系列の前記画像信号が出力される第１のモードにおいて、前記読み出し部は、前記複数のメモリから前記画像信号を順次読み出し、前記画素のライン方向の並び順と同じ順番で１つの系列の前記画像信号を順次出力し、
前記撮像部から複数系列の前記画像信号が出力される第２のモードにおいて、前記読み出し部は、前記複数のメモリから前記画像信号を順次読み出し、前記撮像部から出力された複数系列の前記画像信号と同等の複数系列の前記画像信号を順次出力する
ことを特徴とする請求項１に記載の撮像装置。
前記撮像部から複数系列の前記画像信号が出力された場合、前記読み出し部は、前記複数のメモリに記憶されている前記画像信号が読み出しの前に上書きされないように前記画像信号を順次読み出すことを特徴とする請求項１に記載の撮像装置。
前記撮像部から複数系列の前記画像信号が出力された場合、前記読み出し部は、前記撮像部の撮像クロックよりも高速な読み出しクロックに同期して前記複数のメモリから前記画像信号を読み出すことを特徴とする請求項３に記載の撮像装置。