以下に、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。本発明の実施形態に係る半導体装置は、時計等の電子機器において用いられる低消費電流(例えば、消費電流100nA以下)の半導体装置(IC)である。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置のレイアウトを模式的に示す平面図である。また、図2は、図1のII−IIにおける半導体装置の断面を示す断面図である。図1においては、半導体装置における回路素子間の接続状態を示すために、層間絶縁膜が省略されている。また、半導体基板内に形成されたNウエル及びPウエルが破線で示されており、一部の不純物拡散領域は省略されている。
図1及び図2に示すように、この半導体装置は、シリコン等によって形成されたN型の半導体基板10と、半導体基板10内に形成されたNウエル11及びPウエル12と、半導体基板10に形成された少なくとも1つのトランジスターを含む回路ブロック20とを含んでいる。半導体基板10に複数のトランジスターが形成される場合には、回路ブロック20が、それら全てのトランジスターを含んでも良い。半導体基板10がN型の半導体基板である場合には、マイナス電源を用いる際に、基板電位を接地電位とすることができる。
Nウエル11は、回路ブロック20のPチャネルトランジスターが形成される領域に配置されるのみならず、回路ブロック20を周回するように配置されている。ここで、回路ブロック20の全周にNウエル11を配置しても良いし、回路ブロック20の周囲の一部においてNウエル11が配置されない部分があっても良い。本願において、「周回する」という用語は、回路ブロックの外周の80%以上を覆うことを意味する。また、Pウエル12は、回路ブロック20のNチャネルトランジスターが形成される領域に配置される。
半導体基板10上には、第1の層間絶縁膜を介して第1の配線層が形成され、さらに、第2の層間絶縁膜を介して第2の配線層が形成されている。例えば、層間絶縁膜は、二酸化シリコンによって形成され、配線層は、アルミニウムによって形成される。この半導体装置は、第2の配線層に配置された電源端子30及び電源端子40を含んでいる。電源端子30には、高電位側の電源電位VDDが供給され、電源端子40には、低電位側の電源電位VSSが供給される。ここで、電源電位VDDと電源電位VSSとの内の一方は、接地電位(0V)としても良い。
第1の配線層には、回路ブロック20を周回するように電源配線31が配置されている。電源配線31は、第2の層間絶縁膜に形成されたスルーホールを通して電源端子30に電気的に接続されている。一方、Nウエル11内には、N型不純物拡散領域13が形成されている。N型不純物拡散領域13は、電源配線31に沿って回路ブロック20を周回するように形成されることが望ましい。
ここで、例えば、N型の半導体基板10の不純物濃度は、3×1014〜1×1015cm−3であり、第1のN型不純物拡散領域であるNウエル11の不純物濃度は、1×1015〜5×1017cm−3であり、N型不純物拡散領域13の不純物濃度は、1×1017〜5×1020cm−3である。あるいは、不純物濃度の絶対値がこれらの条件を満たさなくても、不純物濃度の相対値がこれらの比を満たせば良い。
いずれにしても、Nウエル11の不純物濃度は、半導体基板10の不純物濃度よりも大きく、N型不純物拡散領域13の不純物濃度は、Nウエル11の不純物濃度よりも大きくなっている。従って、Nウエル11の比抵抗は、半導体基板10の比抵抗よりも小さく、N型不純物拡散領域13の比抵抗は、Nウエル11の比抵抗よりも小さくなっている。図1等に示す他のN型不純物拡散領域についても、N型不純物拡散領域13と同様である。
電源配線31は、第1の層間絶縁膜に形成された複数のスルーホールを通してN型不純物拡散領域13に電気的に接続されており、従って、N型不純物拡散領域13を介してNウエル11に電気的に接続されている。これにより、Nウエル11は、電源配線31を介して電源端子30に電気的に接続されることになる。
ここで、電源配線31は、半導体装置を平面透視したときに、Nウエル11に重なる位置に配置されることが望ましい。その場合には、第1の層間絶縁膜に一定の間隔で形成された複数のスルーホールを通して、電源配線31とNウエル11とのコンタクトを一定の間隔でとることができる。
また、第1の配線層には、電源配線31と並行して回路ブロック20を周回するように保護配線32が配置されている。一方、Nウエル11内には、N型不純物拡散領域14が形成されている。N型不純物拡散領域14は、保護配線32に沿って回路ブロック20を周回するように配置されることが望ましい。
保護配線32は、第1の層間絶縁膜に形成された複数のスルーホールを通してN型不純物拡散領域14に電気的に接続されており、従って、N型不純物拡散領域14を介してNウエル11に電気的に接続されている。Nウエル11内において、N型不純物拡散領域13とN型不純物拡散領域14とは、所定の距離を保ちながら並行して配置されている。Nウエル11は所定の比抵抗を有しているので、N型不純物拡散領域13とN型不純物拡散領域14との間、即ち、電源端子30と保護配線32との間には、Nウエル11の抵抗成分R1(図2参照)が挿入されることになる。
電源端子40は、第1及び第2の配線層に形成された配線を介して、Pウエル12内に形成されたP型不純物拡散領域16に電気的に接続されており、従って、P型不純物拡散領域16を介してPウエル12に電気的に接続されている。これにより、Pウエル12は、電源端子40に電気的に接続されることになる。
さらに、第1の配線層には、保護配線32と並行して回路ブロック20を周回するように電源配線41が配置されている。電源配線41は、第2の配線層に形成された配線によって電源端子40に電気的に接続されている。一方、Nウエル11内には、N型不純物拡散領域14に隣接してP型不純物拡散領域15が形成されている。P型不純物拡散領域15は、電源配線41に沿って回路ブロック20を周回するように配置されることが望ましい。電源配線41は、第1の層間絶縁膜に形成された複数のスルーホールを通してP型不純物拡散領域15に電気的に接続されている。
ここで、互いに隣接して形成されたN型不純物拡散領域14とP型不純物拡散領域15とは、静電気から半導体装置を保護するための保護ダイオードを構成する。即ち、保護配線32に電気的に接続されたN型不純物拡散領域14が保護ダイオードのカソードに該当し、電源端子40に電気的に接続されたP型不純物拡散領域15が保護ダイオードのアノードに該当する。従って、静電気の放電によって電源端子40に正の電荷が印加されると、正の電荷は、保護ダイオード及びNウエル11の抵抗成分R1を介して電源端子30に放出されるので、回路ブロック20のトランジスターを含む内部回路の破壊を防止することができる。
図1においては、回路ブロック20のトランジスターの例として、PチャネルMOSトランジスターQP1と、NチャネルMOSトランジスターQN1及びQN2とが示されている。
トランジスターQP1のソース(S)及びドレイン(D)は、Nウエル11内に形成されたP型不純物拡散領域21及び22によってそれぞれ構成される。また、Nウエル11内には、第2のN型不純物拡散領域であるN型不純物拡散領域17が形成されており、N型不純物拡散領域17は、第1の配線層に形成された配線を介してP型不純物拡散領域21に電気的に接続されている。従って、電源電位VDDは、電源端子30からNウエル11を介してトランジスターQP1のソース(S)に供給される。
Nウエル11はN型不純物拡散領域13等の比抵抗よりも高い比抵抗を有しており、N型不純物拡散領域13とN型不純物拡散領域17との間、即ち、電源端子30とトランジスターQP1のソース(S)との間には、Nウエル11の抵抗成分R2(図2参照)が挿入されることになる。この抵抗成分R2は、N型不純物拡散領域13等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターQP1及びQN1を有効に保護することができる。
あるいは、N型不純物拡散領域17をN型不純物拡散領域14に接続又は一体化しても良い。その場合には、電源端子30とトランジスターQP1のソース(S)との間に、Nウエル11の抵抗成分R1(図2参照)が挿入されることになる。この抵抗成分R1は、N型不純物拡散領域13等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターQP1及びQN1を有効に保護することができる。
トランジスターQN1のドレイン(D)及びソース(S)は、Pウエル12内に形成されたN型不純物拡散領域23及び24によってそれぞれ構成される。N型不純物拡散領域23は、第1の配線層に形成された配線を介してP型不純物拡散領域22に電気的に接続されている。また、N型不純物拡散領域24は、第1及び第2の配線層に形成された配線を介して電源端子40に電気的に接続されている。
トランジスターQP1及びQN1のゲート(G)は、第1及び第2の配線層に形成された配線を介して入力端子50に電気的に接続されている。また、トランジスターQP1及びQN1のドレイン(D)から出力される信号は、次段の回路に供給される。次段の回路から出力される信号は、トランジスターQN2のゲート(G)に供給される。トランジスターQN2のソース(S)は、第1の配線層に形成された配線を介して出力段のトランジスター(図示せず)のゲートに電気的に接続されている。また、出力段のトランジスターのソースは、第1及び第2の配線層に形成された配線を介して出力端子60に電気的に接続されている。
トランジスターQN2のドレイン(D)及びソース(S)は、Pウエル12内に形成されたN型不純物拡散領域25及び26によってそれぞれ構成される。また、Nウエル11内には、N型不純物拡散領域18が形成されており、N型不純物拡散領域18は、第1の配線層に形成された配線を介してN型不純物拡散領域25に電気的に接続されている。従って、電源電位VDDは、電源端子30からNウエル11を介してトランジスターQN2のドレイン(D)に供給される。
ここで、N型不純物拡散領域13とN型不純物拡散領域18との間、即ち、電源端子30とトランジスターQN2のドレイン(D)との間には、Nウエル11の抵抗成分R3(図示せず)が挿入されることになる。この抵抗成分R3は、N型不純物拡散領域13等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターQN2を有効に保護することができる。
あるいは、N型不純物拡散領域18をN型不純物拡散領域14に接続又は一体化しても良い。その場合には、電源端子30とトランジスターQN2のドレイン(D)との間に、Nウエル11の抵抗成分R1(図2参照)が挿入されることになる。この抵抗成分R1は、N型不純物拡散領域13等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターQN2を有効に保護することができる。
また、回路ブロック20を周回するようにNウエル11及びN型不純物拡散領域13を配置することにより、回路ブロック20に含まれている複数のトランジスターQP1、QN2、・・・に電源電位VDDを供給するNウエル11の抵抗成分R2、R3、・・・のインピーダンスを均一化して、半導体装置内の複数の内部回路に供給される電源電圧を均一化することができる。さらに、回路ブロック20を周回するように電源配線31を配置し、複数の位置において電源配線31をNウエル11に電気的に接続することにより、複数の位置におけるNウエル11の電位を均一化することができる。
図3は、本発明の第1の実施形態に係る半導体装置に含まれている回路の一例を示す回路図である。この回路は、図1及び図2に示されている回路素子を含んでいる。図3に示すように、この回路は、回路ブロック20と、電源電位VDDが供給される電源端子30と、電源端子30に接続された電源配線31と、保護配線32と、電源電位VSSが供給される電源端子40と、電源端子40に接続された電源配線41と、保護ダイオードD1〜D5とを含んでいる。
保護配線32は、Nウエルの抵抗成分R1を介して電源端子30に接続されている。図2に示すN型不純物拡散領域14及びP型不純物拡散領域15によって構成される保護ダイオードD1は、保護配線32に接続されたカソードと、電源端子40に接続されたアノードとを有している。従って、静電気の放電によって電源端子40に正の電荷が印加されると、正の電荷は、保護ダイオードD1及びNウエルの抵抗成分R1を介して電源端子30に放出されるので、回路ブロック20のトランジスターを保護することができる。
保護ダイオードD2は、保護配線32に接続されたカソードと、入力端子50に接続されたアノードとを有している。従って、静電気の放電によって入力端子50に正の電荷が印加されると、正の電荷は、保護ダイオードD2及びNウエルの抵抗成分R1を介して電源端子30に放出される。これにより、入力端子50に接続されたトランジスターQP1及びQN1を保護することができる。
また、保護ダイオードD3は、入力端子50に接続されたカソードと、電源端子40に接続されたアノードとを有している。一般に、静電気の放電によって印加されるのは正の電荷であるが、入力端子50に負の電荷が印加された場合には、負の電荷は、保護ダイオードD3を介して電源端子40に放出される。これにより、入力端子50に接続されたトランジスターQP1及びQN1を保護することができる。出力端子60に接続された保護ダイオードD4及びD5の動作も、上記と同様である。
回路ブロック20は、PチャネルMOSトランジスターQP1と、NチャネルMOSトランジスターQN1〜QN5とを含んでいる。トランジスターQP1及びQN1は、インバーターを構成しており、入力端子50からゲートに供給される信号を反転して出力する。ここで、電源端子30とトランジスターQP1のソースとの間には、Nウエルの抵抗成分R2が接続されている。この抵抗成分R2は、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターQP1及びQN1を保護するための保護抵抗として機能する。
トランジスターQN2及びQN3は、比較的小さな電流が流れる初段のソースフォロワーを構成している。トランジスターQN3は、参照電位V1が印加されるゲートを有しており、定電流回路として動作する。トランジスターQN2は、ゲートに供給される信号を低インピーダンスで出力する。ここで、電源端子30とトランジスターQN2のドレインとの間には、Nウエルの抵抗成分R3が接続されている。この抵抗成分R3は、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターQN2及びQN3を保護するための保護抵抗として機能する。
トランジスターQN4及びQN5は、比較的大きな電流が流れる出力段のソースフォロワーを構成している。トランジスターQN5は、参照電位V2が印加されるゲートを有しており、定電流回路として動作する。トランジスターQN4は、初段のソースフォロワーからゲートに供給される信号を低インピーダンスで出力する。ここで、トランジスターQN4のドレインは、Nウエルを介さずに、電源端子30に直接接続されている。
このように、比較的大きな電流が流れる出力段トランジスターについては、Nウエルを介さずに電源電位VDDを供給しても良い。これにより、出力段トランジスターに供給される電源電位VDDの降下を防止することができる。例えば、時計用の半導体装置においては、時計の針を回転させるモーターに電流を供給するモータートライバー回路の出力段トランジスターに、Nウエルを介さずに電源電位VDDを供給することが望ましい。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第2の実施形態においては、Nウエルが、回路ブロックの全てのPチャネルトランジスターが形成される領域に配置されるのではなく、複数の個別領域に分離して配置されている。また、1つの個別領域に、回路ブロックに含まれている複数のPチャネルトランジスターが形成されている。さらに、それらの個別領域とは別個に、回路ブロックを周回するNウエル領域を配置しても良い。その他の点に関しては、第1の実施形態と同様である。
図4は、本発明の第2の実施形態に係る半導体装置のレイアウトの一部を模式的に示す平面図である。また、図5は、図4のV−Vにおける半導体装置の断面を示す断面図である。図4においては、半導体装置における回路素子間の接続状態を示すために、層間絶縁膜が省略されている。また、半導体基板内に形成されたNウエル及びPウエルが破線で示されている。
図4及び図5に示すように、半導体基板10内には、Nウエル11及びPウエル12が形成されている。Nウエル11とPウエル12とは、互いに分離して配置されても良いし、互いに接触するように配置されても良い。半導体基板10上に第1の層間絶縁膜を介して形成された第1の配線層には、電源電位VDDが供給される電源端子に電気的に接続された電源配線31が配置されている。電源配線31は、第1の層間絶縁膜に形成された複数のスルーホールを通して、Nウエル11内に形成されたN型不純物拡散領域71に電気的に接続されており、従って、N型不純物拡散領域71を介してNウエル11に電気的に接続されている。
また、第1の配線層には、電源電位VSSが供給される電源端子に電気的に接続された電源配線41が配置されている。電源配線41は、第1の層間絶縁膜に形成されたスルーホールを通して、Pウエル12内に形成されたP型不純物拡散領域72に電気的に接続されており、従って、P型不純物拡散領域72を介してPウエル12に電気的に接続されている。
図4においては、PチャネルMOSトランジスターQP2及びQP3と、NチャネルMOSトランジスターQN6及びQN7とが示されている。トランジスターQP2のソース(S)及びドレイン(D)は、Nウエル11内に形成されたP型不純物拡散領域81及び82によってそれぞれ構成される。トランジスターQP3のソース(S)及びドレイン(D)は、Nウエル11内に形成されたP型不純物拡散領域83及び84によってそれぞれ構成される。
Nウエル11内には、N型不純物拡散領域73及び74が形成されている。N型不純物拡散領域73は、第1の配線層に形成された配線を介してP型不純物拡散領域81に電気的に接続されている。従って、電源電位VDDは、電源配線31からNウエル11を介してトランジスターQP2のソース(S)に供給される。
Nウエル11はN型不純物拡散領域71等の比抵抗よりも高い比抵抗を有しており、N型不純物拡散領域71とN型不純物拡散領域73との間、即ち、電源配線31とトランジスターQP2のソース(S)との間には、Nウエル11の抵抗成分R4(図5参照)が挿入されることになる。この抵抗成分R4は、N型不純物拡散領域71等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源配線31又は41に正又は負の電荷が印加されたときに、トランジスターQP2及びQN6を有効に保護することができる。
また、N型不純物拡散領域74は、第1の配線層に形成された配線を介してP型不純物拡散領域83に電気的に接続されている。従って、電源電位VDDは、電源配線31からNウエル11を介してトランジスターQP3のソース(S)に供給される。これにより、N型不純物拡散領域71とN型不純物拡散領域74との間、即ち、電源配線31とトランジスターQP3のソース(S)との間にも、Nウエル11の抵抗成分が挿入されることになる。この抵抗成分は、N型不純物拡散領域71等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源配線31又は41に正又は負の電荷が印加されたときに、トランジスターQP3及びQN7を有効に保護することができる。
一方、トランジスターQN6のドレイン(D)及びソース(S)は、Pウエル12内に形成されたN型不純物拡散領域85及び86によってそれぞれ構成される。N型不純物拡散領域85は、第1の配線層に形成された配線を介してP型不純物拡散領域82に電気的に接続されている。また、N型不純物拡散領域86は、第1の配線層に形成された配線を介して電源配線41に電気的に接続されている。ここで、トランジスターQN6は、トランジスターQP2と共に、インバーターを構成している。
また、トランジスターQN7のドレイン(D)及びソース(S)は、Pウエル12内に形成されたN型不純物拡散領域87及び88によってそれぞれ構成される。N型不純物拡散領域87は、第1の配線層に形成された配線を介してP型不純物拡散領域84に電気的に接続されている。また、N型不純物拡散領域88は、第1の配線層に形成された配線を介して電源配線41に電気的に接続されている。ここで、トランジスターQN7は、トランジスターQP3と共に、インバーターを構成している。
本実施形態によれば、各々のNウエル領域において複数のPチャネルトランジスターのソースに電源電位VDDをそれぞれ供給するNウエルの抵抗成分のインピーダンスを、略等しい所定の値に設定することが可能となる。また、複数のPチャネルトランジスターが1つのNウエル領域内に形成されるので、それらのPチャネルトランジスター間の間隔を小さくすることができる。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。第3の実施形態においては、Nウエルが、複数の個別領域に分離して配置されており、1つの個別領域に、回路ブロックに含まれている1つのPチャネルトランジスターが形成されている。さらに、それらの個別領域とは別個に、回路ブロックを周回するNウエル領域を配置しても良い。その他の点に関しては、第2の実施形態と同様である。
図6は、本発明の第3の実施形態に係る半導体装置のレイアウトの一部を模式的に示す平面図である。図6に示すように、半導体基板10内には、Nウエル11a、Nウエル11b、及び、Pウエル12が形成されている。Nウエル11aとPウエル12とは、互いに分離して配置されても良いし、互いに接触するように配置されても良い。また、Nウエル11bとPウエル12とは、互いに分離して配置されても良いし、互いに接触するように配置されても良い。半導体基板10上に第1の層間絶縁膜を介して形成された第1の配線層には、電源電位VDDが供給される電源端子に電気的に接続された電源配線31が配置されている。
電源配線31は、第1の層間絶縁膜に形成された複数のスルーホールを通して、Nウエル11a内に形成されたN型不純物拡散領域71aに電気的に接続されており、従って、N型不純物拡散領域71aを介してNウエル11aに電気的に接続されている。また、電源配線31は、第1の層間絶縁膜に形成された複数のスルーホールを通して、Nウエル11b内に形成されたN型不純物拡散領域71bに電気的に接続されており、従って、N型不純物拡散領域71bを介してNウエル11bに電気的に接続されている。
さらに、第1の配線層には、電源電位VSSが供給される電源端子に電気的に接続された電源配線41が配置されている。電源配線41は、第1の層間絶縁膜に形成されたスルーホールを通して、Pウエル12内に形成されたP型不純物拡散領域72に電気的に接続されており、従って、P型不純物拡散領域72を介してPウエル12に電気的に接続されている。
図6においては、PチャネルMOSトランジスターQP2及びQP3と、NチャネルMOSトランジスターQN6及びQN7とが示されている。トランジスターQP2のソース(S)及びドレイン(D)は、Nウエル11a内に形成されたP型不純物拡散領域81及び82によってそれぞれ構成される。トランジスターQP3のソース(S)及びドレイン(D)は、Nウエル11b内に形成されたP型不純物拡散領域83及び84によってそれぞれ構成される。
Nウエル11a内には、N型不純物拡散領域73が形成されている。N型不純物拡散領域73は、第1の配線層に形成された配線を介してP型不純物拡散領域81に電気的に接続されている。従って、電源電位VDDは、電源配線31からNウエル11aを介してトランジスターQP2のソースに供給される。
Nウエル11aはN型不純物拡散領域71a等の比抵抗よりも高い比抵抗を有しており、N型不純物拡散領域71aとN型不純物拡散領域73との間、即ち、電源配線31とトランジスターQP2のソース(S)との間には、Nウエル11aの抵抗成分が挿入されることになる。この抵抗成分は、N型不純物拡散領域71a等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源配線31又は41に正又は負の電荷が印加されたときに、トランジスターQP2及びQN6を有効に保護することができる。
また、Nウエル11b内には、N型不純物拡散領域74が形成されている。N型不純物拡散領域74は、第1の配線層に形成された配線を介してP型不純物拡散領域83に電気的に接続されている。従って、電源電位VDDは、電源配線31からNウエル11bを介してトランジスターQP3のソース(S)に供給される。
Nウエル11bはN型不純物拡散領域71b等の比抵抗よりも高い比抵抗を有しており、N型不純物拡散領域71bとN型不純物拡散領域74との間、即ち、電源配線31とトランジスターQP3のソース(S)との間には、Nウエル11bの抵抗成分が挿入されることになる。この抵抗成分は、N型不純物拡散領域71b等の抵抗成分(ストッパー抵抗)よりも高い抵抗値を有しており、静電気の放電によって電源配線31又は41に正又は負の電荷が印加されたときに、トランジスターQP3及びQN7を有効に保護することができる。
本実施形態によれば、複数のNウエル領域において複数のPチャネルトランジスターのソースに電源電位VDDをそれぞれ供給するNウエルの抵抗成分のインピーダンスを、互いに独立して設定することが可能となる。また、1つのPチャネルトランジスターが1つのNウエル領域内に形成されるので、他のPチャネルトランジスターとの干渉を防止することができる。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。第4の実施形態においては、第1の実施形態におけるN型の半導体基板の替りにP型の半導体基板が用いられる。従って、Pウエルは形成しなくても良い。その他の点に関しては、第1の実施形態と同様である。半導体基板10がP型の半導体基板である場合には、プラス電源を用いる際に、基板電位を接地電位とすることができる。
図7は、本発明の第4の実施形態に係る半導体装置のレイアウトを模式的に示す平面図である。また、図8は、図7のVIII−VIIIにおける半導体装置の断面を示す断面図である。図7においては、半導体装置における回路素子間の接続状態を示すために、層間絶縁膜が省略されている。また、半導体基板内に形成されたNウエルが破線で示されており、一部の不純物拡散領域は省略されている。
図7及び図8に示すように、この半導体装置は、シリコン等によって形成されたP型の半導体基板10と、半導体基板10内に形成されたNウエル11と、半導体基板10に形成された少なくとも1つのトランジスターを含む回路ブロック20とを含んでいる。
NチャネルトランジスターQN1のドレイン(D)及びソース(S)をそれぞれ構成するN型不純物拡散領域23及び24は、P型の半導体基板10内に形成されている。また、NチャネルトランジスターQN2のドレイン(D)及びソース(S)をそれぞれ構成するN型不純物拡散領域25及び26も、P型の半導体基板10内に形成されている。
さらに、半導体基板10内には、P型不純物拡散領域16が形成されている。電源電位VSSが供給される電源端子40は、第1及び第2の配線層に形成された配線を介してP型不純物拡散領域16に電気的に接続されており、従って、P型不純物拡散領域16を介してP型の半導体基板10に電気的に接続されている。これにより、P型の半導体基板10に電源電位VSSが供給される。
第1の実施形態と同様に、互いに隣接して形成されたN型不純物拡散領域14とP型不純物拡散領域15とによって保護ダイオードが構成される。静電気の放電によって電源端子40に正の電荷が印加されると、正の電荷は、保護ダイオード及びNウエル11の抵抗成分R1(図8参照)を介して電源端子30に放出されるので、回路ブロック20のトランジスターを含む内部回路の破壊を防止することができる。
また、電源端子30とトランジスターQP1のソース(S)との間には、Nウエル11の抵抗成分R2(図8参照)が挿入され、電源端子30とトランジスターQN2のドレイン(D)との間にも、Nウエル11の抵抗成分が挿入されることになる。これらの抵抗成分は、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターを有効に保護することができる。
あるいは、N型不純物拡散領域17又は18をN型不純物拡散領域14に接続又は一体化しても良い。その場合には、電源端子30とトランジスターQP1のソース(S)との間、又は、電源端子30とトランジスターQN2のドレイン(D)との間に、Nウエル11の抵抗成分R1(図8参照)が挿入されることになる。この抵抗成分は、静電気の放電によって電源端子30又は40に正又は負の電荷が印加されたときに、トランジスターを有効に保護することができる。
本実施形態においても、第2の実施形態と同様に、Nウエルが、半導体基板内において、回路ブロックに含まれている複数のPチャネルトランジスターを各々が囲む複数の領域に分離されても良い。あるいは、第3の実施形態と同様に、Nウエルが、半導体基板内において、回路ブロックに含まれている複数のPチャネルトランジスターをそれぞれ囲む複数の領域に分離されても良い。
(電子機器)
本発明の一実施形態に係る電子機器は、例えば、アナログ方式又はディジタル方式の腕時計又は置時計等であり、上記いずれかの実施形態に係る半導体装置を備えている。これにより、時計等の電子機器において、静電気の放電による半導体装置の破壊を防止することができる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。