JP6094070B2 - システムおよび異常箇所特定方法 - Google Patents

システムおよび異常箇所特定方法 Download PDF

Info

Publication number
JP6094070B2
JP6094070B2 JP2012147931A JP2012147931A JP6094070B2 JP 6094070 B2 JP6094070 B2 JP 6094070B2 JP 2012147931 A JP2012147931 A JP 2012147931A JP 2012147931 A JP2012147931 A JP 2012147931A JP 6094070 B2 JP6094070 B2 JP 6094070B2
Authority
JP
Japan
Prior art keywords
signal
svc
level
kill
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012147931A
Other languages
English (en)
Other versions
JP2014010714A (ja
Inventor
孝 喜田村
孝 喜田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012147931A priority Critical patent/JP6094070B2/ja
Priority to US13/929,187 priority patent/US9086963B2/en
Publication of JP2014010714A publication Critical patent/JP2014010714A/ja
Application granted granted Critical
Publication of JP6094070B2 publication Critical patent/JP6094070B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、システムおよび異常箇所特定方法に関する。
ＲＡＩＤ（Redundant Arrays of Inexpensive Disks）システムには、ＲＡＩＤ装置の状態を監視し、状態に応じて制御を行うサービスコントローラ（ＳＶＣ：Service Controller）と呼ばれる装置が搭載されている。
かかるＳＶＣは、ＳＶＣを制御するＭＰＵ（Micro-Processing Unit）とＳＶＣの制御を補助するＦＰＧＡ（Field Programmable Gate Array）とを備える。このＳＶＣは、冗長化されており、一方の系のＳＶＣのＦＰＧＡが他方の系のＳＶＣの異常を検知すると、異常が検知されたＳＶＣに対して初期化を促す信号（以降、初期化信号という）を送信する。このとき、異常を検知したＳＶＣのＦＰＧＡは、予め定められた１つの信号線を用いて、初期化信号としてハイレベルの信号を送信し、もう１つの信号線を用いて、初期化信号としてローレベルの信号を送信する。異常が検知されたＳＶＣでは、初期化信号を受け付けたＦＰＧＡが、自ＳＶＣを初期化するとともに、初期化信号を受け付けたことをＭＰＵへ割り込みにより通知する。すると、割り込みを受けたＭＰＵは割り込み処理を行い、初期化がされるまでＲＡＩＤ装置の制御を行わない。なお、一方の系のＳＶＣが、他系のＳＶＣの異常を検知しない場合、初期化信号の伝送に用いられる１つの信号線を用いて、正常な状態として、ローレベルの信号を送信し、もう１つの信号線を用いて、正常な状態として、ハイレベルの信号を送信する。
特開２００１−５７４３号公報 特開平１１−１４３７８３号公報
しかしながら、ＲＡＩＤ装置が運用中に、信号線の信号が所定のレベルに張り付くような故障が発生した場合、ＳＶＣは、当該故障を検知することができないという問題がある。例えば、ＳＶＣは、他系のＳＶＣの異常を検知したとき、初期化信号としてハイレベルの信号を送信しても、他系のＳＶＣは、ローレベルの信号を受け取ることがある。ところが、他系のＳＶＣは、受け取った信号をローレベルから変化しない状態となっている信号（以下、ローレベルに張り付いた信号と述べる）と判断できないので、ローレベルに張り付くような故障を検知できない。同様に、ＳＶＣは、他系のＳＶＣの異常を検知したとき、初期化信号としてローレベルの信号を送信しても、他系のＳＶＣは、ハイレベルの信号を受け取ることがある。ところが、他系のＳＶＣは、受け取った信号をハイベルから変化しない状態となっている信号（以下、ハイレベルに張り付いた信号と述べる）と判断できないので、ハイレベルに張り付くような故障を検知できない。これによって、他系のＳＶＣは、異常であっても、初期化信号に基づいて初期化することができないので、ＲＡＩＤ装置の運用に悪影響を与えてしまう可能性がある。
なお、上記課題は、ＲＡＩＤシステムに限らず、冗長化された装置同士が信号を用いて通信されるシステムであれば、同様に生じる課題である。
１つの側面では、本発明は、システムが運用中に、信号線の信号が所定のレベルから変化しないような異常を検知することを目的とする。
本願の開示するシステムは、１つの態様において、信号線を用いて相互に通信する第１の装置および第２の装置を有するシステムにおいて、前記第１の装置は、前記第２の装置から前記信号線を用いて出力される信号の信号レベルを保持する保持部を有し、前記第２の装置は、前記信号線に所定のレベルの信号を入力し、前記保持部によって保持された信号の信号レベルが、入力したレベルと一致しない場合に、信号のレベルが特定のレベルから変化しない異常であることを検出する検出部を有する。
本願の開示するシステムの１つの態様によれば、システムが運用中に、信号線の信号が所定のレベルから変化しないような異常を検知できる。
図１は、実施例１に係るＲＡＩＤシステムのハードウェア構成を示す図である。 図２は、ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出のシーケンスを示す図（１）である。 図３は、ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出のシーケンスを示す図（２）である。 図４は、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出のシーケンスを示す図（１）である。 図５は、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出のシーケンスを示す図（２）である。 図６は、実施例２に係るＲＡＩＤシステムのハードウェア構成を示す図である。 図７は、ＯＴ＿ＫＩＬＬ＿Ｐ信号がＨＩＧＨに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。 図８は、ＯＴ＿ＫＩＬＬ＿Ｎ信号がＨＩＧＨに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。 図９は、ＯＴ＿ＫＩＬＬ＿Ｐ信号がＬＯＷに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。 図１０は、ＯＴ＿ＫＩＬＬ＿Ｎ信号がＬＯＷに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。
以下に、本願の開示するシステムおよび異常箇所特定方法の実施例を図面に基づいて詳細に説明する。なお、実施例によりこの発明が限定されるものではない。以下では、ＲＡＩＤシステムに本発明を適用した場合について説明する。
［ＲＡＩＤシステムの構成］
図１は、実施例１に係るＲＡＩＤシステムのハードウェア構成を示す図である。図１に示すように、ＲＡＩＤシステム９は、ＲＡＩＤ装置１と、複数のＳＶＣ２、３と、コネクタ４とを有する。ＲＡＩＤ装置１は、ハードディスク（ＨＤＤ：Hard Disk Drive）を管理する。ＳＶＣ２、３は、冗長化され、ここでは０系のＳＶＣ２と１系のＳＶＣ３とがコネクタ４を介して接続される。
ＳＶＣ２、３は、ＲＡＩＤ装置１の状態を監視し、状態に応じて制御を行う。例えば、ＳＶＣ２、３は、ＲＡＩＤ装置１の電源制御や温度制御を行う。また、ＳＶＣ２、３は、それぞれ他系のＳＶＣ３、２の状態を監視し、状態に応じて制御を行う。
ＳＶＣ２は、ＦＰＧＡ２１と、バススイッチ２２と、ＭＰＵ２３とを有する。ＦＰＧＡ２１は、ＳＶＣ２の制御を補助する集積回路である。バススイッチ２２は、バスライン（信号線）を流れる信号について、ＦＰＧＡ２１に向けての出力をオン／オフする。すなわち、バススイッチ２２は、ＦＰＧＡ２１側の信号線に信号が流れる状態（接続状態）と、信号線に信号が流れない状態（切断状態）とを切り替える。ＭＰＵ２３は、各種の処理手順を規定したプログラムや制御データを格納するための内部メモリを有し、これらによって種々の処理を実行する。例えば、ＭＰＵ２３は、ＳＶＣファームウェア２３ａによって種々の処理を実行する。
ＦＰＧＡ２１は、他系のＳＶＣ３とＦＰＧＡ間通信を行う。このＦＰＧＡ間通信を用いて、ＳＶＣファームウェア２３ａは、ＳＶＣ３と相互に通信を行う。例えば、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信によってＳＶＣ３の異常を検知すると、ＦＰＧＡ２１に、ＳＶＣ３への初期化を促す信号（以降、「初期化信号」という）を出力させる。
ＦＰＧＡ２１は、他系のＳＶＣ３が異常である場合、ＳＶＣ３に初期化信号を出力する。この初期化信号は、ＳＶＣ２、３のＦＰＧＡ間を接続する２つの信号線４１、４２を用いて出力される。信号線４１には、初期化信号として電圧がハイレベルとなる信号が出力される。ハイレベルとは、例えば‘１’を示す。かかる信号線４１を用いて出力される信号は、以降、「ＯＴ＿ＫＩＬＬ＿Ｐ信号」というものとする。また、信号線４２には、初期化信号として電圧がローレベルとなる信号が出力される。ローレベルとは、例えば‘０’を示す。かかる信号線４２を用いて出力される信号は、以降、「ＯＴ＿ＫＩＬＬ＿Ｎ信号」というものとする。なお、他系のＳＶＣ３が正常である場合には、信号線４１には、電圧がローレベルとなるＯＴ＿ＫＩＬＬ＿Ｐ信号が出力されるとともに、信号線４２には、電圧がハイレベルとなるＯＴ＿ＫＩＬＬ＿Ｎ信号が出力される。
信号線４１には、制御レジスタ２１１とバッファ２１２とが実装されている。制御レジスタ２１１は、ＳＶＣファームウェア２３ａによってＯＴ＿ＫＩＬＬ＿Ｐ信号が制御される際に用いられる。バッファ２１２は、必要な電流量が流れるように信号線４１の伝送路全体の電圧を持ち上げる際に用いられる。
信号線４２には、制御レジスタ２１３とバッファ２１４とが実装されている。制御レジスタ２１３は、ＳＶＣファームウェア２３ａによってＯＴ＿ＫＩＬＬ＿Ｎ信号が制御される際に用いられる。バッファ２１４は、必要な電流量が流れるように信号線４２の伝送路全体の電圧を持ち上げる際に用いられる。
また、ＦＰＧＡ２１は、自系が異常である場合、他系のＳＶＣ３から、自系を初期化するように促される初期化信号を入力する。この初期化信号は、ＳＶＣ２、３のＦＰＧＡ間を接続する２つの信号線４３、４４を用いて入力される。信号線４３を用いて入力される信号は、以降、「ＯＷＮ＿ＫＩＬＬ＿Ｐ信号」というものとする。信号線４４を用いて入力される信号は、以降、「ＯＷＮ＿ＫＩＬＬ＿Ｎ信号」というものとする。すなわち、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号は、初期化信号として、電圧がハイレベルとなる信号であり、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号は、初期化信号として、電圧がローレベルとなる信号である。
また、ＦＰＧＡ２１は、バススイッチ２２と通信する。この通信を用いて、ＳＶＣファームウェア２３ａは、バススイッチ２２を制御する。例えば、ＳＶＣファームウェア２３ａは、バススイッチ２２を接続状態にする場合、ＦＰＧＡ２１に、電圧がハイレベルとなる信号を入力させる。また、ＳＶＣファームウェア２３ａは、バススイッチ２２を切断状態にする場合、ＦＰＧＡ２１に、電圧がローレベルとなる信号を入力させる。かかる通信を用いて入力させる信号は、以降、「ＢＵＳ＿ＯＥ信号」というものとする。なお、信号線４３、４４は、それぞれＦＦＰＧＡ２１とバススイッチ２２との間でグランドと接続する。
ＳＶＣ３は、ＦＰＧＡ３１と、バススイッチ３２と、ＭＰＵ３３とを有する。ＦＰＧＡ３１は、ＳＶＣ３の制御を補助する集積回路である。バススイッチ３２は、バスライン（信号線）を流れる信号について、ＦＰＧＡ３１に向けての出力をオン／オフする。すなわち、バススイッチ３２は、ＦＰＧＡ３１側の信号線に信号が流れる状態（接続状態）と、信号線に信号が流れない状態（切断状態）とを切り替える。ＭＰＵ３３は、ＳＶＣ３を制御するチップである。ＭＰＵ３３は、各種の処理手順を規定したプログラムや制御データを格納するための内部メモリを有し、これらによって種々の処理を実行する。例えば、ＭＰＵ３３は、ＳＶＣファームウェア３３ａによって種々の処理を実行する。
ＦＰＧＡ３１は、他系のＳＶＣ２とＦＰＧＡ間通信を行う。このＦＰＧＡ間通信を用いて、ＳＶＣファームウェア３３ａは、ＳＶＣ２と相互に通信を行う。
ＦＰＧＡ３１は、自系が異常である場合、他系のＳＶＣ２から出力される、自系を初期化するように促される初期化信号を入力する。この初期化信号は、ＳＶＣ２、３のＦＰＧＡ間を接続する２つの信号線４１、４２を用いて入力される。信号線４１を用いて入力する信号は、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号である。信号線４２を用いて入力する信号は、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号である。すなわち、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号は、初期化信号として、電圧がハイレベルとなる信号であり、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号は、初期化信号として、電圧がローレベルとなる信号である。
信号線４１には、状態レジスタ３１１が実装されている。状態レジスタ３１１は、信号線４１の信号レベルが保持される。すなわち、状態レジスタ３１１は、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の信号レベルが保持される。この状態レジスタ３１１を用いて、ＳＶＣファームウェア３３ａは、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号を参照する。信号線４２には、状態レジスタ３１２が実装されている。状態レジスタ３１２は、信号線４２の信号レベルが保持される。すなわち、状態レジスタ３１２は、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号の信号レベルが保持される。この状態レジスタ３１２を用いて、ＳＶＣファームウェア３３ａは、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号を参照する。
また、ＦＰＧＡ３１は、バススイッチ３２と通信する。この通信を用いて、ＳＶＣファームウェア３３ａは、バススイッチ３２を制御する。例えば、ＳＶＣファームウェア３３ａは、バススイッチ３２を接続状態にする場合、ＦＰＧＡ３１に、電圧がハイレベルとなるＢＵＳ＿ＯＥ信号を入力させる。また、ＳＶＣファームウェア３３ａは、バススイッチ３２を切断状態にする場合、ＦＰＧＡ３１に、電圧がローレベルとなるＢＵＳ＿ＯＥ信号を入力させる。なお、信号線４１、４２は、それぞれバススイッチ３２とＦＰＧＡ３１との間でグランドと接続する。
ＭＰＵ２３は、故障検出部２３１を有する。故障検出部２３１は、ＯＴ＿ＫＩＬＬ＿Ｐ信号およびＯＴ＿ＫＩＬＬ＿Ｎ信号について、特定の信号レベルに張り付く回路故障を検出する。なお、故障検出部２３１は、システムの運用中に、定期的または不定期的に故障検出を試みる。
例えば、故障検出部２３１は、制御レジスタ２１１を用いて、信号線４１に電圧がハイレベルの信号を入力する。すなわち、故障検出部２３１は、ＯＴ＿ＫＩＬＬ＿Ｐ信号をハイレベルに制御する。そして、故障検出部２３１は、ＳＶＣ３側のＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１に保持された信号の信号レベルが、入力した信号レベルであるハイレベルと一致するか否かを判定する。そして、故障検出部２３１は、状態レジスタ３１１に保持された信号の信号レベルがローレベルであり、入力した信号レベル（ハイレベル）と一致しない場合、信号がローレベルに張り付く回路故障であることを検出する。すなわち、故障検出部２３１は、ＯＴ＿ＫＩＬＬ＿Ｐ信号のローレベルに張り付く回路故障を検出する。
一方、故障検出部２３１は、状態レジスタ３１１に保持された信号の信号レベルがハイレベルであり、入力した信号レベル（ハイレベル）と一致する場合、さらに、制御レジスタ２１１を用いて、信号線４１に電圧がローレベルの信号を入力する。すなわち、故障検出部２３１は、ＯＴ＿ＫＩＬＬ＿Ｐ信号をローレベルに制御する。そして、故障検出部２３１は、ＳＶＣ３側のＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１に保持された信号の信号レベルが、入力した信号レベルであるローレベルと一致するか否かを判定する。そして、故障検出部２３１は、状態レジスタ３１１に保持された信号の信号レベルがハイレベルであり、入力した信号レベル（ローレベル）と一致しない場合、信号がハイレベルに張り付く回路故障であることを検出する。すなわち、故障検出部２３１は、ＯＴ＿ＫＩＬＬ＿Ｐ信号のハイレベルに張り付く回路故障を検出する。一方、故障検出部２３１は、状態レジスタ３１１に保持された信号の信号レベルがローレベルであり、入力した信号レベル（ローレベル）と一致する場合、ＯＴ＿ＫＩＬＬ＿Ｐ信号およびＯＷＮ＿ＫＩＬＬ＿Ｐ信号は正常であることを検出する。
なお、故障検出部２３１によるＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障の検出について説明したが、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障の検出についても同様の流れとなるので、その説明を省略する。
［ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出のシーケンス］
次に、実施例１に係るＲＡＩＤシステム９において、ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出のシーケンスを、図２および図３を参照して説明する。図２および図３は、ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出のシーケンスを示す図である。なお、図２および図３では、ＳＶＣ２をＳＶＣ＃０とし、ＳＶＣ３をＳＶＣ＃１として説明するものとする。また、電圧がハイレベルであることを「ＨＩＧＨ」、電圧がローレベルであることを「ＬＯＷ」と略記して記載するものとする。
まず、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａ（故障検出部２３１）は、故障検出要求を受け付けたか否かを判定する（ステップＳ１１）。故障検出要求を受け付けてないと判定した場合（ステップＳ１１；Ｎｏ）、ＳＶＣファームウェア２３ａは、当該要求を受け付けるまで判定処理を繰り返す。
一方、故障検出要求を受け付けたと判定した場合（ステップＳ１１；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１へＯＴ＿ＫＩＬＬ＿Ｐ信号をＨＩＧＨ（例えば‘１’）に制御することを通知する（ステップＳ１２）。このとき、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１へ通知する。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＳＶＣ＃０からの通知を受けて応答を返す（ステップＳ１３）。ここでは、ＳＶＣファームウェア３３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号をＨＩＧＨに制御する旨の通知に対して肯定する応答を返す。
続いて、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号をＨＩＧＨに制御する（ステップＳ１４）。例えば、ＳＶＣファームウェア２３ａは、制御レジスタ２１１を用いて、信号線４１にＨＩＧＨを入力する。そして、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１へ制御結果を要求する（ステップＳ１５）。
すると、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルを応答する（ステップＳ１６）。
そして、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘０’であるか否かを判定する（ステップＳ１７）。ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘０’であると判定した場合（ステップＳ１７；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号のＬＯＷに張り付く回路故障であることを検出する（ステップＳ１８）。つまり、ＳＶＣファームウェア２３ａは、状態レジスタ３１１に保持された信号レベルがＬＯＷであり、ＯＴ＿ＫＩＬＬ＿Ｐ信号に入力したＨＩＧＨと一致しないので、ＯＴ＿ＫＩＬＬ＿Ｐ信号がＬＯＷに張り付く回路故障であることを検出する。
一方、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘０’でないと判定した場合（ステップＳ１７；Ｎｏ）、ＳＶＣファームウェア２３ａは、ステップＳ２１に移行する。つまり、ＳＶＣファームウェア２３ａは、状態レジスタ３１１に保持された信号レベルがＨＩＧＨであり、ＯＴ＿ＫＩＬＬ＿Ｐ信号に入力したＨＩＧＨと一致するので、次に移行する。
ステップＳ２１では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１へＯＴ＿ＫＩＬＬ＿Ｐ信号をＬＯＷ（例えば‘０’）に制御することを通知する（ステップＳ２１）。このとき、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１に対して通知する。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＳＶＣ＃０からの通知を受けて応答を返す（ステップＳ２２）。ここでは、ＳＶＣファームウェア３３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号をＬＯＷに制御する旨の通知に対して肯定する応答を返す。
続いて、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号をＬＯＷに制御する（ステップＳ２３）。例えば、ＳＶＣファームウェア２３ａは、制御レジスタ２１１を用いて、信号線４１にＬＯＷを入力する。そして、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１へ制御結果を要求する（ステップＳ２４）。
すると、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルを応答する（ステップＳ２５）。
そして、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘１’であるか否かを判定する（ステップＳ２６）。ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘１’であると判定した場合（ステップＳ２６；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号のＨＩＧＨに張り付く回路故障であることを検出する（ステップＳ２７）。つまり、ＳＶＣファームウェア２３ａは、状態レジスタ３１１に保持された信号レベルがＨＩＧＨであり、ＯＴ＿ＫＩＬＬ＿Ｐ信号に入力したＬＯＷと一致しないので、ＯＴ＿ＫＩＬＬ＿Ｐ信号がＨＩＧＨに張り付く回路故障であることを検出する。そして、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出処理を終了する。
一方、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘１’でないと判定した場合（ステップＳ２６；Ｎｏ）、ＳＶＣファームウェア２３ａは、ＰＷＮ＿ＫＩＬＬ＿Ｐ信号は正常であることを検出する（ステップＳ２８）。そして、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号の回路故障検出処理を終了する。
［ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出のシーケンス］
次に、実施例１に係るＲＡＩＤシステム９において、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出のシーケンスを、図４および図５を参照して説明する。図４および図５は、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出のシーケンスを示す図である。なお、図４および図５では、ＳＶＣ２をＳＶＣ＃０とし、ＳＶＣ３をＳＶＣ＃１として説明するものとする。また、電圧がハイレベルであることを「ＨＩＧＨ」、電圧がローレベルであることを「ＬＯＷ」と略記して記載するものとする。
まず、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａ（故障検出部２３１）は、故障検出要求を受け付けたか否かを判定する（ステップＳ３１）。故障検出要求を受け付けてないと判定した場合（ステップＳ３１；Ｎｏ）、ＳＶＣファームウェア２３ａは、当該要求を受け付けるまで判定処理を繰り返す。
一方、故障検出要求を受け付けたと判定した場合（ステップＳ３１；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１へＯＴ＿ＫＩＬＬ＿Ｎ信号をＨＩＧＨ（例えば‘１’）に制御することを通知する（ステップＳ３２）。このとき、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１に対して通知する。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＳＶＣ＃０からの通知を受けて応答を返す（ステップＳ３３）。ここでは、ＳＶＣファームウェア３３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号をＨＩＧＨに制御する旨の通知に対して肯定する応答を返す。
続いて、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号をＨＩＧＨに制御する（ステップＳ３４）。例えば、ＳＶＣファームウェア２３ａは、制御レジスタ２１３を用いて、信号線４２にＨＩＧＨを入力する。そして、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１へ制御結果を要求する（ステップＳ３５）。
すると、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルを応答する（ステップＳ３６）。
そして、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘０’であるか否かを判定する（ステップＳ３７）。ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘０’であると判定した場合（ステップＳ３７；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号のＬＯＷに張り付く回路故障であることを検出する（ステップＳ３８）。つまり、ＳＶＣファームウェア２３ａは、状態レジスタ３１２に保持された信号レベルがＬＯＷであり、ＯＴ＿ＫＩＬＬ＿Ｎ信号に入力したＨＩＧＨと一致しないので、ＯＴ＿ＫＩＬＬ＿Ｎ信号がＬＯＷに張り付く回路故障であることを検出する。
一方、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１１の信号レベルが‘０’でないと判定した場合（ステップＳ３７；Ｎｏ）、ＳＶＣファームウェア２３ａは、ステップＳ４１に移行する。つまり、ＳＶＣファームウェア２３ａは、状態レジスタ３１２に保持された信号レベルがＨＩＧＨであり、ＯＴ＿ＫＩＬＬ＿Ｎ信号に入力したＨＩＧＨと一致するので、次に移行する。
ステップＳ４１では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１へＯＴ＿ＫＩＬＬ＿Ｎ信号をＬＯＷ（例えば‘０’）に制御することを通知する（ステップＳ４１）。このとき、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１に対して通知する。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＳＶＣ＃０からの通知を受けて応答を返す（ステップＳ４２）。ここでは、ＳＶＣファームウェア３３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号をＬＯＷに制御する旨の通知に対して肯定する応答を返す。
続いて、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号をＬＯＷに制御する（ステップＳ４３）。例えば、ＳＶＣファームウェア２３ａは、制御レジスタ２１３を用いて、信号線４２にＬＯＷを入力する。そして、ＳＶＣファームウェア２３ａは、ＦＰＧＡ間通信を用いて、ＳＶＣ＃１へ制御結果を要求する（ステップＳ４４）。
すると、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａは、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルを応答する（ステップＳ４５）。
そして、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘１’であるか否かを判定する（ステップＳ４６）。ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘１’であると判定した場合（ステップＳ４６；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号のＨＩＧＨに張り付く回路故障であることを検出する（ステップＳ４７）。つまり、ＳＶＣファームウェア２３ａは、状態レジスタ３１２に保持された信号レベルがＨＩＧＨであり、ＯＴ＿ＫＩＬＬ＿Ｎ信号に入力したＬＯＷと一致しないので、ＯＴ＿ＫＩＬＬ＿Ｎ信号がＨＩＧＨに張り付く回路故障であることを検出する。そして、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出処理を終了する。
一方、ＳＶＣ＃１におけるＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘１’でないと判定した場合（ステップＳ４６；Ｎｏ）、ＳＶＣファームウェア２３ａは、ＰＷＮ＿ＫＩＬＬ＿Ｎ信号は正常であることを検出する（ステップＳ４８）。そして、ＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号の回路故障検出処理を終了する。
［実施例１の効果］
上記実施例１によれば、ＳＶＣ３では、状態レジスタ３１１が、ＳＶＣ２から信号線４１を用いて出力される信号の信号レベルを保持する。そして、ＳＶＣ２では、故障検出部２３１が、信号線４１に所定のレベルの信号を入力し、状態レジスタ３１１によって保持された信号の信号レベルが、入力したレベルと一致しない場合に、信号の特定のレベルに張り付く回路故障であることを検出する。かかる構成によれば、故障検出部２３１は、入力した信号レベルとの比較に、同じ信号線４１を用いて出力される信号の信号レベルを利用することにより入力した信号レベルとの不一致を検出する。このため、故障検出部２３１は、信号線４１に入力した信号レベルと異なるレベルに張り付くような信号の回路故障を容易に検出できる。
また、上記実施例１によれば、故障検出部２３１は、システムの運用中に、定期的または不定期的に、信号の特定のレベルに張り付く回路故障の検出を実行する。かかる構成によれば、故障検出部２３１は、システムが運用中であっても、定期的または不定期的に、信号の特定のレベルに張り付く回路故障の検出を実行するようにしたので、当該回路故障を検出しなければ、当該信号のレベルを信頼することができる。この結果、ＳＶＣ２がＳＶＣ３の異常を検知した場合、ＳＶＣ３側では、ＳＶＣ２から出力される初期化信号を信頼できるので、確実に初期化することができる。
ところで、実施例１に係るＲＡＩＤシステム９では、ＳＶＣ２のＳＶＣファームウェア２３ａが、ＯＴ＿ＫＩＬＬ＿Ｐ信号またはＯＴ＿ＫＩＬＬ＿Ｎ信号の特定のレベルに張り付く回路故障を検出する場合を説明した。しかしながら、ＲＡＩＤシステム９は、これに限定されず、検出した後に、検出した回路故障の故障箇所を特定するようにしても良い。そこで、実施例２では、ＲＡＩＤシステム９が、ＯＴ＿ＫＩＬＬ＿Ｐ信号またはＯＴ＿ＫＩＬＬ＿Ｎ信号の特定のレベルに張り付く回路故障の故障箇所を特定する場合について説明する。
［実施例２に係るＲＡＩＤシステムの構成］
図６は、実施例２に係るＲＡＩＤシステムのハードウェア構成を示す図である。なお、図１に示すＲＡＩＤシステム９と同一の構成については同一符号を示すことで、その重複する構成および動作の説明については省略する。実施例１と実施例２とが異なるところは、ＦＰＧＡ２１の信号線４１にループバック状態レジスタ５１１とバッファ５１２を追加し、ＦＰＧＡ２１の信号線４２にループバック状態レジスタ５１３とバッファ５１４を追加した点にある。また、実施例１と実施例２とが異なるところは、ＳＶＣ３のＦＰＧＡ３１に制御レジスタ５１５を追加した点にある。また、実施例１と実施例２とが異なるところは、ＭＰＵ２３に故障箇所特定部５１６を追加し、ＭＰＵ３３に故障箇所特定部５１７を追加した点にある。
ループバック状態レジスタ５１１は、信号線４１に入力された信号をループバックさせて保持する。かかる信号線４１に入力される信号をループバックさせて出力される信号は、以降、「Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｐ信号」というものとする。すなわち、ループバック状態レジスタ５１１は、ＯＴ＿ＫＩＬＬ＿Ｐ信号に関し、ＳＶＣファームウェア２３ａによって制御された信号レベルを保持する。なお、ループバックは、信号線４１がＦＰＧＡ２１から出る直前で行われる。
バッファ５１２は、必要な電流量が流れるように信号線４１の伝送路全体の電圧を持ち上げる際に用いられる。
ループバック状態レジスタ５１３は、信号線４２に入力された信号をループバックさせて保持する。かかる信号線４２に入力される信号をループバックさせて出力される信号は、以降、「Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｎ信号」というものとする。すなわち、ループバック状態レジスタ５１３は、ＯＴ＿ＫＩＬＬ＿Ｎ信号に関し、ＳＶＣファームウェア２３ａによって制御された信号レベルを保持する。なお、ループバックは、信号線４２がＦＰＧＡ２１から出る直前で行われる。
バッファ５１４は、必要な電流量が流れるように信号線４２の伝送路全体の電圧を持ち上げる際に用いられる。
制御レジスタ５１５は、ＳＶＣファームウェア３３ａによってＢＵＳ＿ＯＥ信号が制御される際に用いられるレジスタである。
故障箇所特定部５１６および故障箇所特定部５１７は、ＯＴ＿ＫＩＬＬ＿Ｐ信号のハイレベルに張り付く回路故障が検出された場合、被疑箇所を特定する。
例えば、故障箇所特定部５１６は、故障箇所特定部５１７に、ＳＶＣ３側のバススイッチ３２が切断状態になるように指示する。そして、故障箇所特定部５１７は、制御レジスタ５１５を用いて、ＢＵＳ＿ＯＥ信号を切断状態に制御し、バススイッチ３２を切断状態にする。そして、故障箇所特定部５１７は、状態レジスタ３１１を参照して、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の信号レベルがローレベルであるか否かを判定する。そして、故障箇所特定部５１７は、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の信号レベルがローレベルであると判定した場合、ＳＶＣ２側の回路故障であると判断する。つまり、ＯＴ＿ＫＩＬＬ＿Ｐ信号がハイレベルに張り付いている場合に、ＳＶＣ３側のバススイッチ３２が切断状態であってＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１がローレベルと判定されたので、ＳＶＣ３側は正常であり、ＳＶＣ２側が回路故障であると判断される。ＳＶＣ２側の回路故障には、一例として、ＯＴ＿ＫＩＬＬ＿Ｐ信号の出力ピンが故障している場合がある。一方、故障箇所特定部５１７は、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の信号レベルがハイレベルであると判定した場合、ＳＶＣ３側の回路故障であると判断する。つまり、ＯＴ＿ＫＩＬＬ＿Ｐ信号がハイレベルに張り付いている場合、ＳＶＣ３側のバススイッチ３２が切断状態であるにも関わらず、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１がハイレベルと判定されたので、ＳＶＣ３側が回路故障であると判断される。ＳＶＣ３側の回路故障には、一例として、バススイッチ３２が故障している場合がある。
なお、ＯＴ＿ＫＩＬＬ＿Ｐ信号がハイレベルに張り付く回路故障時の被疑箇所の特定について説明したが、ＯＴ＿ＫＩＬＬ＿Ｎ信号がハイレベルに張り付く回路故障時の被疑箇所の特定についても同様の流れとなるので、その説明を省略する。
また、ＳＶＣ３側の故障箇所特定部５１７が、回路故障の故障箇所を特定するものと説明した。しかしながら、ＳＶＣ２側の故障箇所特定部５１６が、ＳＶＣ３側の故障箇所特定部５１７とＦＰＧＡ間通信を行って、回路故障の故障箇所を特定するようにしても良い。例えば、ＳＶＣ２側の故障箇所特定部５１６は、故障箇所特定部５１７に、ＳＶＣ３側のバススイッチ３２が切断状態になるように指示した後、ＦＰＧＡ間通信を用いてＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタの信号レベルを要求する。そして、故障箇所特定部５１６は、ＦＰＧＡ間通信を介して取得したＯＷＮ＿ＫＩＬＬ＿Ｐ信号の信号レベルがローレベルであるか否かを判定するようにすれば良い。
また、故障箇所特定部５１６および故障箇所特定部５１７は、ＯＴ＿ＫＩＬＬ＿Ｐ信号のローレベルに張り付く回路故障が検出された場合、被疑箇所を特定する。
例えば、故障箇所特定部５１６は、制御レジスタ２１１を用いて、信号線４１に電圧がハイレベルの信号を入力する。すなわち、故障箇所特定部５１６は、ＯＴ＿ＫＩＬＬ＿Ｐ信号をハイレベルに制御する。そして、故障箇所特定部５１６は、故障箇所特定部５１７に、ＳＶＣ３側のバススイッチ３２が切断状態になるように指示する。そして、故障箇所特定部５１７は、制御レジスタ５１５を用いて、ＢＵＳ＿ＯＥ信号を切断状態に制御する。ＳＶＣ３側のバススイッチ３２を切断状態にするのは、故障箇所の特定にあたりバススイッチ３２の影響を排除するためである。そして、故障箇所特定部５１６は、ループバック状態レジスタ５１１に保持された信号の信号レベルが、入力した信号レベルであるハイレベルと一致するか否かを判定する。そして、故障箇所特定部５１６は、ループバック状態レジスタ５１１に保持された信号の信号レベルが、入力した信号レベルであるハイレベルと一致すると判定した場合、ＳＶＣ３側の回路故障であると判断する。つまり、ＯＴ＿ＫＩＬＬ＿Ｐ信号がローレベルに張り付いている場合、ＳＶＣ２側で入力したハイレベルとループバックした信号の信号レベルが一致しているので、ＳＶＣ２側は正常であり、ＳＶＣ３側が回路故障であると判断される。一方、故障箇所特定部５１６は、ループバック状態レジスタ５１１に保持された信号の信号レベルが、入力した信号レベルであるハイレベルと一致しないと判定した場合、ＳＶＣ２側の回路故障であると判断する。つまり、ＯＴ＿ＫＩＬＬ＿Ｐ信号がハイレベルに張り付いている場合、ＳＶＣ２側で入力したハイレベルとループバックした信号の信号レベルが一致していないので、ＳＶＣ２側が回路故障であると判断される。
なお、ＯＴ＿ＫＩＬＬ＿Ｐ信号がローレベルに張り付く回路故障時の被疑箇所の特定について説明したが、ＯＴ＿ＫＩＬＬ＿Ｎ信号がローレベルに張り付く回路故障時の被疑箇所の特定についても同様の流れとなるので、その説明を省略する。
［ＯＴ＿ＫＩＬＬ＿Ｐ信号のＨＩＧＨ張り付き故障時の故障箇所特定のシーケンス］
次に、実施例２に係るＲＡＩＤシステム９Ａにおいて、ＯＴ＿ＫＩＬＬ＿Ｐ信号がハイレベル（以降、「ＨＩＧＨ」と略記）に張り付く回路故障時の故障箇所特定のシーケンスを、図７を参照して説明する。図７は、ＯＴ＿ＫＩＬＬ＿Ｐ信号がＨＩＧＨに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。なお、図７では、ＳＶＣ２をＳＶＣ＃０とし、ＳＶＣ３をＳＶＣ＃１として説明するものとする。また、ＳＶＣ＃０のＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号のＨＩＧＨに張り付く回路故障を検出したとする。
すると、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａ（故障箇所特定部５１６）が、ＳＶＣ＃１へＢＵＳ ＯＥ信号をＬＯＷに制御するように指示する（ステップＳ５１）。これは、ＳＶＣ＃１側のバススイッチ３２を切断状態にするためである。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａが、バススイッチ３２を切断状態にすべく、ＢＵＳ ＯＥ信号をＬＯＷに制御する（ステップＳ５２）。続いて、ＳＶＣファームウェア３３ａは、ＳＶＣ＃１のＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘０’であるか否かを判定する（ステップＳ５３）。
ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘０’であると判定した場合（ステップＳ５３；Ｙｅｓ）、ＳＶＣファームウェア３３ａは、ＳＶＣ＃０の回路故障と判断し、ＳＶＣ＃０の交換を促す（ステップＳ５４）。つまり、ＳＶＣ＃１側のバススイッチ３２が切断状態であって、且つＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１がローレベルであるので、ＳＶＣ＃１側は正常であり、ＳＶＣ＃０側が故障であると判断される。そして、ＳＶＣファームウェア３３ａは、故障箇所特定処理を終了する。
一方、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１の信号レベルが‘０’でないと判定した場合（ステップＳ５３；Ｎｏ）、ＳＶＣファームウェア３３ａは、ＳＶＣ＃１の回路故障と判断し、ＳＶＣ＃１の交換を促す（ステップＳ５５）。つまり、ＳＶＣ＃１側のバススイッチ３２が切断状態であるにも関わらず、ＯＷＮ＿ＫＩＬＬ＿Ｐ信号の状態レジスタ３１１がハイレベルであるので、ＳＶＣ＃１側が故障であると判断される。そして、ＳＶＣファームウェア３３ａは、故障箇所特定処理を終了し、ＳＶＣファームウェア２３ａは、故障箇所特定処理を終了する。
［ＯＴ＿ＫＩＬＬ＿Ｎ信号のＨＩＧＨ張り付き故障時の故障箇所特定のシーケンス］
次に、実施例２に係るＲＡＩＤシステム９Ａにおいて、ＯＴ＿ＫＩＬＬ＿Ｎ信号がハイレベル（以降、「ＨＩＧＨ」と略記）に張り付く回路故障時の故障箇所特定のシーケンスを、図８を参照して説明する。図８は、ＯＴ＿ＫＩＬＬ＿Ｎ信号がＨＩＧＨに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。なお、図８では、ＳＶＣ２をＳＶＣ＃０とし、ＳＶＣ３をＳＶＣ＃１として説明するものとする。また、ＳＶＣ＃０のＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号のＨＩＧＨに張り付く回路故障を検出したとする。
すると、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａ（故障箇所特定部５１６）が、ＳＶＣ＃１へＢＵＳ ＯＥ信号をＬＯＷに制御するように指示する（ステップＳ６１）。これは、ＳＶＣ＃１側のバススイッチ３２を切断状態にするためである。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａが、バススイッチ３２を切断状態にすべく、ＢＵＳ ＯＥ信号をＬＯＷに制御する（ステップＳ６２）。続いて、ＳＶＣファームウェア３３ａは、ＳＶＣ＃１のＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘０’であるか否かを判定する（ステップＳ６３）。
ＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘０’であると判定した場合（ステップＳ６３；Ｙｅｓ）、ＳＶＣファームウェア３３ａは、ＳＶＣ＃０の回路故障と判断し、ＳＶＣ＃０の交換を促す（ステップＳ６４）。つまり、ＳＶＣ＃１側のバススイッチ３２が切断状態であって、且つＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２がローレベルであるので、ＳＶＣ＃１側は正常であり、ＳＶＣ＃０側が故障であると判断される。そして、ＳＶＣファームウェア３３ａは、故障箇所特定処理を終了する。
一方、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２の信号レベルが‘０’でないと判定した場合（ステップＳ６３；Ｎｏ）、ＳＶＣファームウェア３３ａは、ＳＶＣ＃１の回路故障と判断し、ＳＶＣ＃１の交換を促す（ステップＳ６５）。つまり、ＳＶＣ＃１側のバススイッチ３２が切断状態であるにも関わらず、ＯＷＮ＿ＫＩＬＬ＿Ｎ信号の状態レジスタ３１２がハイレベルであるので、ＳＶＣ＃１側が故障であると判断される。そして、ＳＶＣファームウェア３３ａは、故障箇所特定処理を終了し、ＳＶＣファームウェア２３ａは、故障箇所特定処理を終了する。
［ＯＴ＿ＫＩＬＬ＿Ｐ信号のＬＯＷ張り付き故障時の故障箇所特定のシーケンス］
次に、実施例２に係るＲＡＩＤシステム９Ａにおいて、ＯＴ＿ＫＩＬＬ＿Ｐ信号がローレベル（以降、「ＬＯＷ」と略記）に張り付く回路故障時の故障箇所特定のシーケンスを、図９を参照して説明する。図９は、ＯＴ＿ＫＩＬＬ＿Ｐ信号がＬＯＷに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。なお、図９では、ＳＶＣ２をＳＶＣ＃０とし、ＳＶＣ３をＳＶＣ＃１として説明するものとする。また、ＳＶＣ＃０のＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｐ信号のＬＯＷに張り付く回路故障を検出したとする。
すると、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａ（故障箇所特定部５１６）が、ＯＴ＿ＫＩＬＬ＿Ｐ信号をＨＩＧＨに制御する（ステップＳ７１）。例えば、ＳＶＣファームウェア２３ａは、制御レジスタ２１１を用いて、信号線４１にＨＩＧＨを入力する。続いて、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１へＢＵＳ ＯＥ信号をＬＯＷに制御するように指示する（ステップＳ７２）。これは、ＳＶＣ＃１側のバススイッチ３２の影響を排除するためである。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａが、バススイッチ３２を切断状態にすべく、ＢＵＳ ＯＥ信号をＬＯＷに制御する（ステップＳ７３）。
続いて、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃０のＯＴ＿ＫＩＬＬ＿Ｐ信号と、Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｐ信号の状態レジスタの信号レベルが一致しているか否かを判定する（ステップＳ７４）。すなわち、ＳＶＣファームウェア２３ａは、ループバック状態レジスタ５１１に保持された信号の信号レベルが、入力した信号レベルであるハイレベルと一致しているか否かを判定する。
ＳＶＣ＃０のＯＴ＿ＫＩＬＬ＿Ｐ信号と、Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｐ信号の状態レジスタが一致していると判定した場合（ステップＳ７４；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１の回路故障と判断し、ＳＶＣ＃１の交換を促す（ステップＳ７５）。つまり、ＳＶＣ＃０側で入力したハイレベルとループバックした信号の信号レベルが一致しているので、ＳＶＣ＃０側は正常であると判断され、ＳＶＣ＃１側は故障であると判断される。そして、ＳＶＣファームウェア２３ａは、故障箇所特定処理を終了する。
ＳＶＣ＃０のＯＴ＿ＫＩＬＬ＿Ｐ信号と、Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｐ信号の状態レジスタが一致していないと判定した場合（ステップＳ７４；Ｎｏ）、ＳＶＣファームウェア２３ａは、ＳＶＣ＃０の回路故障と判断し、ＳＶＣ＃０の交換を促す（ステップＳ７６）。つまり、ＳＶＣ＃０側で入力したハイレベルとループバックした信号の信号レベルが一致していないので、ＳＶＣ＃０側は故障であると判断される。そして、ＳＶＣファームウェア２３ａは、故障箇所特定処理を終了する。
［ＯＴ＿ＫＩＬＬ＿Ｐ信号のＬＯＷ張り付き故障時の故障箇所特定のシーケンス］
次に、実施例２に係るＲＡＩＤシステム９Ａにおいて、ＯＴ＿ＫＩＬＬ＿Ｎ信号がローレベル（以降、「ＬＯＷ」と略記）に張り付く回路故障時の故障箇所特定のシーケンスを、図１０を参照して説明する。図１０は、ＯＴ＿ＫＩＬＬ＿Ｎ信号がＬＯＷに張り付く回路故障時の故障箇所特定のシーケンスを示す図である。なお、図１０では、ＳＶＣ２をＳＶＣ＃０とし、ＳＶＣ３をＳＶＣ＃１として説明するものとする。また、ＳＶＣ＃０のＳＶＣファームウェア２３ａは、ＯＴ＿ＫＩＬＬ＿Ｎ信号のＬＯＷに張り付く回路故障を検出したとする。
すると、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａ（故障箇所特定部５１６）が、ＯＴ＿ＫＩＬＬ＿Ｎ信号をＨＩＧＨに制御する（ステップＳ８１）。例えば、ＳＶＣファームウェア２３ａは、制御レジスタ２１３を用いて、信号線４２にＨＩＧＨを入力する。続いて、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１へＢＵＳ ＯＥ信号をＬＯＷに制御するように指示する（ステップＳ８２）。これは、ＳＶＣ＃１側のバススイッチ３２の影響を排除するためである。
そして、ＳＶＣ＃１では、ＳＶＣファームウェア３３ａが、バススイッチ３２を切断状態にすべく、ＢＵＳ ＯＥ信号をＬＯＷに制御する（ステップＳ８３）。
続いて、ＳＶＣ＃０では、ＳＶＣファームウェア２３ａは、ＳＶＣ＃０のＯＴ＿ＫＩＬＬ＿Ｎ信号と、Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｎ信号の状態レジスタが一致しているか否かを判定する（ステップＳ８４）。すなわち、ＳＶＣファームウェア２３ａは、ループバック状態レジスタ５１３に保持された信号の信号レベルが、入力した信号レベルであるハイレベルと一致しているか否かを判定する。
ＳＶＣ＃０のＯＴ＿ＫＩＬＬ＿Ｎ信号と、Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｎ信号の状態レジスタが一致していると判定した場合（ステップＳ８４；Ｙｅｓ）、ＳＶＣファームウェア２３ａは、ＳＶＣ＃１の回路故障と判断し、ＳＶＣ＃１の交換を促す（ステップＳ８５）。つまり、ＳＶＣ＃０側で入力したハイレベルとループバックした信号の信号レベルが一致しているので、ＳＶＣ＃０側は正常であると判断され、ＳＶＣ＃１側は故障であると判断される。そして、ＳＶＣファームウェア２３ａは、故障箇所特定処理を終了する。
ＳＶＣ＃０のＯＴ＿ＫＩＬＬ＿Ｎ信号と、Ｒ＿ＯＴ＿ＫＩＬＬ＿Ｎ信号の状態レジスタが一致していないと判定した場合（ステップＳ８４；Ｎｏ）、ＳＶＣファームウェア２３ａは、ＳＶＣ＃０の回路故障と判断し、ＳＶＣ＃０の交換を促す（ステップＳ８６）。つまり、ＳＶＣ＃０側で入力したハイレベルとループバックした信号の信号レベルが一致していないので、ＳＶＣ＃０側は故障であると判断される。そして、ＳＶＣファームウェア２３ａは、故障箇所特定処理を終了する。
［実施例２の効果］
上記実施例２によれば、ＳＶＣ３は、信号線４１を流れる信号について、状態レジスタ３１１に向けての出力をオン／オフするバススイッチ３２をさらに有する。そして、ＳＶＣ２は、信号の信号レベルに張り付く異常であることが検出された場合、バススイッチ３２をオフ（切断状態）にする。そして、ＳＶＣ２は、状態レジスタ３１１に保持された信号レベルまたはループバック状態レジスタ５１１に保持された信号レベルを用いて、ＳＶＣ２およびＳＶＣ３のいずれが異常であるのかを特定する。かかる構成によれば、ＳＶＣ２は、信号の信号レベルに張り付く異常であることが検出された場合に、ＳＶＣ２およびＳＶＣ３のいずれが異常であるのかを特定するので、交換するべきＳＶＣを決定でき、円滑にシステムを運用することが可能となる。
また、上記実施例２によれば、ＳＶＣ２は、信号のハイレベルに張り付く異常であることが検出された場合、バススイッチ３２をオフ（切断状態）にする。そして、ＳＶＣ２は、状態レジスタ３１１によって保持された信号の信号レベルがハイレベルである場合、ＳＶＣ３が異常であることを特定する。一方、ＳＶＣ２は、状態レジスタ３１１によって保持された信号の信号レベルがローレベルである場合、ＳＶＣ２が異常であることを特定する。かかる構成によれば、ＳＶＣ２は、ＳＶＣ３のバススイッチ３２の切断状態を利用して、切断状態である場合に保持されるべきローレベルが保持されているか否かで異常のＳＶＣを特定する。この結果、ＳＶＣ２は、信号のハイレベルに張り付く異常である場合に、容易に異常のＳＶＣを特定できる。
また、上記実施例２によれば、ＳＶＣ２は、信号のローレベルに張り付く異常であることが検出された場合、信号線４１にハイレベルの信号を入力し、バススイッチ３２をオフ（切断状態）にする。そして、ＳＶＣ２は、ループバック状態レジスタ５１１によって保持された信号の信号レベルが入力した信号レベルと一致しない場合、ＳＶＣ２の異常であることを特定する。一方、ＳＶＣ２は、ループバック状態レジスタ５１１によって保持された信号の信号レベルが入力した信号レベルと一致する場合、ＳＶＣ３の異常であることを特定する。かかる構成によれば、ＳＶＣ２は、ＳＶＣ２のループバック状態レジスタ５１１を利用して、ループバック状態レジスタ５１１に、入力した信号レベルであるハイレベルが保持されているか否かで異常のＳＶＣを特定する。この結果、ＳＶＣ２は、信号のローレベルに張り付く異常である場合に、容易に異常のＳＶＣを特定できる。
［その他］
なお、実施例１、２では、ＲＡＩＤシステム９、９Ａが、信号線４１、４２を対象に、特定の信号レベルに張り付く回路故障を検出し、検出した回路故障の故障箇所を特定した。しかしながら、かかるシステムは、ＲＡＩＤシステムに限定されず、冗長化された装置間で信号線を用いて相互に通信するシステムであれば良い。
また、実施例１、２では、ＲＡＩＤシステム９、９Ａが、初期化信号を扱う信号線４１、４２を対象に、特定の信号レベルに張り付く回路故障を検出し、検出した回路故障の故障箇所を特定するようにした。しかしながら、ＲＡＩＤシステム９、９Ａは、初期化信号でない信号を扱う信号線を対象に、特定の信号レベルに張り付く回路故障を検出し、検出した回路故障の故障箇所を特定するようにしても良い。これにより、ＲＡＩＤシステム９、９Ａでは、特定の信号レベルに張り付く回路故障の検出および故障箇所の特定を、汎用的に行うことができる。
以上説明した実施形態及びその変形例に関し、更に以下の付記を開示する。
（付記１）信号線を用いて相互に通信する第１の装置および第２の装置を有するシステムにおいて、
前記第１の装置は、
前記第２の装置から前記信号線を用いて出力される信号の信号レベルを保持する保持部を有し、
前記第２の装置は、
前記信号線に所定のレベルの信号を入力し、前記保持部によって保持された信号の信号レベルが、入力したレベルと一致しない場合に、信号のレベルが特定のレベルから変化しない異常であることを検出する検出部を有する
ことを特徴とするシステム。
（付記２）前記第１の装置は、
前記信号線を流れる信号について、前記保持部に向けての出力をオン／オフするスイッチをさらに有し、
前記第２の装置は、
前記信号線に入力された信号の信号レベルをループバックさせて保持するループバック保持部と、
前記検出部によって信号の信号レベルからレベルが変化しない異常であることが検出された場合、前記スイッチをオフしたうえで、前記保持部に保持された信号レベルまたは前記ループバック保持部に保持された信号レベルを用いて、前記第１の装置および前記第２の装置のいずれが異常であるのかを特定する異常特定部をさらに有する
ことを特徴とする付記１に記載のシステム。
（付記３）前記異常特定部は、前記検出部によって信号のハイレベルからレベルが変化しない異常が検出された場合、前記スイッチをオフしたうえで、前記保持部によって保持された信号の信号レベルがハイレベルである場合、前記第１の装置が異常であることを特定し、前記保持部によって保持された信号の信号レベルがローレベルである場合、前記第２の装置が異常であることを特定する
ことを特徴とする付記２に記載のシステム。
（付記４）前記異常特定部は、前記検出部によって信号のローレベルからレベルが変化しない異常が検出された場合、前記信号線にハイレベルの信号を入力し、前記スイッチをオフしたうえで、前記ループバック保持部）によって保持された信号の信号レベルが入力した信号レベルと一致しない場合、前記第１の装置が異常であることを特定し、前記ループバック保持部によって保持された信号の信号レベルが入力した信号レベルと一致する場合、前記第２の装置が異常であることを特定する
ことを特徴とする付記２に記載のシステム。
（付記５）前記検出部は、システムの運用中に、定期的または不定期的に前記異常の検出を実行することを特徴とする付記１から付記３のいずれか１つに記載のシステム。
（付記６）信号線を用いて相互に通信する第１の装置および第２の装置を有するシステムの異常箇所特定方法において、
前記第２の装置が、前記信号線に所定のレベルの信号を入力し、
前記第１の装置が、該入力した信号を前記第２の装置から前記信号線を用いて出力される信号の信号レベルを保持し、
前記第２の装置が、該保持する処理によって保持された信号の信号レベルが、入力したレベルと一致しない場合に、信号のレベルが特定のレベルから変化しない異常を検出する
各処理を実行することを特徴とする異常箇所特定方法。
１ ＲＡＩＤ装置
２、３ ＳＶＣ
９、９Ａ ＲＡＩＤシステム
２１、３１ ＦＰＧＡ
２２、３２ バススイッチ
２３、３３ ＭＰＵ
２３１ 故障検出部
２３ａ、３３ａ ＳＶＣファームウェア
２１１、２１３ 制御レジスタ
２１２、２１４ バッファ
３１１、３１２ 状態レジスタ
４１〜４４ 信号線
５１１、５１３ ループバック状態レジスタ
５１２、５１４ バッファ
５１５ 制御レジスタ
５１６、５１７ 故障箇所特定部

Claims (4)

  1. 信号線を用いて相互に通信する第１の装置および第２の装置を有するシステムにおいて、
    前記第１の装置は、
    前記信号線を流れる信号の出力をオン／オフするスイッチと、
    前記第２の装置から前記信号線を用いて出力される信号の信号レベルを保持し、前記第２の装置の指示により、前記スイッチがオフされると、グラウンドと接続される保持部と、
    前記第２の装置の要求により、前記保持部によって保持された信号レベルを前記第２の装置に通知する通知部と、
    を有し、
    前記第２の装置は、
    前記信号線に特定のレベルの信号を入力する入力部と、
    前記入力部によって前記信号線に入力された信号の信号レベルをループバックさせて保持するループバック保持部と、
    前記入力部によって入力された信号の信号レベルの通知を要求する要求部と、
    前記第１の装置から通知された信号レベルが、前記入力部によって入力された特定のレベルと一致しない場合に、信号レベルが前記特定のレベルと異なるレベルから変化しない異常であることを検出する検出部と、
    前記検出部によって信号の信号レベルからレベルが変化しない異常であることが検出された場合、前記スイッチをオフするように指示する指示部と、
    前記第１の装置から通知された信号レベルおよび変化しない信号レベル、または前記ループバック保持部に保持された信号レベルおよび変化しない信号レベルを用いて、前記第１の装置および前記第２の装置のいずれが異常であるのかを特定する異常特定部と、
    を有することを特徴とするシステム。
  2. 前記保持部は、前記スイッチがオフされると、グラウンドと接続され、
    前記異常特定部は、前記検出部によって信号のハイレベルからレベルが変化しない異常が検出された場合、前記スイッチをオフしたうえで、前記保持部によって保持された信号の信号レベルがハイレベルである場合、前記第１の装置が異常であることを特定し、前記保持部によって保持された信号の信号レベルがローレベルである場合、前記第２の装置が異常であることを特定する
    ことを特徴とする請求項１に記載のシステム。
  3. 前記保持部は、前記スイッチがオフされると、グラウンドと接続され、
    前記異常特定部は、前記検出部によって信号のローレベルからレベルが変化しない異常が検出された場合、前記信号線にハイレベルの信号を入力し、前記スイッチをオフしたうえで、前記ループバック保持部によって保持された信号の信号レベルが入力した信号レベルと一致しない場合、前記第２の装置が異常であることを特定し、前記ループバック保持部によって保持された信号の信号レベルが入力した信号レベルと一致する場合、前記第１の装置が異常であることを特定する
    ことを特徴とする請求項１に記載のシステム。
  4. 信号線を用いて相互に通信する第１の装置および第２の装置を有するシステムの異常箇所特定方法において、
    前記第２の装置が、
    前記信号線に特定のレベルの信号を入力し、
    前記信号線に入力された信号の信号レベルをループバックさせて第２の記憶部に保持し、
    該入力された信号の信号レベルの通知を前記第１の装置に要求し、
    前記第１の装置が、
    第１の記憶部に向けての出力をオン／オフするスイッチがオンである場合に、該入力された信号を前記第２の装置から前記信号線を用いて出力される信号の信号レベルを前記第１の記憶部に保持し、
    前記第２の装置の要求により、前記第１の記憶部に保持された信号レベルを前記第２の装置に通知し、
    前記第２の装置が、
    前記第１の装置から通知された信号レベルが、該入力された信号の特定のレベルと一致しない場合に、信号レベルが前記特定のレベルと異なるレベルから変化しない異常であることを検出し、前記スイッチをオフするように指示し、
    前記第１の装置が、
    前記第２の装置の指示により、前記スイッチをオフし、前記第１の記憶部をグラウンドと接続し、
    前記第２の装置の要求により、前記第１の記憶部に保持された信号レベルを前記第２の装置に通知し、
    前記第２の装置が、
    前記第１の装置から通知された信号レベルおよび変化しない信号レベル、または前記第２の記憶部に保持された信号レベルおよび変化しない信号レベルを用いて、前記第１の装置および前記第２の装置のいずれが異常であるのかを特定する
    各処理を実行することを特徴とする異常箇所特定方法。
JP2012147931A 2012-06-29 2012-06-29 システムおよび異常箇所特定方法 Expired - Fee Related JP6094070B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012147931A JP6094070B2 (ja) 2012-06-29 2012-06-29 システムおよび異常箇所特定方法
US13/929,187 US9086963B2 (en) 2012-06-29 2013-06-27 System and defect position specifying method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147931A JP6094070B2 (ja) 2012-06-29 2012-06-29 システムおよび異常箇所特定方法

Publications (2)

Publication Number Publication Date
JP2014010714A JP2014010714A (ja) 2014-01-20
JP6094070B2 true JP6094070B2 (ja) 2017-03-15

Family

ID=49779553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147931A Expired - Fee Related JP6094070B2 (ja) 2012-06-29 2012-06-29 システムおよび異常箇所特定方法

Country Status (2)

Country Link
US (1) US9086963B2 (ja)
JP (1) JP6094070B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221674B2 (ja) * 2013-11-19 2017-11-01 富士通株式会社 情報処理装置，制御装置及び制御方法
JP6307847B2 (ja) * 2013-11-19 2018-04-11 富士通株式会社 情報処理装置，制御装置及び制御プログラム
CN106201759B (zh) * 2016-07-14 2023-08-01 浙江众合科技股份有限公司 一种防止fpga寄存器粘连的检测系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209555A (ja) * 1988-02-17 1989-08-23 Fuji Electric Co Ltd バスチェック装置
JPH0425955A (ja) * 1990-05-22 1992-01-29 Nec Corp バスインタフェース診断装置
JPH11143783A (ja) 1997-11-07 1999-05-28 Hitachi Ltd コンピュータシステムの二重化メモリ診断方法
JP2001005743A (ja) * 1999-06-17 2001-01-12 Toyo Commun Equip Co Ltd 伝送装置
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
EP1394559A1 (de) * 2002-08-27 2004-03-03 Siemens Aktiengesellschaft Verfahren und Anordnung zur Erkennung und Behebung von Leitungsdefekten
US8065481B1 (en) * 2004-04-20 2011-11-22 Seagate Technology Llc RAID system and method compatible with improved drive select
JP2006139634A (ja) * 2004-11-15 2006-06-01 Hitachi Ltd 設備管理装置、通信路診断装置及び設備管理方法
JP2007011682A (ja) * 2005-06-30 2007-01-18 Hitachi Ltd 記憶制御装置及び記憶制御装置のパス切替方法

Also Published As

Publication number Publication date
JP2014010714A (ja) 2014-01-20
US9086963B2 (en) 2015-07-21
US20140006873A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
US7421615B2 (en) Apparatus, method and system for selectively coupling a LAN controller to a platform management controller
US20050086544A1 (en) Method and apparatus for correlating system resources to a particular line cord
JP5296878B2 (ja) １つまたは複数の交換ユニットのテストを管理するために１つまたは複数の交換可能ユニットを含むコンピュータ化ストレージ・システムで使用するための方法、装置、およびプログラム（交換ユニットのテストを管理するために交換可能ユニットを含むコンピュータ化ストレージ・システム）
US20040039981A1 (en) Method and apparatus for identifying one or more devices having faults in a communication loop
US7890810B1 (en) Method and apparatus for deterministic fault injection of storage shelves in a storage subsystem
US12038818B2 (en) Device and method for verifying a component of a storage device
JP6094070B2 (ja) システムおよび異常箇所特定方法
CN113992501A (zh) 一种故障定位系统、方法及计算装置
EP2784677A1 (en) Processing apparatus, program and method for logically separating an abnormal device based on abnormality count and a threshold
CN103176581B (zh) 电源管理装置及电源管理方法
CN110469529B (zh) 服务器风扇控制系统
US20150098317A1 (en) Linear protection switching method and apparatus for protecting network segmented into multi-domain
US7436291B2 (en) Protection of devices in a redundant configuration
KR102018225B1 (ko) 연결 방법
JP5104773B2 (ja) データ転送システム、データ転送装置およびデータ転送方法
JP6285123B2 (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
JP2007274153A (ja) ファイバチャネルスイッチにおける障害装置の切り離し方法
US7558192B1 (en) Method to increase system availability of critical hardware components
JP6361202B2 (ja) 情報処理装置、診断方法、及び、プログラム
JP2014164488A (ja) 制御装置、制御方法、及び制御プログラム
JP2002319927A (ja) 伝送路切替装置及び伝送システム
JP2018147510A (ja) サーバ装置およびサーバシステム
JP2015148973A (ja) 監視デバイス、管理デバイス、電子装置、状態通知方法、対処方法、およびコンピュータ・プログラム
EP4631226A1 (en) Smart online link repair and job scheduling in machine learning supercomputers
CN119270041A (zh) 传输接口电路的故障检测方法以及传输接口电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees