JP6080854B2

JP6080854B2 - マルチチャネル広帯域通信システムにおいてデジタルプリディストーションの帯域幅を増大するシステム及び方法

Info

Publication number: JP6080854B2
Application number: JP2014532074A
Authority: JP
Inventors: ワン−ジョンキム，; ショーンパトリックステープルトン，
Original assignee: ダリシステムズカンパニーリミテッド
Priority date: 2011-09-22
Filing date: 2012-09-24
Publication date: 2017-02-15
Anticipated expiration: 2032-09-24
Also published as: US20200358466A1; CN103858337B; EP2759056A4; US20230370098A1; CN103858337A; US20130077713A1; US20140376661A1; US10256853B2; US8873674B2; WO2013044238A1; US20160191087A1; US9197259B2; KR20140067143A; US20220231714A1; US20200021319A1; US10749553B2; EP2759056A1; KR102011161B1; US11245429B2; JP2014526863A

Description

発明の背景

[0001]本発明は、一般に、多重変調技法を使用する広帯域通信システムに関する。より詳細には、本発明は、マルチチャネル広帯域無線送信機における非線形性及び／又はメモリ効果を補償するために、デジタルプリディストーション線形化ための瞬時帯域幅又は動作帯域幅を増大する方法に関する。

[0002]無線周波数（ＲＦ：ｒａｄｉｏｆｒｅｑｕｅｎｃｙ）電力増幅器（ＰＡ：ｐｏｗｅｒａｍｐｌｉｆｉｅｒ）の線形性及び効率性は、高いピーク対平均電力比（ＰＡＲ：ｐｅａｋ−ｔｏ−ａｖｅｒａｇｅｐｏｗｅｒｒａｔｉｏ）値を持つ非一定包絡線デジタル変調方式の重大な設計の課題となってきた。こうした課題は、無線通信システムにおいてスペクトル効率性の重要性が高まった結果として生じた。ＲＦＰＡは、ＰＡの出力において振幅変調−振幅変調（ＡＭ−ＡＭ）歪み及び振幅変調−位相変調（ＡＭ−ＰＭ）歪みを生成する非線形を有する。これらの望ましくない効果は、隣接チャネルのスペクトル再生、及びエラーベクトル振幅（ＥＶＭ：ｅｒｒｏｒｖｅｃｔｏｒｍａｇｎｉｔｕｄｅ）を低下させることもある帯域内歪みを引き起こす場合がある。市販の無線通信システムは、たとえば、２０ＭＨｚ〜２５ＭＨｚの範囲の帯域幅を採用することができる。そのような例において、それらのスペクトル再生効果は、１０ＭＨｚ〜１２５ＭＨｚの幅を超える周波数帯域にわたり望ましくない影響をもたらす。潜在的な影響は、システム間及びシステム内の干渉を含むことができる。したがって、当技術分野において、通信システムに関連する改善された方法及びシステムが必要とされている。

[0003]スペクトル再生及び帯域内歪み効果を除去又は低減するために、ＲＦＰＡアプリケーションに線形化技法を採用することが望ましい。フィードバック、フィードフォワード、及びプリディストーションのような、さまざまなＲＦＰＡ線形化技法が文献で提案されてきた。もっとも期待される線形化技法の１つは、デジタル信号プロセッサの最近の進歩を活用する、ベースバンドデジタルプリディストーション（ＤＰＤ：ｂａｓｅｂａｎｄｄｉｇｉｔａｌｐｒｅｄｉｓｔｏｒｔｉｏｎ）である。ＤＰＤは、幅広く使用されている従来のフィードフォワード線形化技法と比較すると、システムの複雑さが低減されて、より優れた線形性及びより高い電力効率を達成することができる。さらに、ソフトウェア実装は、マルチスタンダード環境に望ましい再構成可能性機能をデジタルプリディストータ（ｄｉｇｉｔａｌｐｒｅｄｉｓｔｏｒｔｅｒ）にもたらす。加えて、ドハティ電力増幅器（ＤＰＡ：Ｄｏｈｅｒｔｙｐｏｗｅｒａｍｐｌｉｆｉｅｒ）のような効率増強技法を使用するＰＡは、線形性を犠牲にして、従来のＰＡ設計よりも高い効率を達成することができる。したがって、効率増強技法を使用するＤＰＡとＤＰＤを組み合わせることで、システム線形性及び全般的な効率を最大化できる可能性をもたらす。

[0004]次世代無線システムの瞬時帯域幅（たとえば、２５ＭＨｚを超える）の要求は、引き続き高まっているが、それはＤＰＤ処理速度が相応に高められる必要があることを意味する。このより高い処理速度は、結果として新しいデジタルプラットフォーム設計の取り組みをもたらすことになり、完成するためには多くの場合、数ヶ月間の期間並びに膨大なスタッフリソース及びコストを要する可能性がある。より高い処理速度はまた、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、デジタルアナログ変換器（ＤＡＣ：ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇｃｏｎｖｅｒｔｅｒ）、及びアナログデジタル変換器（ＡＤＣ：ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ）においてＤＰＤのサンプリングレートが増大するため、システムコストが高まり、消費電力量が増大するという結果をもたらす可能性もある。加えて、ＲＦ／ＩＦフィルタ要件はさらに切迫しており、そのためシステムコストと複雑さを増大させる可能性もある。より広い瞬時帯域幅を持つＤＰＤを有することのもう１つの典型的な結果には、メモリ効果の増大がある。メモリ効果は、ＤＰＤアルゴリズムを、さらにいっそう複雑なものにする可能性があり、設計、最適化、及びテストを行なうためにより長い時間を要することになる。

[0005]本発明の実施形態は、高度の複雑性及びコストを加えることなく、より広い帯域幅をもたらすＤＰＤ線形化の方法及びシステムを提供する。

[0006]したがって、本発明の実施形態は、上記で論じた制限事項を克服する。本発明の実施形態は、マルチチャネル広帯域無線送信機の既存のデジタルプラットフォームに高価な変更を加えることなく、ＤＰＤ線形帯域幅を増大させる方法を提供する。上記の目的を達成するため、本発明の一部の実施形態によれば、ＤＰＤフィードバック信号が、ＤＰＤフィードバック経路の狭帯域通過フィルタと共に採用される。本明細書において説明される実施形態は、消費電力量及び／又はコストを増大させる結果をまねくおそれのある、デジタル信号処理コンポーネントへの変更を伴うことなく、既存のデジタル送信機システムで取得可能なＤＰＤ帯域幅を拡張することができる。

[0007]本発明を用いることで、従来の技法にまさる多数の利点が達成される。本明細書においてさらに詳細に説明されるように、ＤＰＤ出力に対するデジタル有限インパルス応答（ＦＩＲ：ｆｉｎｉｔｅｉｎｐｕｌｓｅｒｅｓｐｏｎｓｅ）フィルタの特性は、ＤＰＤ出力及びフィードバック入力に基づく間接学習アルゴリズムにエラーを生じるおそれのある、歪みの重複を回避するために重要である。そのため、膨大数のタップを持つデジタルＦＩＲフィルタを利用する必要が生じる可能性がある。本発明の実施形態は、ＤＰＤ入力及びフィードバック入力に基づく直接学習アルゴリズムを使用することによって、デジタルＦＩＲフィルタの除去を図ることができる。したがって、本発明の実施形態は、マルチバンドアプリケーションの場合、さらにシングルバンドアプリケーションの場合にも、マルチプライヤーの数を減らすことができる。さらに、係数の計算にエラーを生じる可能性のある、歪みの重複を回避するために、アナログフィードバック経路のアナログフィルタ特性も提供されてもよい。したがって、本発明の実施形態は、大きく高価な１つ又は複数の多極セラミックフィルタの必要を軽減又は排除して、フィードバックＡＤＣのエイリアスのみを除去する１つ又は複数のあまり厳重ではないセラミックフィルタに置き換える。したがって、膨大数のタップを持つデジタルＦＩＲフィルタは、重複を回避するために挿入されてもよい。さらに、１つのフィルタは、マルチバンドアプリケーションに共有されてもよい。その結果、本発明の実施形態は、通常のセラミックフィルタ、及び膨大数のタップを持つ１つの先鋭なデジタルフィルタを利用することができる。本発明の以上の実施形態及びその他の実施形態は、その利点及び特徴の多くと共に、後段の文章及び添付の図面と併せてさらに詳細に説明される。

[0008]本発明のさらなる目的及び利点は、添付の図面と併せて以下の詳細な説明から、より深く理解されうる。

本発明の実施形態によるＤＰＤ線形帯域幅を増大させる方法を示す簡略化された流れ図である。本発明の１つの実施形態によるマルチキャリア広帯域電力増幅器システムを示す概略ブロック図である。本発明のもう１つの実施形態によるマルチキャリア広帯域電力増幅器システムを示す概略ブロック図である。従来のシステムのＤＰＤ帯域幅特性を示すグラフである。従来のシステムのＤＰＤ帯域幅特性を示すグラフである。従来のシステムのＤＰＤ帯域幅特性を示すグラフである。従来のシステムのＤＰＤ帯域幅特性を示すグラフである。本発明の実施形態によるＤＰＤ帯域幅特性を示すグラフである。本発明の実施形態によるＤＰＤ帯域幅特性を示すグラフである。本発明の実施形態によるＤＰＤ帯域幅特性を示すグラフである。本発明の実施形態によるＤＰＤ帯域幅特性を示すグラフである。ＤＰＤを採用する従来のシステムのスペクトル出力応答を示すプロットである。本発明のさまざまな実施形態によるシステムのスペクトル出力応答を示すプロットである。本発明のさまざまな実施形態によるシステムのスペクトル出力応答を示すプロットである。本発明のさまざまな実施形態によるシステムのスペクトル出力応答を示すプロットである。

発明の詳細な説明

[0016]概して、本発明のＤＰＤ技法は、隣接チャネル電力比（ＡＣＰＲ：ａｄｊａｃｅｎｔｃｈａｎｎｅｌｐｏｗｅｒｒａｔｉｏ）を効果的に高めることができる。しかし、ＤＰＤパフォーマンスは、ＤＰＤフィードバック経路に採用されるＡＤＣの速度限界に関連付けられている制限された帯域幅の影響を受ける。このＡＤＣは、ＤＰＤフィードバック信号を処理するために極めて重要である。より高いサンプリングレートを持つＡＤＣを採用するために製品設計を変更することで、ＤＰＤパフォーマンスの強化につながる可能性もあるが、その手法は、ＤＰＤ機能の複雑さ及びコストを増大させて、その結果システムのコストをさらに高める結果となる。これは、明らかに、新たに進化を遂げるシステム要件を満たすためには望ましくない手法である。以上の制限事項を克服するために、本発明は、ＤＰＤが、ＰＡ出力信号の低減された帯域幅にわたり歪み低減をもたらすためにのみ必要とされるように、周波数分割二重無線システムに関連付けられているデュプレクサの帯域特性を利用する。したがって、本発明によって提供されるシステムは、これ以降、拡張帯域幅デジタルプリディストーション（ＥＰＷＤＰＤ：ｅｎｈａｎｃｅｄ−ｂａｎｄｗｉｄｔｈｄｉｇｉｔａｌｐｒｅｄｉｓｔｏｒｔｉｏｎ）システムと称される。ＥＢＷＤＰＤシステムの実施形態は、添付の図面に関して説明される。

[0017]従来のシステムにおいて、ＤＰＤシステムに関連付けられている帯域幅は、通常、入力信号の帯域幅の５倍である必要がある。たとえば、２０ＭＨｚの入力信号帯域幅を持つ従来のシステムの場合、ＤＰＤ機能は、ＤＰＤ出力及びＤＰＤフィードバック入力について少なくとも１００ＭＨｚの帯域幅を必要とするが、これはフィードバックＡＤＣサンプリングレートが少なくとも２００Ｍｓｐｓでなければならないことを意味する。このサンプリングレートは、従来のＤＰＤ実装にとって極めて重要な要素である。

[0018]図２は、本発明の１つの実施形態によるマルチキャリア広帯域電力増幅器システムを示す概略ブロック図である。図２に示されるシステムは、デジタル複素入力サンプル２０１（２０ＭＨｚの帯域幅を持つ）と、デジタルプリディストーション回路２０２（１００ＭＨｚを超える帯域幅を持つ）と、フィードバック帯域通過フィルタ２０４（ＦＢＢＰＦ）の帯域幅と同様の帯域幅を持つデジタルフィルタ２０３と、デジタルアナログ変換器２０５と、ＡＱＭとして示されるＩＱ変調器２０６と、電力増幅器２０７と、デュプレクサ（２０ＭＨｚの帯域幅を持つ）２０８と、ＰＡ２１０の出力で結合された出力の低電力フィードバックＲＦ帯域通過フィルタ２０４（ＲＦＦＢＢＰＦ）を持つ無線周波数ダウンコンバート回路２０９と、ＤＰＤフィードバック経路のアナログデジタル変換器２１０（ＦＢＢＰＦ帯域幅値の２倍以上大きいサンプリングレートを採用することによって得られるＲＦＦＢＢＰＦ帯域幅よりも通常大きい帯域幅を持つ）とを備える。ＲＦＦＢＢＰＦ２０４フィルタは、フィードバック信号をフィルタリングして、電力増幅器の出力と比較すると低減された帯域幅により特徴付けられる信号を提供する。ＤＰＤ係数は、フィルタ２０４に関連付けられている低減された帯域幅を有する、ＲＦＦＢＢＰＦ２０４によって生成されたフィードバック信号から抽出される。

[0019]ＤＰＤ２０２は、入力信号の３次及び５次の拡張に関連付けられている歪み成分を導入するが、それによりＤＰＤ出力帯域幅が２０ＭＨｚ入力信号に基づく約１００ＭＨｚよりも大きくなる。ＤＰＤ出力（１００ＭＨｚを超える帯域幅を持つ）及びフィードバック信号（ＦＢＢＰＦ帯域幅を持つ）からの不正確なエラー計算に起因するＤＰＤアルゴリズムの不安定を回避するために、ＤＰＤ出力は、ＲＦＦＢＢＰＦ２０４の帯域幅値と同様の帯域幅値を有するデジタルフィルタ２０３によってフィルタリングされる。本発明の実施形態は、図７Ａから図７Ｃに関連してさらに詳細に説明されるように、適切な帯域幅値を持つＲＦＦＢＢＰＦ２０４を利用する。フィルタ２０４の帯域幅は、ＤＰＤ帯域幅よりも小さいが、これはフィルタ２０４がＤＰＤ帯域幅と等しい帯域幅を有する従来のシステムとは対照的である。加えて、ＡＤＣ２１０は、一部の実施形態において、ＤＰＤ帯域幅よりも小さい、ＦＩＲフィルタ２０３に関連付けられている帯域幅を有する。

[0020]従来のシステムと比較すると、図２に示されるマルチキャリア広帯域電力増幅器システムのさまざまなコンポーネントの帯域幅は低減され、それによってシステムの複雑さとコストが低減されることに留意されたい。一例として、デジタルフィルタ２０３は、デジタルプリディストーション回路の帯域幅に基づく１００ＭＨｚを超えるのではなく、フィードバック帯域通過フィルタ２０４の帯域幅と同様の帯域幅を有する。ＡＤＣ２１０は、ＦＢＢＰＦ帯域幅値の２倍以上大きいサンプリングレートを採用することによって得られるＲＦＦＢＢＰＦ帯域幅よりも通常大きい帯域幅を有する。したがって、本発明の実施形態は、従来のシステムにおける従来のコンポーネントよりも、低い帯域幅及びサンプリングレートで動作するコンポーネントを利用して、システムのコスト及び複雑さを低減する。

[0021]図３は、本発明のもう１つの実施形態によるマルチキャリア広帯域電力増幅器システムを示す概略ブロック図である。この実施形態は、図２に示されるシステムと一部の共通の特徴を共有し、一部相違点もある。図３に示されるように、システムは、低電力狭帯域ＩＦ帯域通過フィルタ３０１を含む。図３に示されるシステムにより提供される本発明の実施形態は、ＲＦ帯域通過フィルタを使用する場合と比較すると、ＩＦＢＰＦフィルタを使用してさらに容易に低コストで設計及び実装してもよい。ＩＦフィルタにより、本発明は、共通のＩＦ周波数の使用に基づいてさまざまなアプリケーションで採用されるシステムに適用可能である。図２に示される実施形態の場合と同様に、ＩＦＦＢＢＰＦに従うフィードバックＡＤＣは、ＤＰＤフィードバック経路のＦＢＢＰＦ帯域幅値の２倍以上大きいサンプリングレートを採用する。このサンプリングレートを採用することで、高いパフォーマンスを提供しながら、実装コストを低減することができる。フィードバックループは、増幅器歪みを補償する歪みを導入するために使用される入力（たとえば、電力増幅器２０７の歪みの測定）を提供する。

[0022]図２及び図３に示される実施形態は、従来のシステムに使用される帯域幅よりも小さい（たとえば、＞１００ＭＨｚ）帯域幅によって特徴付けられるデジタルフィルタ２０３を採用してもよい。加えて、図２及び図３に示される実施形態は、ＰＡ出力に結合された低電力フィードバックＩＦＢＰＦ又はＲＦＢＰＦを含んでもよい。したがって、フィルタリングは、本発明のさまざまな実施形態によるＲＦ又はＩＦにおいて実行されてもよい。

[0023]図４Ａから図４Ｄは、従来のシステムのＤＰＤ帯域幅特性を示すグラフである。従来のシステムのＤＰＤ帯域幅は、入力信号の帯域幅の値の５倍以上である必要がある。図４Ａは、ＤＰＤ入力信号を示す。図４Ｂは、ＦＢＢＷのかなり広い帯域幅にわたる歪み成分（濃いシェーディング部分）を伴うフィードバック信号を示す。図４Ｃは、ＦＩＲデジタルフィルタ帯域通過特性と共に（フィードバック信号に基づく）プリディストーション成分を伴うＤＰＤ出力信号を示す。プリディストーション成分を伴う信号は、ＤＰＤ帯域幅よりもわずかに小さい帯域幅を有する。図４Ｄは、歪みがキャンセルされているＰＡ／デュプレクサ出力信号を示す。データは中央スペクトル帯域に含まれ、歪みは図４Ｂに示され、１８０°位相偏移した（位相外れ）歪み成分は図４Ｃに示されており、その結果歪みがキャンセルされて、信号は大きな帯域外電力を伴うことなく図４Ｄに示される。一部の実施態様において、ＤＰＤ２０２の出力における信号は、図４Ｂに示される信号と同様である。

[0024]図４Ｄに示されるように、デュプレクサの帯域幅は、データスペクトルの帯域幅よりもわずかに大きい。本発明の実施形態は、デュプレクサ２０８のフィルタリング特性を利用して、スペクトルから帯域外電力の一部を除去することを支援する。デュプレクサの使用により、フィルタリング機能を提供するデュプレクサで、帯域幅全体（たとえば、ＦＢＢＷ）を修正する必要はないが、帯域幅の一部のみを修正する必要がある。

[0025]図５Ａから図５Ｄは、本発明の実施形態によるＤＰＤ帯域幅特性を示すグラフである。図２に関連して上記で説明されているように、ＤＰＤ帯域幅は、従来のシステムに必要とされる帯域幅よりも小さい、ＦＢＢＰＦ帯域幅に関連付けられている。図５Ａは、ＤＰＤ入力信号を示す。図５Ｂは、ＦＢＢＰＦ２０４の後のフィードバック信号の帯域幅を示す。図５Ｂに示されるように、ＦＢＢＰＦ２０４の後のフィードバック信号の帯域幅は、ＤＰＤ帯域幅と比較すると低減されている。したがって、図２を参照すると、ＲＦフィードバック帯域通過フィルタ（ＲＦＦＢＢＰＦ）２０４は、図５Ｂに示されるような帯域幅を有する。この帯域幅は、ＤＰＤ帯域幅と比較して低減されている。

[0026]図５Ｃは、従来のシステムの特性と比較して、より狭いＦＩＲデジタルフィルタ帯域通過特性と共に（フィードバック信号に基づく）プリディストーション成分を伴うＤＰＤ出力信号を示す。プリディストーション成分を伴う信号は、ＤＰＤ帯域幅よりもはるかに小さい帯域幅を有する。図５Ｃに示されるように、プリディストーション成分４３０（図４Ｃを参照）は、プリディストーション成分５３０よりも大きい。これは、ＲＦＦＢＢＰＦ２０４によってもたらされたフィルタリング特性に起因する。プリディストーション成分５３０に関連付けられている帯域幅が、ＤＢＤＢＷよりもはるかに狭いことに留意されたい。

[0027]図５Ｄは、ＰＡ／デュプレクサ出力信号を示す。図４Ｄとは対照的に、デュプレクサは、入力信号の十分に帯域幅外の出力歪みの低減に重要な役割と果たしている。望ましい信号のそれぞれの帯域端の付近で、ＤＰＤはかなりの量の歪み低減をもたらす。したがって、デュプレクサのフィルタリング特性を使用することで、それ以外の場合に使用可能な範囲よりも小さい範囲にわたる補償が可能になる。キャリアの付近で、本明細書において使用されるデジタルプリディストーション技法の結果、帯域外電力（データスペクトルの外部）は、ほぼゼロである。帯域外電力は一部存在するが、電力の大部分はデュプレクサの帯域幅の外部であり、その結果電力の大部分はデュプレクサによってフィルタリングされる。

[0028]図６は、ＤＰＤを採用する従来のシステムのスペクトル出力応答を示すプロットである。図６における結果は、いかなるＦＢＢＰＦも用いない従来のＰＡシステムの場合である。結果は、４キャリアＷＣＤＭＡ（登録商標）入力信号（２０ＭＨｚの合計帯域幅を持つ）、及び６０Ｗの平均出力電力の場合である。歪みの帯域幅は、〜１００ＭＨｚ（すなわち、信号帯域幅の５倍）である。ＤＰＤは、２０ｄＢ以上歪みを低減する。

[0029]図７Ａから図７Ｃは、本発明のさまざまな実施形態によるシステムのスペクトル出力応答を示すプロットである。図７Ａから図７Ｃに示されるスペクトルは、ＦＢＢＰＦ帯域幅（ＦＩＲフィルタ２０３）のさまざまな値（それぞれ、２５ＭＨｚ、３０ＭＨｚ、及び４０ＭＨｚ）に基づくＤＰＤパフォーマンスを示す。２５ＭＨｚＦＢＢＰＦ帯域幅の場合、ＤＰＤパフォーマンスに関連付けられているスペクトルは、所定のレベルでノイズを含む。３０ＭＨｚ及び４０ＭＨｚのＦＢＢＰＦ帯域幅を使用するシステムは、従来のシステムのＤＰＤパフォーマンスに相当するＤＰＤパフォーマンスの結果をもたらすが、＞１００ＭＨｚとなりうる、従来のシステムに採用されているフィードバックＡＤＣよりもはるかに低いサンプリングレートを有するＡＤＣ２１０を使用する。加えて、本発明の実施形態は、信号帯域の５倍以上の帯域幅の典型的な値を有する従来のシステムの従来のフィルタよりもはるかに低い帯域幅によって特徴付けられるフィルタ２０３を利用する。システム帯域幅（すなわち、２５ＭＨｚ）は、図２のＲＦＦＢＢＦＰ２０４、又は図３のＩＦＦＢＢＰＦ３０１のフィードバックループ及び帯域幅を参照する。

[0030]表１は、値が図６及び図７Ａから図７Ｃの結果から導かれる、本発明の実施形態の隣接チャネル漏洩電力比（ＡＣＬＲ：ＡｄｊａｃｅｎｔＣｈａｎｎｅｌＬｅａｋａｇｅＰｏｗｅｒＲａｔｉｏ）パフォーマンスを示す表である。表１は、ＤＰＤを伴わないＰＡシステム、従来のＤＰＤ手法を伴うＰＡ、本発明による２５ＭＨｚＦＢＢＰＦのＤＰＤを伴うＰＡ、本発明による３０ＭＨｚＦＢＢＰＦのＤＰＤを伴うＰＡ、及び本発明による４０ＭＨｚＦＢＢＰＦのＤＰＤを伴うＰＡのＡＣＬＲパフォーマンスをさまざまな行で示す表である。表１に示されるデータに基づいて、３０ＭＨｚ最小帯域幅のＦＢＢＰＦを利用するシステムは、ＤＰＤを伴う従来のＰＡと同様のパフォーマンスを達成することができる。したがって、本発明の一部の実施形態は、３０ＭＨｚフィードバック経路帯域幅を利用する、つまりわずか６０Ｍｓｐｓのサンプリングレートを持つフィードバックＡＤＣが採用されうることを意味する。それは、同様のパフォーマンスに対して２００Ｍｓｐｓ又はそれ以上のサンプリングレートを持つフィードバックＡＤＣを必要とする従来のＤＰＤシステムと対照的である。

[0031]一部の実施形態において、６０ＭｓｐｓフィードバックＡＤＣは、２０ＭＨｚ瞬時入力信号帯域幅に使用され、デュプレクサは、２５ＭＨｚ帯域幅で使用される。一部の実施形態において、瞬時又は動作入力信号帯域幅よりもわずかに大きい帯域幅を有するデュプレクサが使用される。一部の実施形態において、フィードバック帯域幅の値は、瞬時又は動作入力信号帯域幅よりも約２０％大きい値で設定される。一部の実施形態において、６０ＭＨｚ瞬時又は動作入力信号帯域幅をサポートするシステムは、１４４Ｍｓｐｓサンプリングレートを持つフィードバックＡＤＣを採用した場合の結果のように、そのフィードバック帯域幅の値を７２ＭＨｚに設定させる。したがって、本発明の実施形態は、多くの従来のＤＰＤシステムにとって一般的な選択である、２５０Ｍｓｐｓサンプリングレートを持つフィードバックＡＤＣを採用する従来のＤＰＤシステムを使用することでは得られない（コスト及び複雑さの低減を含む）利点をもたらす。

[0032]表１に示されるように、ＤＰＤを伴わない電力増幅器は、それぞれ＋５ＭＨｚ及び−５ＭＨｚにおいて−３７．１ｄＢｃ及び−２８．２ｄＢｃのＡＣＬＲ値を有する。従来のシステムを使用して、−５１．６４ｄＢｃなど、及び−５０．３８ｄＢｃなどの値が達成される。本発明の実施形態を利用して、最後の３行に示されるように、それぞれ−４７．８９ｄＢｃ、−５０．８５ｄＢｃ、及び−５１．３５ｄＢｃの値が達成される。このように、パフォーマンスは、本発明の２５ＭＨｚシステムでわずかに低下しているが、３０ＭＨｚシステムではパフォーマンスが向上し、４０ＭＨｚシステムではほぼ同等である。したがって、本発明の実施形態は、従来のＤＰＤシステム（すなわち、１００ＭＨｚ））よりもはるかに狭い帯域幅（すなわち、４０ＭＨｚ）にわたり動作するシステムを利用することができる。

[0033]図１は、本発明の実施形態によるＤＰＤ線形帯域幅を増大させる方法を示す簡略化された流れ図である。方法１００は、ＤＯＤ（１０１）において複素入力信号を受信するステップと、ＤＰＤを使用して信号にプリディストーションを導入するステップ（１０２）とを含む。方法はまた、デジタルフィルタ（１０３）を使用して、プリディストーションを導入された信号をフィルタリングするステップと、フィルタリングされた信号をアナログ信号に変換するステップ（１０４）とを含む。プリディストーションを導入された信号をフィルタリングするステップは、ＤＰＤの帯域幅よりも狭いフィルタ帯域幅、たとえば３０ＭＨｚと５０ＭＨｚの間のフィルタ帯域にわたり、実行されてもよい。

[0034]方法は、アナログ信号を直交変調するステップ（１０５）、変調された信号を増幅するステップ（１０６）と、増幅された信号の一部を結合してフィードバック信号を供給するステップ（１０７）と、帯域通過フィルタを使用してフィードバック信号をフィルタリングするステップ（１０８）とをさらに含む。帯域通過フィルタを使用してフィードバック信号をフィルタリングするステップは、ＤＰＤの帯域幅よりも狭い帯域通過帯域幅にわたり実行されてもよく、たとえば、帯域通過帯域幅は３０ＭＨｚと５０ＭＨｚの間であってもよい。

[0035]加えて、方法は、フィルタリングされたフィードバック信号をダウンコンバートするステップ（１０９）と、ダウンコンバートされた信号をデジタル信号に変換するステップ（１１０）と、デジタル信号をフィードバック入力においてＤＰＤに供給するステップ（１１１）とを含む。ダウンコンバートされた信号を変換するステップは、ＤＰＤの帯域幅の２倍よりも小さいサンプリングレート、たとえば６０ＭＨｚと１００ＭＨｚの間のサンプリングレートで、実行されてもよい。

[0036]図１に示される固有のステップは、一部の実施形態によるＤＰＤ線形帯域幅を増大させる特定の方法を提供することを理解されたい。ステップのその他の順序も、代替的な実施形態に従って実行されてもよい。たとえば、本発明の代替的な実施形態は、上記で概説されるステップを、異なる順序で実行してもよい。さらに、図１に示される個々のステップは、個々のステップに適切なさまざまな順序で実行されうる複数のサブステップを含んでもよい。さらに、特定のアプリケーションに応じて、追加のステップが追加されるか、又は除去されてもよい。当業者であれば、多くの変形、変更、及び代替を理解するであろう。

[0037]本発明は、好ましい実施形態を参照して記述されてきたが、本発明が、実施形態に説明される詳細に限定されないことが理解されるであろう。さまざまな代替及び変更が前述の説明で示唆されており、当業者には、その他の代替及び変更が想到されるであろう。したがって、そのような代替及び変更はすべて、添付の特許請求の範囲において定義される本発明の範囲に含まれることが意図される。

Claims

入力信号を受信するように動作可能なデジタルプリディストータ（ＤＰＤ）であって、第１の帯域幅により特徴付けられるＤＰＤと、
前記ＤＰＤの出力に結合された第２の帯域幅により特徴付けられるフィルタと、
前記フィルタの出力に結合されたデジタルアナログ変換器と、
前記デジタルアナログ変換器の出力に結合された変調器と、
前記変調器の出力に結合された電力増幅器と、
前記電力増幅器の出力に結合されたデュプレクサと、
前記電力増幅器の出力および前記デュプレクサの入力に結合された第３の帯域幅により特徴付けられる帯域通過フィルタであって、フィードバック経路に提供される帯域通過フィルタと、
前記帯域通過フィルタの出力に結合されたダウンコンバータと、
前記ダウンコンバータの出力に結合されたアナログデジタル変換器（ＡＤＣ）であって、前記第１の帯域幅の値よりも小さいサンプリングレート値により特徴付けられるＡＤＣと、
を含む、広帯域通信システム。
前記ＡＤＣは、前記第１の帯域幅の値の３分の１よりも小さいサンプリングレート値により特徴付けられる、請求項１に記載の広帯域通信システム。
前記第３の帯域幅は前記第１の帯域幅よりも小さい、請求項１に記載の広帯域通信システム。
前記第３の帯域幅は前記第２の帯域幅とほぼ等しい、請求項３に記載の広帯域通信システム。
前記帯域通過フィルタは、低電力狭帯域帯域通過フィルタを備える、請求項１に記載の広帯域通信システム。
前記フィルタは、狭帯域デジタルフィルタを備える、請求項１に記載の広帯域通信システム。
前記帯域通過フィルタは、無線周波数（ＲＦ）フィルタを備える、請求項１に記載の広帯域通信システム。
前記帯域通過フィルタは、アナログ低電力狭帯域中間周波数（ＩＦ）フィルタを備える、請求項１に記載の広帯域通信システム。
入力信号を受信するように動作可能なデジタルプリディストータ（ＤＰＤ）であって、前記入力信号は２０ＭＨｚの帯域幅により特徴付けられ、前記ＤＰＤは１００ＭＨｚよりも大きい帯域幅により特徴付けられるＤＰＤと、
前記ＤＰＤの出力に結合されたデジタルフィルタであって、３０ＭＨｚと５０ＭＨｚの間の帯域幅により特徴付けられるデジタルフィルタと、
前記デジタルフィルタの出力に結合されたデジタルアナログ変換器と、
前記デジタルアナログ変換器の出力に結合された変調器と、
前記変調器の出力に結合された電力増幅器と、
前記電力増幅器の出力に結合され、１００ＭＨｚよりも小さい帯域幅により特徴付けられる無線周波数（ＲＦ）帯域通過フィルタと、
前記ＲＦ帯域通過フィルタの出力に結合されたアナログデジタル変換器（ＡＤＣ）であって、１００Ｍｓｐｓ以下のサンプリングレートにより特徴付けられるＡＤＣと、
を備える、通信システム。
前記ＲＦ帯域通過フィルタの帯域幅は３０ＭＨｚと５０ＭＨｚの間である、請求項９に記載の通信システム。
前記サンプリングレートは６０Ｍｓｐｓと１００Ｍｓｐｓの間である、請求項９に記載の通信システム。
入力信号を受信するように動作可能なデジタルプリディストータ（ＤＰＤ）であって、前記入力信号は２０ＭＨｚの帯域幅により特徴付けられ、前記ＤＰＤは１００ＭＨｚよりも大きい帯域幅により特徴付けられるＤＰＤと、
前記ＤＰＤの出力に結合されたデジタルフィルタであって、３０ＭＨｚと５０ＭＨｚの間の帯域幅により特徴付けられるデジタルフィルタと、
前記デジタルフィルタの出力に結合されたデジタルアナログ変換器と、
前記デジタルアナログ変換器の出力に結合された変調器と、
前記変調器の出力に結合された電力増幅器と、
前記電力増幅器の出力及び前記ダウンコンバータの出力に結合された中間周波数（ＩＦ）帯域通過フィルタであって、１００ＭＨｚよりも小さい帯域幅により特徴付けられるＩＦ帯域通過フィルタと、
前記ＩＦ帯域通過フィルタの出力に結合されたアナログデジタル変換器（ＡＤＣ）であって、１００Ｍｓｐｓ以下のサンプリングレートにより特徴付けられるＡＤＣと、
を備える、通信システム。
前記ＩＦ帯域通過フィルタの帯域幅は３０ＭＨｚと５０ＭＨｚの間である、請求項１２に記載の通信システム。
前記サンプリングレートは６０Ｍｓｐｓと１００Ｍｓｐｓの間である、請求項１２に記載の通信システム。
通信システムを動作させる方法であって、
デジタルプリディストータ（ＤＰＤ）において信号を受信するステップと、
前記ＤＰＤを使用して前記信号にプリディストーションを導入するステップと、
デジタルフィルタを使用して前記プリディストーションを導入された信号をフィルタリングするステップと、
前記フィルタリングされた信号をアナログ信号に変換するステップと、
前記アナログ信号を変調するステップと、
前記変調された信号を増幅するステップと、
前記増幅された信号の第１の部分をデュプレクサに結合するステップと、
前記増幅された信号の第２の部分を結合してフィードバック信号を供給するステップと、
帯域通過フィルタを使用して前記フィードバック信号をフィルタリングするステップと、
前記フィルタリングされたフィードバック信号をダウンコンバートするステップと、
前記ダウンコンバートされた信号をデジタル信号に変換するステップと、
前記デジタル信号を前記ＤＰＤに供給するステップと、
を備える、方法。
前記プリディストーションを導入された信号をフィルタリングするステップは、前記ＤＰＤの帯域幅よりも小さいフィルタ帯域幅にわたり実行される、請求項１５に記載の方法。
前記フィルタ帯域幅は３０ＭＨｚと５０ＭＨｚの間である、請求項１６に記載の方法。
帯域通過フィルタを使用して前記フィードバック信号をフィルタリングするステップは、前記ＤＰＤの帯域幅よりも小さい帯域通過帯域幅にわたり実行される、請求項１７に記載の方法。
前記帯域通過帯域幅は３０ＭＨｚと５０ＭＨｚの間である、請求項１６に記載の方法。
前記ダウンコンバートされた信号を変換するステップは、前記ＤＰＤの帯域幅の２倍よりも小さいサンプリングレートで実行される、請求項１５に記載の方法。
前記サンプリングレートは６０Ｍｓｐｓと１００Ｍｓｐｓの間である、請求項２０に記載の方法。