JP6079497B2 - 半導体基板の評価方法及び半導体基板の評価装置 - Google Patents

半導体基板の評価方法及び半導体基板の評価装置 Download PDF

Info

Publication number
JP6079497B2
JP6079497B2 JP2013160370A JP2013160370A JP6079497B2 JP 6079497 B2 JP6079497 B2 JP 6079497B2 JP 2013160370 A JP2013160370 A JP 2013160370A JP 2013160370 A JP2013160370 A JP 2013160370A JP 6079497 B2 JP6079497 B2 JP 6079497B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
oxide film
corona charge
evaluating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013160370A
Other languages
English (en)
Other versions
JP2015032652A (ja
Inventor
大槻 剛
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013160370A priority Critical patent/JP6079497B2/ja
Publication of JP2015032652A publication Critical patent/JP2015032652A/ja
Application granted granted Critical
Publication of JP6079497B2 publication Critical patent/JP6079497B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体基板の評価方法及び半導体基板の評価装置に関し、特に半導体基板上に形成した酸化膜の絶縁特性を評価することで半導体基板の評価を行うための評価方法及び評価装置に関するものである。
シリコンに代表される半導体基板上に形成される絶縁膜、すなわちシリコン酸化膜の品質は、デバイス信頼性を決める非常に重要な項目であり、この絶縁特性(酸化膜耐圧)測定は重要な測定項目である。またこの酸化膜耐圧は、基板表面の欠陥に非常に敏感であり、半導体基板の特性としても重要なパラメータである。
この酸化膜耐圧分布の測定を行う場合には、一般的には、実デバイスと同様に、酸化膜の上にCVDで堆積したポリシリコンが電極として用いられる。
一方、コロナチャージを用いた酸化膜特性の検討が非特許文献1に記載されている。
非特許文献1はコロナチャージを載せたときの高電界領域でのFNトンネル電流の解析を行い、酸化膜中の導電機構について議論したものであり、コロナチャージであっても、高電界印加が可能で、金属電極形成を行ったときと同じような効果があることが報告されている。
Z.A.Weinberg et.al. Journal of Applied Physics,Vol.47(1976) pp248−255
上述したように、酸化膜耐圧分布の測定を行う場合には、一般的にはCVDで堆積したポリシリコンが電極として用いられるが、このポリシリコン電極を形成する工程において、CVD工程以外に、フォトリソグラフィー工程及びエッチング工程が必要であり、被測定素子を作製するために多くの工数を要するという問題があった。
一方、水銀やアルミのような低融点金属をそのまま、又は、蒸着で形成し電極として使用することも行われているが、低融点金属特有のセルフヒーリングに代表される問題があり、ポリシリコン電極と比較して得られる結果に差が出てしまう。
本発明は、上記問題点に鑑みてなされたものであって、CVD膜を形成するための装置やフォトリソグラフィー工程及びエッチング工程を用いることなく、簡便かつ迅速な酸化膜耐圧分布の測定を行うことができる半導体基板の評価方法及び評価装置を提供することを目的とする。
上記目的を達成するために、本発明は、半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価方法であって、前記半導体基板表面に酸化膜を形成する工程と、前記半導体基板の裏面に形成された前記酸化膜を除去する工程と、前記酸化膜を形成した半導体基板を電流計に接続された基板保持台の上に保持する工程と、前記酸化膜の上からコロナチャージを印加しながら、前記半導体基板を前記コロナチャージに対して相対的に水平方向に移動させつつ、前記半導体基板の各点において前記酸化膜を通じて流れる電流を前記電流計で測定する工程とを有することを特徴とする半導体基板の評価方法を提供する。
このように、半導体基板をコロナチャージに対して相対的に水平方向に移動させつつ、半導体基板の各点において酸化膜を通じて流れる電流を前記電流計で測定することで、CVD膜を形成するための装置やフォトリソグラフィー工程及びエッチング工程を用いることなく、簡便かつ迅速な酸化膜耐圧分布の測定を行うことができる。
ここで、前記半導体基板の前記各点における前記電流の値に基づいて、前記酸化膜の絶縁特性を評価する工程をさらに含むことができる。
このように、半導体基板の各点における電流値から、酸化膜の絶縁特性を評価することができる。
また、上記目的を達成するために、本発明は、半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価装置であって、酸化膜を形成した前記半導体基板を保持する基板保持台と、コロナチャージを前記酸化膜上に印加するコロナチャージ発生装置と、前記基板保持台に接続され、前記酸化膜を通じて流れる電流を測定する電流計とを有し、前記基板保持台及び/又は前記コロナチャージ発生装置は水平方向に移動可能に構成されているものであることを特徴とする半導体基板の評価装置を提供する。
このような構成の評価装置を用いることで、CVD膜を形成するための装置やフォトリソグラフィー工程及びエッチング工程を用いることなく、簡便かつ迅速な酸化膜耐圧分布の測定を行うことができる。
以上のように、本発明によれば、半導体基板をコロナチャージに対して相対的に水平方向に移動させつつ、半導体基板の各点において酸化膜を通じて流れる電流を前記電流計で測定することで、CVD膜を形成するための装置やフォトリソグラフィー工程及びエッチング工程を用いることなく、簡便かつ迅速な酸化膜耐圧分布の測定を行うことができる。
本発明の半導体基板の評価方法を示すフローである。 本発明の半導体基板の評価装置を示す図である。 本発明の半導体基板の評価装置の基板保持台を上から見た図である。 実施例の電流値分布を示す図である。 比較例の電流値分布を示す図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、酸化膜耐圧分布の測定を行う場合には、一般的にCVDで堆積したポリシリコンが電極として用いられるが、このようなポリシリコン電極を用いると、被測定素子を作製するために多くの工数を要するという問題があった。
そこで、発明者は、このようなポリシリコン電極を用いることなく、酸化膜耐圧分布の測定を行うことができる半導体基板の評価方法について鋭意検討を重ねた。
その結果、半導体基板をコロナチャージに対して相対的に水平方向に移動させつつ、半導体基板の各点において酸化膜を通じて流れる電流を電流計で測定することで、CVD膜を形成するための装置やフォトリソグラフィー工程及びエッチング工程を用いることなく、簡便かつ迅速な酸化膜耐圧分布の測定を行うことができることを見出し、本発明をなすに至った。
以下、図面を参照しながら、本発明の半導体基板の評価方法及び評価装置を説明する。
まず、図2及び図3を参照しながら、本発明の半導体基板の評価装置を説明する。
図2に示すように、本発明の半導体基板の評価装置10は、酸化膜が形成された被評価ウェーハ4を載せる基板保持台1と、金属線電極3aを介して被評価ウェーハ4にコロナチャージを印加するコロナチャージ発生装置3と、基板保持台1に接続され、酸化膜を通じて流れる電流を測定する電流計2を有している。
基板保持台1は、例えばウェーハチャックであり、被評価ウェーハ4を載せる面は、導電性を有している。
基板保持台1、コロナチャージ発生装置3のどちらかは、水平方向(すなわち、図3に示すX−Y方向)に移動可能に構成されている。
また、基板保持台1、コロナチャージ発生装置3の両方が水平方向に移動可能に構成されていてもよい。
上記のような構成になっているので、被評価ウェーハ4をコロナチャージに対して相対的に水平方向に移動させつつ、被評価ウェーハ4の面内の各点において酸化膜を通じて流れる電流を電流計2で測定することができる。
次に、上記のような評価装置を用いた本発明の評価方法を図1を用いて説明する。
まず、半導体基板表面に酸化膜を形成する(図1のステップS11参照)。
具体的には、シリコンからなる被評価ウェーハ4の表面に熱酸化によりシリコン酸化膜を形成する。
次に、半導体基板の裏面に形成されたシリコン酸化膜を除去する(図1のステップS12参照)。
裏面に形成された酸化膜の除去は、例えば内径が被評価ウェーハ4より小さいポリテトラフルオロエチレン製の容器に50%フッ酸を入れ、このポリテトラフルオロエチレン製の容器の上に被評価ウェーハ4を載せて、フッ酸蒸気により裏面の酸化膜を除去してから水洗する。
次に、酸化膜を形成した半導体基板を電流計に接続された基板保持台上に保持する
(図1のステップS13参照)。
具体的には、上面にのみシリコン酸化膜を形成した被評価ウェーハ4を、電流計2に接続された基板保持台1の上に載せる。このとき、シリコン酸化膜が除去された被評価ウェーハ4の裏面が基板保持台1に接触するように載せる。
次に、酸化膜の上からコロナチャージを印加しながら、半導体基板をコロナチャージに対して相対的に水平方向に移動させつつ、半導体基板の各点において酸化膜を通じて流れる電流を測定する(図1のステップS14参照)。
具体的には、コロナチャージ発生装置3から金属線電極3aを介して、シリコン酸化膜の上から被評価ウェーハ4にコロナチャージを印加しながら、基板保持台1、コロナチャージ発生装置3、又は、基板保持台1及びコロナチャージ発生装置3を水平方向に移動させることで、被評価ウェーハ4をコロナチャージに対して相対的に水平方向に移動させつつ、被評価ウェーハ4の各点において酸化膜を通じて流れる電流を電流計2によって測定する。
ここで、コロナチャージ発生装置の水平方向の移動は、発生装置全体を移動させてもよいが、金属線電極3aだけを移動させるようにすることができる。また、被評価ウェーハ4に印加するコロナチャージは、酸化膜直下のシリコン層が蓄積層を形成するような極性を持たせることが好ましい。すなわち、p型基板ではマイナスのコロナチャージ、n型基板ではプラスのコロナチャージを印加することが好ましい。
このように蓄積側とすることで、酸化膜直下にキャリアが蓄積し、酸化膜中の欠陥が検出しやすくすることが可能となる。
上記のようにして測定した半導体基板の各点における電流値から、酸化膜の絶縁特性を評価することができ、さらに、半導体基板の欠陥評価を行うことができる。
すなわち、酸化膜中に欠陥が存在する場合には、実質的な酸化膜厚が薄くなり、またシリコン表面にBMD(Bulk Micro Defect)のようなものが存在した場合には、酸化膜にBMD周辺のストレスが取り込まれ、酸化膜に電界集中が起こる。これらにより、ウェーハ上に載せたコロナチャージ電荷が欠陥箇所を通じて基板側へ流れることで欠陥解析が可能となる。
また、欠陥密度は、本方法で基板側への電流漏れが確認された点数をウェーハ面積で割ることで欠陥密度として算出することができ、面内分布も容易に測定することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
試料として、ボロンをドープした抵抗率が10Ω・cmで直径200mmのp型シリコンウェーハを用いた。このウェーハに900℃の乾燥酸素雰囲気中で10nmの厚さのゲート酸化膜の形成を行なった。その後、フッ酸蒸気を用いて、シリコンウェーハの裏面の酸化膜のみを除去した。
図2の評価装置10を用い、図1に示す評価フローにしたがって、上記のシリコンウェーハの酸化膜耐圧分布の測定を行った。ただし、コロナチャージを印加する際には、マイナスのコロナチャージを印加した。
また、コロナチャージ発生装置3を固定したままで、ウェーハチャック1を5mmピッチでX方向又はY方向に移動させながら、測定を行った。
さらに、コロナチャージ発生装置3は市販のものを使った。
上記のようにして測定された各点の漏れ電流は、おおよそ100pAであった。
測定された電流値分布を図4に示す。周辺部の酸化膜は中心部に対して薄くなっており、この厚さ分布の影響で図4に示すように漏れ電流値に差が出ている。
また、中心部では1μA以上の高い電流値が検出されている。これについては、中心部においてシリコン基板表面にキズが存在することが確認され、この影響で局所的に酸化膜が破壊されたためと考えられる。
(比較例)
試料として、実施例と同様にして、表面にゲート酸化膜が形成され、裏面の酸化膜が除去されたシリコンウェーハを準備した。
上記のシリコンウェーハにリンドープされたポリシリコンをCVDにより300nm堆積し、フォトリソグラフィー工程、及び、フッ硝酸によるエッチング工程により、X方向及びY方向に5mmピッチで電極形成を行い、MOS構造を形成した。
電極形成を行ったシリコンウェーハを用いて、電極にプローブ針を介して10Vの電圧を印加し、シリコンウェーハの各点の漏れ電流を測定した。
測定された電流値分布を図5に示す。図5に示すように、ポリシリコン電極を用いて測定を行った比較例においてもウェーハ周辺部の電流値が高くなっている傾向が得られており、さらに中心部では1μA以上の高い電流値が検出されており、図4に示す実施例の電流値分布と良い一致を示すことがわかる。
従って、本発明による酸化膜耐圧分布において、ポリシリコン電極を用いた酸化膜耐圧分布と同等の結果が得られることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…基板保持台(ウェーハチャック)、 2…電流計、
3…コロナチャージ発生装置、 3a…金属線電極、 4…被測定ウェーハ、
10…評価装置。

Claims (4)

  1. 半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価方法であって、
    前記半導体基板表面に酸化膜を形成する工程と、
    前記半導体基板の裏面に形成された前記酸化膜を除去する工程と、
    前記酸化膜を形成した半導体基板を電流計に接続された基板保持台の上に保持する工程と、
    前記酸化膜の上からコロナチャージを印加しながら、前記半導体基板を前記コロナチャージに対して相対的に水平方向に移動させつつ、前記半導体基板の各点において前記酸化膜を通じて流れる電流を前記電流計で測定する工程と
    を有することを特徴とする半導体基板の評価方法。
  2. 前記半導体基板の前記各点における前記電流の値に基づいて、前記酸化膜の絶縁特性を評価する工程をさらに含むことを特徴とする請求項1に記載の半導体基板の評価方法。
  3. 前記半導体基板に印加するコロナチャージは、前記酸化膜の直下のシリコン層が蓄積層を形成するような極性を有することを特徴とする請求項1又は請求項2に記載の半導体基板の評価方法。
  4. 半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価装置であって、
    酸化膜を形成した前記半導体基板を保持する基板保持台と、
    コロナチャージを前記酸化膜上に印加するコロナチャージ発生装置と、
    前記基板保持台に接続され、前記酸化膜を通じて流れる電流を測定する電流計と
    を有し、
    前記基板保持台及び/又は前記コロナチャージ発生装置は水平方向に移動可能に構成されているものであることを特徴とする半導体基板の評価装置。
JP2013160370A 2013-08-01 2013-08-01 半導体基板の評価方法及び半導体基板の評価装置 Active JP6079497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013160370A JP6079497B2 (ja) 2013-08-01 2013-08-01 半導体基板の評価方法及び半導体基板の評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013160370A JP6079497B2 (ja) 2013-08-01 2013-08-01 半導体基板の評価方法及び半導体基板の評価装置

Publications (2)

Publication Number Publication Date
JP2015032652A JP2015032652A (ja) 2015-02-16
JP6079497B2 true JP6079497B2 (ja) 2017-02-15

Family

ID=52517752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013160370A Active JP6079497B2 (ja) 2013-08-01 2013-08-01 半導体基板の評価方法及び半導体基板の評価装置

Country Status (1)

Country Link
JP (1) JP6079497B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3932572A1 (de) * 1989-09-29 1991-05-08 Schinhaerl Kurt Dipl Ing Fh Verfahren zur charakterisierung einer isolationsschicht und anordnung zum durchfuehren des verfahrens
JPH0765885B2 (ja) * 1989-10-18 1995-07-19 三菱電機株式会社 薄膜の膜厚測定方法
JPH10303264A (ja) * 1997-04-28 1998-11-13 Nittetsu Semiconductor Kk 半導体素子の膜質評価方法およびその装置
US6538462B1 (en) * 1999-11-30 2003-03-25 Semiconductor Diagnostics, Inc. Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US7012438B1 (en) * 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
US7064565B1 (en) * 2002-10-31 2006-06-20 Kla-Tencor Technologies Corp. Methods and systems for determining an electrical property of an insulating film
JP2004273477A (ja) * 2003-03-05 2004-09-30 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法

Also Published As

Publication number Publication date
JP2015032652A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
Jiang et al. Dielectric breakdown in chemical vapor deposited hexagonal boron nitride
Ciofi et al. Capacitance measurements and k-value extractions of low-k films
Yanagi et al. Thickness-dependent dielectric breakdown and nanopore creation on sub-10-nm-thick SiN membranes in solution
Nandi et al. Effect of Electrode Roughness on Electroforming in HfO 2 and Defect-Induced Moderation of Electric-Field Enhancement
Abbas et al. Improved figures of merit of nano-Schottky diode by embedding and characterizing individual gold nanoparticles on n-Si substrates
Lovrincic et al. A new route to nondestructive top-contacts for molecular electronics on Si: Pb evaporated on organic monolayers
JP5303189B2 (ja) 半導体界面の品質決定方法および反転電荷の移動度決定装置
Kaufmann et al. Metal-insulator-SiC Schottky structures using HfO2 and TiO2 dielectrics
Peng et al. Probing the electronic structure at semiconductor surfaces using charge transport in nanomembranes
CN106546638B (zh) 能带缺陷密度分布的测试方法
JP6079497B2 (ja) 半導体基板の評価方法及び半導体基板の評価装置
Samà et al. Electron beam lithography for contacting single nanowires on non-flat suspended substrates
Miranda et al. Degradation analysis and characterization of multifilamentary conduction patterns in high-field stressed atomic-layer-deposited TiO2/Al2O3 nanolaminates on GaAs
US11333700B2 (en) Inspection apparatus of semiconductor device and method for inspecting semiconductor device
JP6572839B2 (ja) 半導体基板の評価方法
Yeganeh et al. Studying of barrier height and ideality factor relation in the nano sized Au-n type Si Schottky diodes
Ganesan et al. Pre-and post-breakdown electrical studies in ultrathin Al2O3 films by conductive atomic force microscopy
Strobel et al. Silicon based nanogap device for studying electrical transport phenomena in molecule–nanoparticle hybrids
Arora et al. Electrical characterization of silicon-on-insulator wafers using photo-conductance decay (PCD) method
JP6172102B2 (ja) Soi基板の評価方法
JP6256285B2 (ja) シリコン単結晶ウェーハの評価方法
JP3871131B2 (ja) 空乏層容量測定方法
Panfilov Fabrication and characterisation of 4H-SiC diodes for particles detectors
Mori et al. Revisiting an influence of island edges on electrical characteristics of pseudo-MOSFET method
Furuhashi et al. Electron transport properties and dielectric breakdown of alkyl monolayers chemisorbed on a highly doped n-type Si (111) surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250