CN105514088B - 一种半导体器件及关键尺寸的测量方法 - Google Patents

Abstract

本发明涉及集成电路制造领域，特别涉及一种半导体器件及关键尺寸的测量方法。通过本发明实施例提供的半导体器件及关键尺寸的测量方法，首先在半导体器件中形成有关键尺寸测试结构，然后对形成的测试结构在相应的位置上施加电流，测量产生的电压，然后根据公式通过简单的计算即可得出关键尺寸大小，从而使得离线测量变得很容易实现。同时，对半导体工艺中的线宽侧壁不是很陡直的多晶硅宽度，也能给出一个较合理的尺寸。另外，也不需要对半导体器件进行小型化处理，能够保持硅片的完整性。

Description

一种半导体器件及关键尺寸的测量方法

技术领域

本发明涉及集成电路制造领域，特别涉及一种半导体器件及关键尺寸的测量方法。

背景技术

集成电路的快速发展，对光刻工艺的要求越来越高，其中，关键尺寸是一个非常重要的参数。

现有技术中，采用SEM(Scanning Electron Microscope，扫描电子显微镜)测量关键尺寸，SEM设备精密，分辨率高，放大倍率在10000倍以上，而且景深大，适合观察表面起伏的芯片。其测量原理是：SEM介质为电子束，通过电子束与芯片发生作用，可将传导能带的电子轰击出，被轰击出的电子为二次电子，因二次电子产生的数量，会受到芯片表面起伏状况影响，所以用二次电子影像可以观察出芯片表面的形貌特征及尺寸的大小。

但是采用SEM测量方法测量关键尺寸时受制于SEM机台的测量载台的空间狭小，因此，SEM测量方法适合于在线测量半导体器件的关键尺寸。

发明内容

本发明实施例提供一种半导体器件及关键尺寸的测量方法，用以实现离线测量半导体器件的关键尺寸。

本发明实施例提供一种半导体器件，所述半导体器件中形成有关键尺寸测试结构，所述关键尺寸测试结构包括：

第一多晶硅线、与所述第一多晶硅线垂直交叠的第二多晶硅线，以及至少一条与所述第二多晶硅线平行且与所述第一多晶硅线电连接的第三多晶硅线，所述第一至第三多晶硅线的宽度与所述半导体器件的关键尺寸相同；

所述第一多晶硅线和所述第二多晶硅线的两端分别设置有测试垫，所述第三多晶硅线未与所述第一多晶硅线电连接的一端设置有测试垫，所设置的测试垫与所在的多晶硅线电连接且暴露于所述半导体器件外部。

较佳的，所述第一多晶硅线为直线；或者，所述第一多晶硅线为L形状的折线，夹角为90°。

较佳的，所述第三多晶硅线为两条，所述两条第三多晶硅线设置于所述第一多晶硅线的同侧或异侧。

较佳的，所述测试垫包括引线孔层、金属层和保护层。

较佳的，所述第一至第三多晶硅线的断面侧壁陡直，或者，非陡直。

本发明实施例提供一种形成上述半导体器件中的关键尺寸测试结构的方法，包括步骤：

对硅片进行氧化处理，形成氧化层，然后进行N阱光刻、腐蚀、注入掺杂、推进，形成N阱；

通过氮化硅淀积、有源区光刻、刻蚀、去胶、场氧化，形成半导体器件的掺杂区及场氧隔离；

基于关键尺寸测试结构，通过多晶硅的淀积、光刻、刻蚀，形成所述多晶硅线。

较佳的，上述方法还包括：

经过孔光刻、孔刻蚀、孔注入之后形成所述引线孔层；

在所述引线孔层的上面淀积一层金属，通过金属淀积、金属光刻、金属刻蚀形成所述金属层；

在所述金属层通过护层淀积、光刻、刻蚀之后，形成所述保护层。

本发明实施例提供一种测量上述半导体器件的关键尺寸的方法，所述半导体器件中的第一多晶硅线为直线，包括：

在所述第一多晶硅线和所述第二多晶硅线的一端的测试垫分别施加第一电流，检测所述第二多晶硅线的另一端的测试垫与所述第三多晶硅线的测试垫或所述第一多晶硅线的另一端的测试垫之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻；

检测所述第三多晶硅线的测试垫与位于所述第二多晶硅线同侧的所述第一多晶硅线的测试垫之间产生的第二电压；

根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的端部之间的距离，计算出所述多晶硅线的宽度。

较佳的，根据公式W＝Rs*L*(I₁/V₂)计算得到所述多晶硅线的宽度W，其中：

Rs为所述方块电阻；

L为所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的端部之间的距离；

I₁为所述第一电流；

V₂为所述第二电压。

较佳的，根据公式Rs＝(π/ln(2))/(V₁/I₁)计算得到所述方块电阻，其中：

π/ln(2)为常数；

I₁为所述第一电流；

V₁为所述第一电压。

较佳的，所述半导体器件中的第一多晶硅线为L形状的折线，包括：

在所述第一多晶硅线和所述第二多晶硅线的一端的测试垫分别施加第一电流，检测所述第二多晶硅线的另一端的测试垫与所述第三多晶硅线的测试垫或所述第一多晶硅线的另一端的测试垫之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻；

检测所述第三多晶硅线的测试垫与位于所述第二多晶硅线同侧的所述第一多晶硅线的测试垫之间产生的第二电压；

根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的转折点之间的距离，计算出所述多晶硅线的宽度。

较佳的，根据公式W＝Rs*L*(I₁/V₂)计算得到所述多晶硅线的宽度W，其中：

Rs为所述方块电阻；

L为所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的转折点之间的距离；

I₁为所述第一电流；

V₂为所述第二电压。

较佳的，根据公式Rs＝(π/ln(2))/(V₁/I₁)计算得到所述方块电阻，其中：

π/ln(2)为常数；

I₁为所述第一电流；

V₁为所述第一电压。

上述实施例中，由于关键尺寸测试结构形成于半导体器件中，且该测试结构包括：第一多晶硅线、与第一多晶硅线垂直交叠的第二多晶硅线，以及至少一条与第二多晶硅线平行且与第一多晶硅线电连接的第三多晶硅线，第一多晶硅线和第二多晶硅线的两端分别设置有测试垫，第三多晶硅线未与所述第一多晶硅线电连接的一端设置有测试垫，并且各条多晶硅线的宽度与所述半导体器件的关键尺寸相同，从而可以通过对该结构进行测量以得到多晶硅线的宽度，进而得到该半导体器件的关键尺寸。

上述实施例中，通过对硅片进行氧化处理，形成氧化层，然后进行N阱光刻、腐蚀、注入掺杂、推进，形成N阱，通过氮化硅淀积、有源区光刻、刻蚀、去胶、场氧化，形成半导体器件的掺杂区及场氧隔离，基于关键尺寸测试结构，通过多晶硅的淀积、光刻、刻蚀，形成所述多晶硅线，可以看出，在上述形成半导体器件的过程中，即可在该半导体器件中形成上述关键尺寸测试结构，从而便于在离线测量半导体器件的关键尺寸时所用。

上述实施例中，首先在第一多晶硅线和第二多晶硅线上分别施加第一电流，检测第二多晶硅线与第三多晶硅线或第一多晶硅线的另一端的测试之间产生的第一电压，根据第一电流和第一电压计算出交叠部分的方块电阻；然后，检测第三多晶硅线与位于第二多晶硅线同侧的第一多晶硅线产生的第二电压；根据方块电阻、第一电流、第二电压以及第三多晶硅线与第一多晶硅线电连接部分与位于第二多晶硅线同侧的第一多晶硅线的端部之间的距离(半导体器件中的第一多晶硅线为直线)或者第三多晶硅线与第一多晶硅线电连接部分与位于第二多晶硅线同侧的第一多晶硅线的转折点之间的距离(半导体器件中的第一多晶硅线为L形状的折线)，计算出所述多晶硅线的宽度，由于多晶硅线的宽度与半导体器件的关键尺寸相同，从而通过本发明实施例提供的方法可以得到半导体器件的关键尺寸，进而可以很容易实现离线测量半导体器件的关键尺寸。同时，采用上述方法对半导体工艺中的线宽侧壁不是很陡直的多晶硅宽度，也能给出一个较合理的尺寸。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的关键尺寸测试结构示意图；

图2为本发明实施例提供的另一关键尺寸测试结构示意图；

图3为本发明实施例提供的另一关键尺寸测试结构示意图；

图4为本发明实施例提供的另一关键尺寸测试结构示意图；

图5本发明实施例提供的多晶硅线的断面侧壁示意图；

图6为形成本发明实施例提供的关键尺寸测试结构方法流程图；

图7测量本发明实施例提供的关键尺寸测试结构的方法流程图；

图8为本发明实施例提供的范德堡测试结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

图1至图4分别示出了几种本发明实施例提供的半导体器件中的关键尺寸测试结构，下面结合图1至图4对本发明实施例提供的半导体器件中的关键尺寸测试结构进行详细描述。

如图1所示，所述关键尺寸测试结构包括：

第一多晶硅线1、与第一多晶硅线1垂直交叠的第二多晶硅线2，以及一条与第二多晶硅线2平行且与第一多晶硅线1电连接的第三多晶硅线3，第一至第三多晶硅线的宽度与半导体器件的关键尺寸相同。如图1所示，第一多晶硅线1、第二多晶硅线2和第三多晶硅线3的宽度为W，W即为该半导体器件的关键尺寸。

第一多晶硅线1和第二多晶硅线2的两端分别设置有测试垫4、测试垫5、测试垫6以及测试垫7，第三多晶硅线3未与第一多晶硅线1电连接的一端设置有测试垫8，所设置的测试垫4、测试垫5、测试垫6、测试垫7以及测试垫8与所在的多晶硅线电连接且暴露于半导体器件外部。

其中，第一多晶硅线1可以为直线。第三多晶硅线3与第一多晶硅线1的电连接部分到第一多晶硅线1上的测试垫5之间的距离为L。

在图1中，第三多晶硅线3位于第一多晶硅线1的下方，在具体实施中，第三多晶硅线3也可以位于第一多晶硅线1的上方。

为了便于测试半导体器件中的关键尺寸，第三多晶硅线可以包括两条。如图3所示，两条第三多晶硅线位于第一多晶硅线1的同侧，这两条第三多晶硅线分别为：第三多晶硅线3和第三多晶硅线9。其中，第三多晶硅线9未与第一多晶硅线1电连接的一端设置有测试垫10。如图4所示，这两条第三多晶硅线位于第一多晶硅线1的异侧。其中，这两条第三多晶硅线之间的距离为L，且这两条第三多晶硅线的宽度为该半导体器件的关键尺寸W。

如图2所示，在图1所示的半导体器件中的关键尺寸测试结构的基础上，第一多晶硅线1也可以为L形状的折线，夹角90°。参见图2，第一多晶硅线21为L形状的折线时，关键尺寸测试结构包括：

第一多晶硅线21、与第一多晶硅线21垂直交叠的第二多晶硅线22，以及一条与第二多晶硅线22平行且与第一多晶硅线21电连接的第三多晶硅线23，第一至第三多晶硅线的宽度与半导体器件的关键尺寸相同。如图2所示，第一多晶硅线21、第二多晶硅线22和第三多晶硅线23的宽度为W，W即为该半导体器件的关键尺寸。

其中，第一多晶硅线21和第二多晶硅线22的两端分别设置有测试垫24、测试垫25、测试垫26以及测试垫27，第三多晶硅线23未与第一多晶硅线21电连接的一端设置有测试垫28，所设置的测试垫24、测试垫25、测试垫26、测试垫27以及测试垫28与所在的多晶硅线电连接且暴露于半导体器件外部。

上述实施例中的测试垫均包括引线孔层、金属层和保护层。

为了减少制造工艺的复杂度，上述第一至第三多晶硅线的断面侧壁可以是陡直的，也可以是非陡直的，例如，多晶硅线的断面侧壁可以呈矩形，倒梯形，正梯形。多晶硅线的断面侧壁的示意图，可以参见图5。

本发明实施例提供的关键尺寸测试结构，形成于半导体器件中，是为了提供测量半导体器件中关键尺寸时所用，尤其便于在离线测量半导体器件的关键尺寸时所用。其中，所述关键尺寸测试结构中的第一多晶硅线可以为直线，也可以为L形状的折线，这样设计的好处不仅便于提供测试所用，而且也提高了制作的工艺的灵活度。

如图6所示，形成上述实施例中的半导体器件中的关键尺寸测试结构的过程，可以包括步骤：

S601、对硅片进行氧化处理，形成一定厚道的氧化层，然后进行N阱光刻，腐蚀，注入掺杂，推进等工艺，形成具有一定深度的N阱；

S602、在通过氮化硅淀积，有源区光刻，刻蚀，去胶，场氧化，形成半导体器件的掺杂区及场氧隔离；

S603、基于半导体器件中的关键尺寸测试结构，进行多晶硅的淀积，光刻，刻蚀完成多晶硅线条的制作，从而在形成半导体器件的过程中，在该半导体器件中形成上述关键尺寸测试结构。

进一步地，在完成半导体器件中的关键尺寸测试结构以后，如果继续通过掺杂形成N型的掺杂区，将形成N型的掺杂区作为NMOS(N Channel Mental Oxide Semiconductor，N型金属氧化物半导体)的源漏区；或者，继续通过掺杂形成P型的掺杂区，将形成P型的掺杂区作为PMOS(Positive Channel Mental Oxide Semiconductor，P型金属氧化物半导体)的源漏区，然后再经过光刻，注入，退火，ILD(Inter-level Dielectric，层间介质)等工艺，从而可以将半导体变成导体。

如前所述，本实施例中的测试垫可以包括引线孔层、金属层和保护层。测试垫通过引线孔与所在的多晶硅线电连接。制作测试垫时，通常是先做引线孔层，目的是使得测试垫通过引线孔层能够与所在的多晶硅线电连接，引线孔层的形成工艺包括：孔光刻、孔刻蚀、孔注入；然后在引线孔层的上面淀积一层金属，通过金属淀积、金属光刻、金属刻蚀形成测试垫的金属层；最后一层是保护层，将测试垫中不是用于与所在的多晶硅线电连接的部分进行保护，仅仅漏出测试垫中与多晶硅线电连接的部分，其工艺包括：护层淀积、光刻、刻蚀。最后一道工艺是合金，将金属与有源区及所在的多晶硅线条能后与探针进行接触，例如，与电流表的探针，电压表的探针进行接触。

通过以上描述可以看出，本发明实施例提供的半导体器件中形成有供测试关键尺寸所用的关键尺寸测试结构，只需要通过在多晶硅的测试垫上施加电流，测量相应的多晶硅线之间的电压，就可以精确的计算出半导体器件中的关键尺寸，从而使得在离线测量半导体器件的关键尺寸时，比较容易实现。同时，对半导体工艺中的线宽侧壁不是很陡直的多晶硅宽度，也能给出一个较合理的尺寸。另外，也不需要对半导体器件进行小型化处理，能够保持硅片的完整。

基于上述关键尺寸测试结构，本发明实施例还提供了测量半导体器件的关键尺寸的方法，该方法可用于测量上述实施例中半导体器件的关键尺寸。

基于图1所示的关键尺寸测试结构，图7示出了关键尺寸测试流程，如图7所示，该流程可包括：

S701、在第一多晶硅线1和第二多晶硅线2的一端的测试垫4和测试垫6上分别施加第一电流，检测第二多晶硅线2另一端的测试垫7与第三多晶硅线3的测试垫8或第一多晶硅线1的另一端的测试垫5之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻。

S702、检测第三多晶硅线3的测试垫8与位于所述第二多晶硅线2同侧的第一多晶硅线的测试垫5之间产生的第二电压。

S703、根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线3与所述第一多晶硅线1电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的端部之间的距离，计算出所述多晶硅线的宽度。由于多晶硅线的宽度与半导体器件的关键尺寸相同，从而通过本发明实施例提供的方法可以得到半导体器件的关键尺寸。

上述步骤S702中，可以根据公式Rs＝(π/ln(2))/(V₁/I₁)计算得到所述方块电阻，方块电阻也就是薄层电阻，表示一个正方形内的电阻大小。其中：π/ln(2)为常数；I₁为所述第一电流的值；V₁为所述第一电压的值。

上述步骤S703中，可以根据公式W＝Rs*L*(I₁/V₂)计算得到所述多晶硅线的宽度W，其中：Rs为所述方块电阻的阻值；L为所述第三多晶硅线3与所述第一多晶硅线1电连接部分与位于所述第二多晶硅线2同侧的所述第一多晶硅线1的端部之间的距离；I₁为所述第一电流的值；V₂为所述第二电压的值。

进一步地，上述步骤S702中，还可以采用范德堡的测试结构计算方块电阻Rs的阻值。范德堡的测试结构，如图8所示。当采用范德堡的测试结构计算方块电阻Rs的阻值时，可以在测试垫00和测试垫03上施加电流，用电压表检测测试垫01和测试垫02之间的电压，然后计算出方块电阻Rs。

上述公式W＝Rs*L*(I1/V2)的详细推导过程如下：

首先根据公式计算测试垫5与测试垫8之间的电阻值R_5-8：

该公式中，L为第三多晶硅线3与第一多晶硅线1电连接部分与位于第二多晶硅线2同侧的第一多晶硅线1的端部之间的距离；ρ：第一多晶硅线1的电阻率；T：第一多晶硅线1的厚度；W：第一多晶硅线的宽度。

又因为(ρ：第一多晶硅线1的电阻率,T：第一多晶硅线1的厚度；I₁为在第一多晶硅线1和所述第二多晶硅线2的一端的测试垫4和测试垫6上施加的第一电流，V1为第二多晶硅线2的另一端的测试垫7与第三多晶硅线3的测试垫8或第一多晶硅线的另一端的测试垫5之间产生的第一电压的电压值)。

结合欧姆定律其中，I₁为在第一多晶硅线1和所述第二多晶硅线2的一端的测试垫4和测试垫6上施加的第一电流的值；V2为第三多晶硅线3的测试垫8与位于第二多晶硅线2同侧的第一多晶硅线的测试垫5之间产生的第二电压的值。

从而可以得到公式：

由上述公式可知，方块电阻可以根据欧姆定律，利用第一电压和第一电流计算得到，而L为所述第三多晶硅线3与所述第一多晶硅线1电连接部分与位于所述第二多晶硅线2同侧的所述第一多晶硅线1的端部之间的距离可以测量得到，第一电流和第一电压可以利用电流表和电压表测量得到，从而可以很容易的计算出第一多晶硅线1的宽度W，由于第一多晶硅线1至第三多晶硅线3与半导体器件的关键尺寸相同，从而可以很容易的计算出半导体器件的关键尺寸。

基于图2所示的关键尺寸测试结构进行关键尺寸测量的过程，基本与上述流程相同。针对第一多晶硅线为折线，夹角为90°的情况，步骤S703以及上述公式中的距离L可以为第三多晶硅线23与第一多晶硅线21电连接部分与位于第二多晶硅线22同侧的第一多晶硅线21的转折点之间的距离L。

基于图3和图4所示的关键尺寸测试结构进行关键尺寸测量的过程，基本与上述流程相同。由于第三多晶硅线有两条，步骤S703以及上述公式中的距离L为第三多晶硅线3与第三多晶硅线9之间的距离。此时，第二电压为第三多晶硅线3的测试垫8与第三多晶硅线9的测试垫10之间产生的电压。

通过本发明实施例提供的测量半导体器件的关键尺寸的方法，在保持半导体器件完整的情况下，对半导体器件的关键尺寸的测试结构，施加电流，测量产生的电压，计算出所述多晶硅线的宽度，由于多晶硅线的宽度与半导体器件的关键尺寸相同，从而通过本发明实施例提供的方法可以得到半导体器件的关键尺寸，进而可以很容易实现离线测量半导体器件的关键尺寸。同时，采用上述方法对半导体工艺中的线宽侧壁不是很陡直的多晶硅宽度，也能给出一个较合理的尺寸。另外，也不需要对半导体器件进行小型化处理，还能够保持硅片的完整性。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种半导体器件，其特征在于，所述半导体器件中形成有关键尺寸测试结构，所述关键尺寸测试结构包括：

第一多晶硅线、与所述第一多晶硅线垂直交叠的第二多晶硅线，以及至少一条与所述第二多晶硅线平行且与所述第一多晶硅线电连接的第三多晶硅线，所述第一至第三多晶硅线的宽度与所述半导体器件的关键尺寸相同；

所述第一多晶硅线和所述第二多晶硅线的两端分别设置有测试垫，所述第三多晶硅线未与所述第一多晶硅线电连接的一端设置有测试垫，所设置的测试垫与所在的多晶硅线电连接且暴露于所述半导体器件外部。

2.如权利要求1所述的半导体器件，其特征在于，所述第一多晶硅线为直线；或者，所述第一多晶硅线为L形状的折线，夹角为90°。

3.如权利要求1所述的半导体器件，其特征在于，所述第三多晶硅线为两条，所述两条第三多晶硅线设置于所述第一多晶硅线的同侧或异侧。

4.如权利要求1所述的半导体器件，其特征在于，所述测试垫包括引线孔层、金属层和保护层。

5.如权利要求1所述的半导体器件，其特征在于，所述第一至第三多晶硅线的断面侧壁陡直，或者，非陡直。

6.一种形成权利要求1～4中任一权利要求所述半导体器件中的关键尺寸测试结构的方法，其特征在于，包括步骤：

对硅片进行氧化处理，形成氧化层，然后进行N阱光刻、腐蚀、注入掺杂、推进，形成N阱；

通过氮化硅淀积、有源区光刻、刻蚀、去胶、场氧化，形成半导体器件的掺杂区及场氧隔离；

基于关键尺寸测试结构，通过多晶硅的淀积、光刻、刻蚀，形成所述第一多晶硅线、所述第二多晶硅线以及所述第三多晶硅线。

7.一种测量权利要求1～5中任一权利要求所述半导体器件的关键尺寸的方法，所述半导体器件中的第一多晶硅线为直线，其特征在于，包括：

在所述第一多晶硅线和所述第二多晶硅线的一端的测试垫分别施加第一电流，检测所述第二多晶硅线的另一端的测试垫与所述第三多晶硅线的测试垫或所述第一多晶硅线的另一端的测试垫之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻；

检测所述第三多晶硅线的测试垫与位于所述第二多晶硅线同侧的所述第一多晶硅线的测试垫之间产生的第二电压；

根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的端部之间的距离，计算出所述多晶硅线的宽度。

8.如权利要求7所述的方法，其特征在于，根据公式W＝Rs*L*(I₁/V₂)计算得到所述多晶硅线的宽度W，其中：

Rs为所述方块电阻；

L为所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的端部之间的距离；

I₁为所述第一电流；

V₂为所述第二电压。

9.如权利要求7所述的方法，其特征在于，根据公式Rs＝(π/ln(2))/(V₁/I₁)计算得到所述方块电阻，其中：

π/ln(2)为常数；

I₁为所述第一电流；

V₁为所述第一电压。

10.一种测量权利要求1～5中任一权利要求所述半导体器件的关键尺寸的方法，所述半导体器件中的第一多晶硅线为L形状的折线，其特征在于，包括：

在所述第一多晶硅线和所述第二多晶硅线的一端的测试垫分别施加第一电流，检测所述第二多晶硅线的另一端的测试垫与所述第三多晶硅线的测试垫或所述第一多晶硅线的另一端的测试垫之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻；

检测所述第三多晶硅线的测试垫与位于所述第二多晶硅线同侧的所述第一多晶硅线的测试垫之间产生的第二电压；

根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的转折点之间的距离，计算出所述第一多晶硅线的宽度。

11.如权利要求10所述的方法，其特征在于，根据公式W＝Rs*L*(I₁/V₂)计算得到所述第一多晶硅线的宽度W，其中：

Rs为所述方块电阻；

L为所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的转折点之间的距离；

I₁为所述第一电流；

V₂为所述第二电压。

12.如权利要求10所述的方法，其特征在于，根据公式Rs＝(π/ln(2))/(V₁/I₁)计算得到所述方块电阻，其中：

π/ln(2)为常数；

I₁为所述第一电流；

V₁为所述第一电压。