JP6078920B2 - 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス - Google Patents

薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス Download PDF

Info

Publication number
JP6078920B2
JP6078920B2 JP2013177888A JP2013177888A JP6078920B2 JP 6078920 B2 JP6078920 B2 JP 6078920B2 JP 2013177888 A JP2013177888 A JP 2013177888A JP 2013177888 A JP2013177888 A JP 2013177888A JP 6078920 B2 JP6078920 B2 JP 6078920B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
film
silicon
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013177888A
Other languages
English (en)
Other versions
JP2014179580A (ja
Inventor
東　清一郎
清一郎 東
耕平 酒池
耕平 酒池
義崇 小林
義崇 小林
将吾 中村
将吾 中村
宗樹 赤澤
宗樹 赤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Original Assignee
Hiroshima University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC filed Critical Hiroshima University NUC
Priority to JP2013177888A priority Critical patent/JP6078920B2/ja
Priority to KR1020157024983A priority patent/KR102137281B1/ko
Priority to PCT/JP2014/000560 priority patent/WO2014125786A1/ja
Publication of JP2014179580A publication Critical patent/JP2014179580A/ja
Priority to US14/821,087 priority patent/US9343576B2/en
Application granted granted Critical
Publication of JP6078920B2 publication Critical patent/JP6078920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイスに関する。
薄膜トランジスタや太陽電池は、石英基板、ガラス基板、及びフレキシブル基板上に形成されたシリコン薄膜の結晶性によって、その性能が左右される。そのため、従来から、石英基板、ガラス基板、及びフレキシブル基板上に形成されたシリコン薄膜の結晶性を向上させる技術が盛んに研究されている。
石英基板、ガラス基板、及びフレキシブル基板上に多結晶シリコン膜を形成する代表的な方法として、レーザアニール法が知られている（特許文献１）。
特開２０００−９１６０４号公報
石英基板、ガラス基板、及びフレキシブル基板上へのシリコン膜の形成技術の向上により、高結晶性のシリコン膜が実現されているが、石英基板、ガラス基板、及びフレキシブル基板上に単結晶シリコン膜を形成することは困難とされている。
本発明は、かかる課題に鑑みなされたもので、その主な目的は、石英基板、ガラス基板、フレキシブル基板等の基板上に、単結晶半導体膜等の薄膜を形成する薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイスを提供することにある。
本発明の一実施形態における薄膜形成方法は、表面に薄膜が形成された第１の基板を用意する工程と、薄膜に複数の開口部を形成する工程と、開口部を通じて第１の基板をエッチングして、第１の基板と薄膜との間に中空部を形成する工程と、 薄膜と第２の基板との間に液体を介在させて、薄膜を第２の基板に密着させる工程と、第１の基板及び／又は前記第２の基板を加熱する工程とを含み、加熱工程において、薄膜と第２の基板との間に介在する液体が乾燥することによって、薄膜は、該薄膜と第２の基板との間に介在する液体による毛管接着力を利用して、第１の基板から引き離されて、第２の基板に転写されることを特徴とする。
ある好適な実施形態において、上記薄膜は、犠牲層を挟んで第１の基板上に形成されており、上記中空部を形成する工程は、第１の基板の代わりに、犠牲層をエッチングすることにより行われ、上記加熱工程において、薄膜は、犠牲層から引き離されて、第２の基板に転写される。
本発明の一実施形態における薄膜トランジスタの製造方法は、表面に絶縁層を挟んで半導体薄膜が形成された第１の基板を用意する工程と、半導体薄膜を、チャネル領域、及びソース・ドレイン領域となる領域にパターニングする工程と、ソース・ドレイン領域となる半導体薄膜に複数の開口部を形成する工程と、開口部を通じて絶縁層をエッチングして、絶縁層と半導体薄膜との間に中空部を形成する工程と、半導体薄膜と第２の基板との間に液体を介在させて、半導体薄膜を第２の基板に密着させる工程と、第１の基板及び／又は第２の基板を加熱する工程とを含み、加熱工程において、半導体薄膜と第２の基板との間に介在する液体が乾燥することによって、半導体薄膜のパターンが、該半導体薄膜と第２の基板との間に介在する液体による毛管接着力を利用して、第１の基板から引き離されて、第２の基板に転写されることを特徴とする。
ある好適な実施形態において、上記半導体薄膜のパターニング工程において、チャネル領域、及びソース・ドレイン領域となる領域が、マトリクス状にパターニングされる。
本発明の一実施形態における太陽電池の製造方法は、表面に透明電極が形成された第２の基板を用意する工程と、上記薄膜形成方法により、第１の基板から第２の基板に、第１導電型の半導体薄膜及び第２導電型の半導体薄膜を、順次転写する工程とを含み、転写工程において、透明電極上に、半導体薄膜からなるＰＮ接合が形成させることを特徴とする。
本発明によれば、石英基板、ガラス基板、フレキシブル基板等の基板上に、単結晶半導体膜等の薄膜を形成する薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイスを提供することができる。
（ａ）〜（ｄ）は、本発明の第１の実施形態における薄膜形成方法を示した工程図である。 （ａ）〜（ｂ）は、本発明の第１の実施形態における薄膜形成方法を示した工程図である。 （ａ）〜（ｃ）は、中空部の形成方法について説明した図である。 （ａ）〜（ｃ）は、中空部の形成方法について説明した図である。 （ａ）〜（ｃ）は、本発明における転写のメカニズムを説明した図である。 （ａ）〜（ｃ）は、本発明における転写のメカニズムを説明した図である。 毛管接着力と液体の高さとの関係を示したグラフである。 （ａ）〜（ｃ）は、基板の加熱方法を示した工程図である。 転写率と液体量との関係を示したグラフである。 転写率と加熱温度との関係を示したグラフである。 転写率と柱サイズとの関係を示したグラフである。 （ａ）は、転写前の薄膜の表面を示した光学顕微鏡写真で、（ｂ）は、転写後の薄膜の表面を示したＳＥＭ（走査型電子顕微鏡）写真で、（ｃ）は、転写後の薄膜のＥＢＳＤ（電子線後方散乱回折）像である。 （ａ）は、転写前の薄膜パターンの表面を示した光学顕微鏡写真で、（ｂ）は、転写後の薄膜パターンの表面を示した光学顕微鏡写真である。 中空構造の薄膜の状態を示した断面ＳＥＭ写真である。 開口部を千鳥状に配列した例を示した平面図である。 （ａ）〜（ｄ）は、本発明の第２の実施形態における薄膜形成方法を示した工程図である。 （ａ）〜（ｂ）は、本発明の第２の実施形態における薄膜形成方法を示した工程図である。 （ａ）〜（ｅ）は、本発明における薄膜の転写技術を用いた薄膜トランジスタの製造方法を示した工程図である。 （ａ）〜（ｄ）は、本発明における薄膜の転写技術を用いた薄膜トランジスタの製造方法を示した工程図である。 （ａ）は、パターニングされた単結晶シリコン膜の形状を示した平面図で、（ｂ）は、中空構造になった単結晶シリコン膜の形状を示した平面図である。 中空構造の単結晶シリコン膜のＳＥＭ写真である。 （ａ）〜（ｄ）は、本発明における薄膜トランジスタの他の製造方法を示した工程図である。 （ａ）は、ガラス基板上に作製した薄膜トランジスタのＩＤS−ＶＧＳ特性を示したグラフ、（ｂ）は、薄膜トランジスタのＩＤS−ＶＤＳ特性を示したグラフである フレキシブル基板に転写して形成した薄膜トランジスタのＩＤS−ＶＧＳ特性を示したグラフである。 フレキシブル基板に転写して形成した薄膜トランジスタ(絶縁膜は熱酸化膜のみ)のＩＤS−ＶＧＳ特性を示したグラフである。 （ａ）、（ｂ）は、中空構造のシリコン膜の表面に熱酸化膜を形成したときの、チャネル領域近傍の状態を示したＳＥＭ写真である。 （ａ）、（ｂ）は、中空構造のシリコン膜をガラス基板に転写した後のシリコン膜の状態を示した光学顕微鏡写真である。 熱酸化膜の膜厚に対するシリコン膜の変位を示したグラフである。 マトリクス状に形成された単結晶シリコン膜パターンの平面図である。 （ａ）は、転写前の単結晶シリコン膜のパターンを示した光学顕微鏡写真で、（ｂ）は、転写後の単結晶シリコン膜のパターンを示した光学顕微鏡写真である。 （ａ）は、転写前の単結晶シリコン膜のパターンを示した光学顕微鏡写真で、（ｂ）は、転写後の単結晶シリコン膜のパターンを示した光学顕微鏡写真である。 （ａ）〜（ｅ）は、アモルファスシリコン薄膜トランジスタを製造する方法を示した工程図である。 （ａ）〜（ｄ）は、アモルファスシリコン薄膜トランジスタを製造する方法を示した工程図である。 （ａ）〜（ｄ）は、本発明における薄膜の転写技術を用いた太陽電池の製造方法を示した工程図である。 （ａ）〜（ｅ）は、本発明における薄膜の転写技術を用いた太陽電池の製造方法を示した工程図である。 （ａ）〜（ｅ）は、本発明における薄膜の転写技術を用いた太陽電池の他の製造方法を示した工程図である。 （ａ）〜（ｄ）は、本発明における薄膜の転写技術を用いた太陽電池の他の製造方法を示した工程図である。 （ａ）〜（ｄ）は、本発明における薄膜の転写技術を用いた太陽電池の他の製造方法を示した工程図である。
本願発明者等は、転写元の石英基板上に形成されたアモルファスシリコン膜を、結晶化と同時に、転写先の基板（ガラス基板やフレキシブル基板）に転写する技術を、特願２０１１−１７６３３５の明細書に開示している。この転写技術は、アモルファスシリコン膜に開口部を形成し、この開口部を通じて、石英基板をエッチングすることにより、石英柱に支えられたアモルファスシリコン膜の中空構造を形成した後、転写先の基板をアモルファスシリコン膜に密着させた状態で、石英基板側からレーザ照射を行って、アモルファスシリコン膜を溶融、再結晶化させるというものである。そして、結晶化されたシリコン膜は、転写先の基板との化学結合が強いため、転写先の基板に転写される。
この転写技術によれば、ガラス基板やフレキシブル基板上に、大面積の結晶性の良いシリコン膜を形成することができるため、高性能の液晶パネル、太陽電池等の電子デバイスの実現が期待できる。
しかしながら、この転写技術は、アモルファスシリコン膜の溶融、再結晶化技術が必要となるため、転写先の基板に、大面積の単結晶シリコン膜を転写するには、まだ解決すべき課題を残す。
そこで、本願発明者等は、ＳＯＩ（Silicon on Insulator）基板に形成された単結晶シリコン膜に注目し、この単結晶シリコン膜を、石英基板、ガラス基板、フレキシブル基板等の基板に転写する技術を検討し、本発明を想到するに至った。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態における薄膜形成方法を示した工程図である。
まず、図１（ａ）に示すように、表面に犠牲層３を挟んで薄膜２が形成された第１の基板１を用意する。このような基板として、例えば、ＳＯＩ基板を用いることができる。この場合、第１の基板１は単結晶シリコン基板であり、薄膜２は単結晶シリコン膜であり、犠牲層３はシリコン酸化膜である。
次に、図１（ｂ）に示すように、薄膜２に、複数の開口部４を形成する。開口部４は、例えば、フォトリソグラフィ工程を用いて、エッチングにより形成することができる。
次に、図１（ｃ）に示すように、開口部４を通じて、犠牲層３をエッチングして、第１の基板１と薄膜２との間に中空部５を形成する。例えば、犠牲層３がシリコン酸化膜の場合、フッ酸を用いてエッチングすることができる。また、エッチングは、薄膜２と第１の基板１とのエッチング選択比の大きいエッチング液を用いることが好ましい。
次に、図１（ｄ）に示すように、薄膜２と第２の基板１０との間に液体（不図示）を介在させて、薄膜２に第２の基板１０を密着させる。このとき、薄膜２と第２の基板１０との間に液体が介在する他、開口部４及び中空部５にも液体が充満する。第２の基板１０は、例えば、石英基板、ガラス基板、フレキシブル基板等を用いることができる。また、液体は、例えば、水、エタノール、アセトン等を用いることができる。特に、表面張力の大きな液体（例えば水等）が好ましい。
次に、図２（ａ）に示すように、第１の基板１及び／又は第２の基板１０を加熱する。加熱は、液体の沸点以下の温度で行い、例えば、ハロゲンランプやホットープレート等を用いて行うことができる。なお、この加熱工程は、薄膜２と第２の基板１０との間に介在する液体、並びに開口部４及び中空部５内に充満する液体を乾燥させることを目的とするもので、必ずしも第１の基板１及び第２の基板１０の両方を直接加熱する必要はなく、例えば、一方の基板を加熱して、他方の基板を間接的に加熱する方法であってもよい。
図２（ｂ）に示すように、この加熱工程において、薄膜２と第２の基板との間に介在する液体が乾燥することによって、薄膜２は、第１の基板１から引き離される。これにより、第２の基板１０を引き上げれば、薄膜２は、第２の基板１０に転写される。このとき、薄膜２は、開口部４が形成されたパターンのまま、第２の基板１０に転写される。また、第１の基板１上には、犠牲層３の一部からなる柱３ａが残る。
以上説明したように、本実施形態における薄膜形成方法によれば、第２の基板１０には、第１の基板１に形成された薄膜２がそのまま転写される。従って、薄膜２が単結晶膜であれば、単結晶膜のまま、第２の基板１０に転写されることになる。これにより、石英基板、ガラス基板、及びフレキシブル基板等の基板上に、単結晶半導体薄膜を形成することが可能となる。
次に、図３及び図４を参照しながら、中空部５の形成方法について説明する。
図３（ａ）は、複数の開口部４が形成された薄膜２の平面図である。図３（ａ）に示すように、複数の開口部４はアレイ状に形成されている。そして、開口部４を通じて、犠牲層３をエッチングするエッチング液を供給して、犠牲層３を等方性エッチングする。犠牲層３の膜厚分のエッチングが進むと、エッチングは、犠牲層３の膜に平行な方向に沿ってさらに進む。図３（ａ）中の点線は、開口部４を中心にして、犠牲層３の膜に平行な方向にエッチングが進んだ状態のときの犠牲層３の境界を示す。
図３（ｂ）、（ｃ）は、この状態を示した断面図で、図３（ｂ）は、図３（ａ）のIIIb−IIIbに沿った断面図、図３（ｃ）は、図３（ａ）のIIIc−IIIcに沿った断面図である。このとき、図３（ｂ）に示すように、IIIb−IIIbに沿った箇所では、第１の基板１と薄膜２との間に中空部５が形成されているが、図３（ｃ）に示すように、IIIc−IIIcに沿った箇所では、中空部５はまだ形成されていない。
さらにエッチングを進めて、図４（ａ）に示すように、IIIb−IIIbに沿った箇所で、第１の基板１と薄膜２との間の犠牲層３は全てエッチングされて中空部５のみとなるが、図４（ｃ）に示すように、IIIc−IIIcに沿った箇所では、犠牲層３の一部からなる柱３ａが残る。その結果、図４（ａ）に示すように、薄膜２は、アレイ状に配置された柱３ａによって支えられた中空構造となる。
ここで、犠牲層３のエッチングは、柱３ａのサイズが、後述する転写可能なサイズになるように、時間管理等によって制御される。なお、柱３ａは、犠牲層３の膜に平行な方向のエッチングによって形成されるため、所定サイズの柱３ａを制御よく形成することができる。
次に、図５〜図６を参照しながら、本発明における転写のメカニズムを説明する。
図５（ａ）は、図１（ｄ）に示したように、薄膜２と第２の基板１０との間に液体２０ｂを介在させて、薄膜２に第２の基板１０を密着させた状態を示した断面図である。このとき、開口部４及び中空部５にも液体２０ａが充満される。
なお、図５（ａ）では、説明の都合上、図４（ｂ）に示した開口部４と、図４（ｃ）に示した柱３ａとを、同一断面で示している。また、薄膜２と第２の基板１０との間に介在する液体２０ｂは、厚みを誇張して描いている。
次に、図５（ｂ）に示すように、第１の基板１及び／又は第２の基板１０を加熱すると、まず、外部に通じた中空部５及び開口部４に充填された液体２０ａが乾燥し、さらに乾燥が進むと、図５（ｃ）に示すように、薄膜２と第２の基板１０との間に介在する液体２０ｂのみ残る。
図６（ａ）は、図５（ｃ）中のサークルＡで示した領域を拡大した断面図である。薄膜２と第２の基板１０との間に介在する液体２０ｂは、毛管架橋を形成し、柱３ａに支えられた薄膜２には、毛管接着力（メニスカス力）が働いている。この毛管接着力の大きさは、液体２０ｂの高さ（架橋の高さ）Ｈ、薄膜２と液体２０ｂとの接触面積、及び接触度θＥに依存する。
図７は、液体を水とし、薄膜２と液体２０ｂとの接触面積（１本の柱３ａで支える面積）を９μｍ×９μｍ、接触角θＥを３０°としたときの、液体２０ｂの高さＨに対する毛管接着力の大きさを、シミュレーションにより計算した値を示したグラフである。ここで、毛管接着力の大きさは、以下のようにして求めた（「表面張力の物理学」，Pierre-Gilles de Gennes, Francoise Brochard-Wyart, David Quere（著），奥村剛（訳）：第２版（２００８）p.6-9を参照）。
間隔Ｈの２枚の基板間に液体を入れた場合、液体は毛管架橋と呼ばれる形になる。その半径をＲとすると、液体内のラプラス圧力Δｐは、次式で表される。
θＥ＜π／２であれば、基板の張り付かす力、すなわち毛管接着力Ｆは引力となり、次式で表される。
図７に示すように、液体２０ｂの高さＨが小さくなると、急激に毛管接着力が大きくなるのが分かる。そのため、図６（ｂ）に示すように、液体２０ｂの乾燥が進み、液体２０ｂ高さＨが所定の値よりも小さくなると、毛管接着力Ｆは、第１の基板１と柱３ａとの結合力よりも大きくなり、図６（ｃ）に示すように、薄膜２と第２の基板１０との間に介在する液体２０ｂが完全に乾燥すると、薄膜２は、柱３ａから引き離され、第２の基板１０に転写される。
毛管接着力Ｆは、薄膜２と液体２０ｂとの接触面積に依存し、第１の基板１と柱３ａとの結合力は、第１の基板１と柱３ａとの接触面積に依存する。例えば、中空部５を、図３及び図４に示したような方法で作成した場合、柱３ａは、開口部４と同じ間隔でアレイ状に形成される。この場合、２個×２個のアレイにある４個の開口部４に囲まれた薄膜２は、中央にある一つの柱３ａによって支えられた格好になる。従って、一つの柱３ａによって支えられた薄膜２の面積、すなわち、薄膜２と液体２０ｂとの接触面積は、開口部４の間隔を変えることによって調整することができる。また、第１の基板１と柱３ａとの接触面積は、柱３ａの横断面積（サイズ）を変えることによって調整することができる。ここで、柱３ａの横断面積は、中空部５を形成する工程において、犠牲層３のエッチング量を調整することによって変えることができる。
なお、薄膜２と第２の基板１０との間に介在する液体による毛管接着力Ｆは、図６（ａ）に示すように、薄膜２に接する液体の接触角θＥが９０°未満のときに作用する。そのため、第２の基板１０は、液体に対して親水性であれば、より好ましい。従って、第２の基板１０が液体に対して親水性を有さない材料の場合には、第２の基板１０の表面に、親水性をもたせる表面処理を行うのが好ましい。
なお、親水性をもたせる表面処理としては、例えば、第２の基板１０の表面に極性を持った薄膜を形成する等により行うことができる。また、第２の基板１０がフレキシブル基板の場合には、基板表面にキトサンを塗布する等により行うことができる。
以上、説明したように、薄膜２の第２の基板１０への転写は、薄膜２と第２の基板１０との間に介在する液体２０ｂによる毛管接着力を利用して行われるが、実際には、薄膜２の表面及び第２の基板の表面は、薄膜２と第２の基板１０との間に介在する液体２０ｂは、場所によってバラツキがある。従って、毛管接着力も、場所によってバラツキが生じる。そのため、液体２０ｂの乾燥を、基板全体で一斉に行うと、様々な方向から転写が進行し、第２の基板１０に転写された薄膜２に皺が生じるおそれがある。
図８は、この問題を改善した基板の加熱方法を示した工程図である。
図８（ａ）は、図５（ａ）と同じ状態を示した図である。なお、図８（ａ）では、説明の都合上、柱３ａは示していない。
図８（ｂ）に示すように、第１の基板１及び第２の基板１０を、基板１、１０の端部から一定方向に液体が蒸発するように加熱すると、まず、第１の基板１と薄膜２との間の中空部５にある液体２０ａが外部に蒸発した後、端部（図中の左側）に近い側から、開口部４を通して、薄膜２と第２の基板１０との間に介在する液体２０ｂが、中空部５を通って、外部に蒸発していく。その結果、基板１、１０の端部に近い薄膜２と第２の基板１０との間に介在する液体２０ｂが蒸発することによって、当該部分の薄膜２が柱３ａ（不図示）から引き離され、第２の基板１０に転写される。さらに、加熱を基板１、１０の内側（図中の右側）方向に進めると、図８（ｃ）に示すように、さらに内側にある薄膜２と第２の基板１０との間に介在する液体２０ｂが蒸発することによって、当該部分の薄膜２が柱３ａ（不図示）から引き離され、第２の基板１０に転写される。
このように、第１の基板１及び第２の基板１０を、基板１、１０の端部から一定方向に沿って液体が蒸発するように加熱することによって、転写するタイミングを制御することができる。その結果、皺のない状態で、薄膜２を第２の基板１０に転写することが可能となる。
本発明における転写技術は、薄膜２と第２の基板１０との間に存在する液体２０ｂによって薄膜２に作用する毛管接着力と、薄膜２と柱３ａとの結合力との差を利用して、薄膜２を第２の基板１０に転写するものである。そのため、薄膜２の第２の基板１０への転写を確実に行うためには、薄膜２と第２の基板との間に供給する液体の量、当該液体を蒸発させるための加熱温度、及び中空構造の薄膜２を支える柱３ａのサイズが重要なパラメータとなる。
図９〜図１１は、これらのパラメータに対して転写率を測定した結果を示したグラフである。なお、測定には、第１の基板１として、シリコン基板上に、シリコン酸化膜（厚さ：５００ｎｍ）を介して単結晶シリコン薄膜（厚さ：１８０ｎｍ）が形成されたＳＯＩ基板を用い、第２の基板１０として、ＰＥＴ（ポリエチレンテレフタレート）基板を用いた。また、薄膜（単結晶シリコン膜）２には、２μｍ×２μｍの大きさの開口部４を、１１μｍのピッチでアレイ状に形成し、中空構造の単結晶シリコン膜を支える柱３ａを１μｍ×１μｍのサイズにした。なお、中空構造は、第１の基板１において、６ｍｍ×６ｍｍの領域に形成した。また、液体は、水を用いた。また、転写率は、（転写されたSi膜面積)／(転写前のSi膜面積)*１００より求めた。
図９は、薄膜２と第２の基板１０との間に供給した液体（水）の量に対して、薄膜２の転写率を測定した結果を示したグラフである。ここで、液体（水）の供給は、中空構造が形成された領域（６ｍｍ×６ｍｍ）の中央に、ピペットで、２μｌ〜８μｌの水を滴下した後、転写先の基板と密着させることによって行った。
図９に示すように、一定以上（４μｌ）の液体があれば、供給する液体の量に依存せず、１００％の転写率が実現できる。なお、液体量が２μｌの場合に転写率が８０％に低下したのは、液体の供給が不十分で、場所によって、薄膜２と第２の基板との間に液体の存在しない領域ができたためと考えられる。また、液体を全く供給しない場合、転写率は０％であった。これは、薄膜２と第２の基板１０との間に液体が存在しないため、薄膜２に、柱３ａから引き離す毛管接着力が全く作用しなかったためである。
図１０は、薄膜２と第２の基板との間に介在した液体（水）を蒸発させるための加熱温度に対して、薄膜２の転写率を測定した結果を示したグラフである。
図１０に示すように、加熱温度が３０℃以上であれば、１００％の転写率が実現できる。これは、転写率が、乾燥速度に依存せず、薄膜２に作用する毛管接着力によって律速されていることを意味する。なお、液体の沸点以上の温度（水の場合、１００℃以上）で加熱すると、準静的な毛管接着力が薄膜２に作用しないため、均一な転写ができず、好ましくない。
図１１は、中空構造の薄膜２を支える柱３ａのサイズに対して、薄膜２の転写率を測定した結果を示したグラフである。
図１１に示すように、柱３ａのサイズが１．２μｍ×１．２μｍ以下の場合、薄膜２の転写率は１００％となった。一方、柱３ａのサイズが大きくなるに従い、転写率は低下した。これは、本発明における転写のメカニズムが、薄膜２と第２の基板１０との間に介在する液体２０ｂによって薄膜２に作用する毛管接着力が、薄膜２と柱３ａとの結合力よりも大きくなったときに、薄膜２が第２の基板１０に転写されることを示唆するものである。
なお、図９〜図１１に示したグラフは、薄膜２を第２の基板１０に確実に転写するために、転写に寄与する重要なパラメータをどのように設定すればよいかの指針を与えるものである。従って、グラフに示した数値は、中空構造の形状、基板１、１０や薄膜２、犠牲層３の材料、供給する液体等によって変わるもので、絶対的な意味をなすものでない。
図１２（ａ）は、転写前の薄膜２の表面を示した光学顕微鏡写真で、図１２（ｂ）は、転写後の薄膜２の表面を示したＳＥＭ（走査型電子顕微鏡）写真である。ここで、転写元の基板はＳＯＩ基板を用い、開口部４は、千鳥状に形成した。また、転写先の基板はガラス基板を用いた。図１２（ｂ）に示すように、薄膜２は、開口部４が形成された状態のまま、転写先の基板に転写されている。図１２（ｃ）は、転写後の薄膜（単結晶シリコン膜）のＥＢＳＤ（電子線後方散乱回折）像を示し、（１００）の結晶方位の揃った単結晶シリコン膜が転写されているのが確認できた。
また、図１３（ａ）は、薄膜２を、後述する薄膜トランジスタのパターンに形成したときの転写前の薄膜パターンを示した光学顕微鏡写真で、図１３（ｂ）は、転写後の薄膜パターンを示した光学顕微鏡写真である。ここで、転写元の基板はＳＯＩ基板を用い、開口部４は、薄膜トランジスタのソース・ドレイン領域に形成した。また、転写先の基板はフレキシブル基板を用いた。図１３（ｂ）に示すように、薄膜２は、開口部４が形成されたパターンのまま、転写先の基板に転写されている。
また、図１４は、中空構造の薄膜２の状態を示した断面ＳＥＭ写真である。図１４に示すように、中空部５が形成された薄膜２は、膜形状を維持したまま、柱３ａによって支持されているのが分かる。
本発明において、中空部５は、薄膜２に形成した開口部４を通じて、犠牲層３をエッチングすることにより形成される。従って、開口部４の配列の仕方に応じて、犠牲層３のエッチング後に残る柱３ａの配列も変わる。
図１５は、開口部４を千鳥状に配列した例を示した平面図である。この場合、図１５に示すように、柱３ａは、開口部４を囲む６箇所に形成される。一方、図４に示したように、開口部４をアレイ状に配列した場合、柱３ａは、開口部４を囲む４箇所に形成される。従って、中空状態の薄膜２を支える柱３ａの数は、開口部４をアレイ状に配列するよりも、千鳥状に配列した方が多く形成できる。
本実施形態において、転写元の基板として、ＳＯＩ基板を例に説明したが、これに限定されず、種々の材料の基板を用いることができる。例えば、第１の基板は、石英基板やガラス基板であってもよい。また、転写される薄膜２は、多結晶シリコン膜や、アモルファスシリコン膜であってもよく、他の半導体薄膜（例えば、ゲルマニウム膜、炭化ケイ素（ＳｉＣ）膜、水素化アモルファスシリコン（ａ-Ｓｉ：Ｈ）膜等）であってもよい。また、転写される薄膜２は、酸化膜等の絶縁膜や、その他の膜であってもよい。
また、本実施形態において、薄膜と第２の基板との間に介在させる液体は特に限定されず、水、エタノール、アセトン以外に、例えば、パーヒドロポリシラザン等を用いてもよい。なお、パーヒドロポリシラザンを用いた場合には、ポリシラザンが蒸発した際、薄膜に毛管接着力が作用することに加え、パーヒドロポリシラザンの分子構造の変化（シリカ転化）に伴い、薄膜界面とパーヒドロポリシラザンとが化学結合することより、薄膜に化学結合力がさらに作用することによって、第２の基板に転写させることができる。
また、本実施形態において、薄膜２に形成する開口部４の形状は特に限定されず、例えば、長方形や円形であってもよい。また、開口部４の配列も、アレイ状（マトリクス状も含む）に限定されず、例えば、不規則な配列を含んでいてもよい。
また、本実施形態において、薄膜２は、そのままの状態で第２の基板１０に転写されるが、薄膜２と第２の基板１０との密着性をさらに高めるために、薄膜２が転写された第２の基板１０を熱処理する工程をさらに加えてもよい。例えば、転写先の第２の基板１０が、ＰＥＴ（ポリエチレンテレフタレート）樹脂からなるフレキシブル基板の場合、第２の基板（ＰＥＴ基板）１０のガラス転移温度（約１１０℃）以上で熱処理を行うと、密着強度をより高めることができる。なお、熱処理温度が１５０℃以上になると、ＰＥＴ基板が変質するため、熱処理温度は、１５０℃未満にするのが好ましい。また、例えば、転写先の第２の基板１０が、石英基板やガラス基板の場合には、レーザ照射を行うことにより、熱処理を行うことができる。と熱処理手段としては、レーザ照射の他に、熱プラズマジェット、フラッシュランプ、電気炉等を用いてもよい。
（第２の実施形態）
第１の実施形態で説明した転写元の基板は、第１の基板１上に犠牲層３を挟んで薄膜２が形成されたものを用いた。この場合、中空部５は、薄膜２に形成された開口部４を通じて、犠牲層３をエッチングすることにより形成される。すなわち、中空部５の高さは、犠牲層３の膜厚で規制される。
しかしながら、犠牲層３を用いなくても、中空部５を形成することは可能である。本発明の第２の実施形態では、転写元の基板として、第１の基板上に薄膜２が形成されたものを用いて、薄膜２を第２の基板に転写する方法を説明する。
図１６及び図１７は、本発明の第２の実施形態における薄膜形成方法を示した工程図である。
まず、図１６（ａ）に示すように、表面に薄膜２が形成された第１の基板１を用意する。このような基板として、例えば、石英基板上にアモルファスシリコン膜が形成されたものを用いることができる。
次に、図１６（ｂ）に示すように、薄膜２に、複数の開口部４を形成する。開口部４は、例えば、フォトリソグラフィ工程を用いて、エッチングにより形成することができる。
次に、図１６（ｃ）に示すように、開口部４を通じて、第１の基板１をエッチングして、第１の基板１と薄膜２との間に中空部５を形成する。例えば、第１の基板１が石英基板の場合、フッ酸を用いてエッチングすることができる。このとき、中空部５の高さは、第１の基板１の横方向のエッチング長さとほぼ同じになる。
次に、図１６（ｄ）に示すように、薄膜２と第２の基板１０との間に液体（不図示）を介在させて、薄膜２を第２の基板１０を密着させる。第２の基板１０は、例えば、石英基板、ガラス基板、フレキシブル基板等を用いることができる。また、液体は、例えば、水、エタノール、アセトン等を用いることができる。
次に、図１７（ａ）に示すように、第１の基板１及び／又は第２の基板１０を加熱する。加熱は、液体の沸点以下の温度で行い、例えば、ハロゲンランプやホットープレート等を用いて行うことができる。なお、この加熱工程は、薄膜２と第２の基板１０との間に介在する液体を乾燥させることを目的にするもので、必ずしも第１の基板１及び第２の基板１０の両方を直接加熱する必要はなく、例えば、一方の基板を加熱して、他方の基板を間接的に加熱する方法であってもよい。
図１７（ｂ）に示すように、この加熱工程において、薄膜２と第２の基板１０との間に介在する液体が乾燥することによって、薄膜２は、第１の基板１から引き離される。これにより、第２の基板１０を引き上げれば、薄膜２は、第２の基板１０に転写される。このとき、薄膜２は、開口部４が形成されたパターンのまま、第２の基板１０に転写される。また、第１の基板１の表面には、第１の基板１の一部である柱１ａが残る。
本実施形態における転写のメカニズムは、第１の実施形態における転写のメカニズムと基本的に同じである。すなわち、薄膜２と第２の基板１０との間に介在する液体によって薄膜２に作用する毛管接着力と、薄膜２と柱１ａとの結合力との差を利用して、薄膜２を第２の基板１０に転写することがきる。
本実施形態において、転写元の基板として、表面に薄膜２が形成された石英基板を例に説明したが、これに限定されず、種々の材料の基板を用いることができる。例えば、第１の基板は、シリコン基板やガラス基板であってもよい。また、転写される薄膜２は、ポリシリコン膜であってもよく、他の半導体薄膜（例えば、ゲルマニウム膜、炭化ケイ素（ＳｉＣ）膜、水素化アモルファスシリコン（ａ-Ｓｉ：Ｈ）膜等）であってもよい。また、転写される薄膜２は、酸化膜等の絶縁膜や、その他の膜であってもよい。
また、本実施形態において、薄膜と第２の基板との間に介在させる液体は特に限定されず、水、エタノール、アセトン以外に、例えば、パーヒドロポリシラザン等を用いてもよい。なお、パーヒドロポリシラザンを用いた場合には、ポリシラザンが蒸発した際、薄膜に毛管接着力が作用することに加え、パーヒドロポリシラザンの分子構造の変化（シリカ転化）に伴い、薄膜界面とパーヒドロポリシラザンとが化学結合することより、薄膜に化学結合力がさらに作用することによって、第２の基板に転写させることができる。
また、本実施形態において、薄膜２に形成する開口部４の形状は特に限定されず、例えば、長方形や円形であってもよい。また、開口部４の配列も、アレイ状（マトリクス状も含む）に限定されず、例えば、不規則な配列を含んでいてもよい。
また、本実施形態において、薄膜２は、そのままの状態で第２の基板１０に転写されるが、薄膜２と第２の基板１０との密着性をさらに高めるために、薄膜２が転写された第２の基板１０を熱処理する工程をさらに加えてもよい。
（応用例）
本発明では、転写元の基板（第１の基板）に形成した薄膜を、膜質を維持したまた転写先の基板（第２の基板）に転写させることができ、転写元の基板と転写先の基板とを、任意に選べることができる。従って、例えば、ＳＯＩ基板に形成された単結晶シリコン膜を、ガラス基板やフレキシブル基板に転写することによって、従来、困難とされていた、ガラス基板やフレキシブル基板上に面方位が完全に制御された単結晶シリコン膜を形成することが可能となる。
以下、本発明における薄膜の転写技術を用いた電子デバイスの製造方法について説明する。
（１）薄膜トランジスタの製造
図１８及び図１９は、本発明における薄膜の転写技術を用いた薄膜トランジスタ（電界効果トランジスタ）の製造方法を示した工程図である。
まず、図１８（ａ）に示すように、シリコン基板１上に、シリコン酸化膜３を介してｐ型の単結晶シリコン膜（以下、単に「シリコン膜」という）２が形成されたＳＯＩ基板を用意する。
次に、図１８（ｂ）に示すように、ｐ型シリコン膜２を、トランジスタのソース・ドレイン、及びチャネルとなる領域にパターニングする。
次に、図１８（ｃ）に示すように、ソース・ドレイン領域２ｂ、２ｃに、ｎ型不純物（例えば、リン）をイオン注入によりドープした後、熱処理（例えば、約６００−１０００℃）を行って、不純物の活性化を行う。
次に、図１８（ｄ）に示すように、シリコン膜２に開口部（不図示）を形成した後、開口部を通じて、シリコン酸化膜３をフッ酸で等方性エッチングして、シリコン基板１とシリコン膜２との間に中空部５を形成する。このとき、シリコン膜２は、シリコン酸化膜３のエッチングにより残された柱３ａによって支えられた中空構造となる。
図２０（ａ）は、パターニングされたシリコン膜２の形状を示した平面図で、図２０（ｂ）は、中空構造になったシリコン膜２の形状を示した平面図である。
図２０（ａ）に示すように、開口部４は、ソース・ドレイン領域２ｂ、２ｃとなる領域のみに形成され、チャネル領域２ａとなる領域には形成されていない。また、開口部４は、マトリクス状（３個×３個）に形成され、チャネル領域２ａと、ソース・ドレイン領域２ｂ、２ｃとの境界には、繋ぎ部２ｄが形成されている。
このように形成された開口部４を通じて、シリコン酸化膜３をエッチングすると、図２０（ｂ）に示すように、複数の柱３ａで支えられた中空構造のシリコン膜２が形成される。ここで、柱３ａは、ソース・ドレイン領域２ｂ、２ｃのみに形成され、チャネル領域２ａは、完全に浮いた中空状態になっている。しかしながら、ソース・ドレイン領域２ｂ、２ｃの全領域に亘って複数の柱３ａが形成され、かつ、繋ぎ部２ｄにも柱３ｂが形成されているため、中空状態のチャネル領域２ａを安定して支えることができる。
図２１は、上記方法で作成した中空構造のシリコン膜２のＳＥＭ写真である。図２１に示すように、シリコン膜を中空状態にしても、膜形状が維持されているのが分かる。
次に、図１８（ｅ）に示すように、シリコン膜２とフレキシブル基板１０との間に水（不図示）を介在させて、シリコン膜２をフレキシブル基板１０に密着させる。
次に、図１９（ａ）に示すように、シリコン基板１及び／又はフレキシブル基板１０を加熱する。これにより、シリコン膜２とフレキシブル基板１０との間に介在した水が乾燥することによって、シリコン膜２は、シリコン基板１から引き離され、フレキシブル基板１０に転写される。その後、シリコン膜２が転写されたフレキシブル基板１０を熱処理する。例えば、フレキシブル基板１０がＰＥＴ基板の場合、約１２０℃の温度で熱処理するのが好ましい。これにより、シリコン膜２とフレキシブル基板１９との結合力をより高めることができる。
次に、図１９（ｂ）に示すように、転写されたシリコン膜２上に、ゲート絶縁膜１１を形成する。ゲート絶縁膜１１の形成は、例えば、ポリシラザン溶液を用いて塗布により形成することができる。
次に、図１９（ｃ）に示すように、ゲート絶縁膜１１上に、ゲート電極１２を形成する。ゲート電極の形成は、例えば、アルミニウムの蒸着、スパッタリング、あるいは金属ナノ粒子を用いたインクジェット方式により形成することができる。
最後に、図１９（ｄ）に示すように、ゲート電極１２上に、層間絶縁膜１３を形成した後、層間絶縁膜１３及びゲート絶縁膜１１に開口部を形成し、この開口部にソース・ドレイン電極１４、１５を形成する。これにより、単結晶シリコン膜からなる薄膜トタンジスタが製造される。ここで、層間絶縁膜１３は、例えば、塗布により形成することができ、ソース・ドレイン電極は、例えば、アルミニウムのスパッタリング、蒸着、あるいは金属ナノ粒子を用いたインクジェット方式により形成することができる。
以上、説明したように、本発明における薄膜の転写技術を用いれば、フレキシブル基板１０上に、単結晶シリコン膜からなる薄膜トランジスタを製造することができる。また、この転写技術を用いれば、高温プロセスが必要なソース・ドレインの活性化を、転写元のＳＯＩ基板に対して行い、転写先の耐熱性の低いフレキシブル基板１０に対して、低温プロセスによるゲート絶縁膜や電極等を形成することができる。これにより、高性能な薄膜トランジスタをバラツキが少なく実現することができる。
ところで、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との界面状態は、薄膜トランジスタの特性に影響を与える。この界面状態を良好にする方法として、ゲート絶縁膜１１の膜質を向上させることが有効である。しかしながら、耐熱性の低いフレキシブル基板１０上に形成されたゲート絶縁膜１１に対しては、高温で熱処理することによって、ゲート絶縁膜１１の膜質を向上させる方法を採用することはできない。
そこで、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との界面状態を良好にする方法として、シリコン膜２を、フレキシブル基板１０に転写する前に、シリコン膜２の表面を熱酸化して、シリコン膜２の表面に熱酸化膜を形成しておくことが考えられる。このようにすれば、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との間に、膜質のよい熱酸化膜が介在するため、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との界面状態を良好なものにすることができる。
図２２（ａ）〜（ｄ）は、図１８及び図１９に示した薄膜トランジスタの製造方法において、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との界面状態を良好にする方法を示した工程図である。なお、図２２（ｂ）〜（ｄ）に示した工程は、図１８（ｅ）、図１９（ａ）〜（ｂ）に示した工程と同じである。
図２２（ａ）は、図１８（ｄ）に示したように、シリコン膜２に形成された開口部４を通じて、シリコン酸化膜３を等方性エッチングして、シリコン基板１とシリコン膜２との間に中空部５を形成した後、シリコン酸化膜３からなる柱３aによって支えられたシリコン膜２の表面を熱酸化して、シリコン膜２の表面に熱酸化膜１６を形成した図である。熱酸化は、例えば、酸素雰囲気中で、８００〜１１００℃の温度で行い、シリコン膜２の表面に、約２〜１５ｎｍの熱酸化膜１６を形成すればよい。このとき、中空部５内にも、シリコン膜２に形成された開口部４から十分な量の酸素が供給されるため、中空部５に面するシリコン膜２の表面（図中の下面）にも、外方に開放されたシリコン膜２の表面（図中の上面）とほぼ同じ膜厚の熱酸化膜１６が形成される。なお、ソース・ドレイン領域２ｂ、２ｃと柱３aとが接する部位にも、当該部位の界面に沿って酸素が拡散するため、シリコン膜２の表面全体に亘って、ほぼ均一な熱酸化膜１６が形成される。また、この熱酸化工程において、ソース・ドレイン領域２ｂ、２ｃにイオン注入された不純物の活性化も、同時に行うことができる。
次に、図２２（ｂ）に示すように、シリコン膜２とフレキシブル基板１０との間に水（不図示）を介在させて、シリコン膜２をフレキシブル基板１０に密着させる。
次に、図２２（ｃ）に示すように、シリコン基板１及び／又はフレキシブル基板１０を加熱する。これにより、シリコン膜２とフレキシブル基板１０との間に介在した水が乾燥することによって、シリコン膜２は、シリコン基板１から引き離され、フレキシブル基板１０に転写される。
次に、図２２（ｄ）に示すように、転写されたシリコン膜２上に、ゲート絶縁膜１１を形成する。このとき、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との間には、熱酸化膜１６が介在しているため、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との界面状態を良好なものにすることができる。
最後に、図１９（ｃ）〜（ｄ）に示した工程に従い、ゲート電極１２、及びソース・ドレイン電極１４、１５を形成して、薄膜トランジスタを完成させる。
なお、上記工程において、熱酸化膜１６上に、さらにゲート絶縁膜１１を形成したが、熱酸化膜１６が、薄膜トランジスタの所定の特性を得るのに十分な膜厚を有している場合には、ゲート絶縁膜１１を形成せずに、熱酸化膜１６を、そのままゲート絶縁膜として使用してもよい。
また、シリコン膜２の熱酸化速度は、シリコン膜２中の不純物濃度に依存するため、熱酸化の条件は、不純物濃度（特に、ソース・ドレイン領域２ｂ、２ｃ)における不純物濃度）を考慮して、設定すればよい。あるいは、所定の膜厚の熱酸化膜１６を得るために、不純物濃度を適宜調整してもよい。
図２３（ａ）、（ｂ）は、このような方法で製造した薄膜トランジスタの特性を評価した結果を示したグラフである。ここで、図２３（ａ）は、ゲート・ソース間電圧（ＶＧＳ）に対するドレイン電流（ＩＤＳ）の変化（ＩＤＳ−ＶＧＳ特性）、及び電界効果移動度の変化を示したグラフである。また、図２３（ｂ）は、ドレイン−ソース間電圧（ＶＤＳ）に対するドレイン電流（ＩＤＳ）の変化(ＩＤＳ−ＶＤＳ特性)を示したグラフである。なお、製造した薄膜トランジスタは、ｎチャネル型の電界効果トランジスタで、チャネル長を４μｍ（実効チャネル長が３．７μｍ）、チャネル幅を３μｍとした。また、熱酸化膜１６の膜厚は、１０ｎｍとし、ゲート絶縁膜１１の膜厚は、２０６ｎｍとした。また、転写先の基板１０は、ガラス基板とした。
図２３（ａ）に示すように、電界効果移動度の最大値は７４２ｃｍ２Ｖ−１ｓ−１で、しきい値は１．５Ｖであった。また、サブスレッショルド・リーク電流は、約１×１０−１３Ａで、ドレイン電流（ＩＤＳ）のオン／オフ比は、約８桁であった。これらの数値は、バルクの単結晶シリコン基板に形成したｎチャネル型の電界効果トランジスタの特性に近く、薄膜トランジスタとして、高い性能を示すものである。
また、図２３（ｂ）に示すように、ＩＤＳ−ＶＤＳ特性においても、寄生抵抗及びキンクは確認されず、飽和特性のよい特性を示している。
このような薄膜トランジスタとしての高い性能は、ガラス基板１０に転写されたシリコン膜２が、単結晶であることを示すととともに、チャネル領域２ａにおけるシリコン膜２と、ゲート絶縁膜１１との界面状態が良好であることを示すものである。
すなわち、図１８及び図１９に示した薄膜トランジスタの製造方法において、シリコン膜２をガラス基板１０に転写する前に、シリコン膜２の表面を熱酸化して、シリコン膜２の表面に熱酸化膜１６を形成しておくことによって、高い性能の薄膜トランジスタを得ることができる。
ところで、図２２（ｃ）に示したように、シリコン膜２をガラス基板１０に転写した後、シリコン膜２とガラス基板１０との密着性を高めるために、シリコン膜２が転写されたガラス基板１０を熱処理する場合がある。このとき、ガラス基板１０に含まれる不純物（例えば、基板表面または基板内部に存在するアルカリ金属等）は、熱処理によって活性化され、シリコン膜２中に拡散するおそれがある。特に、チャネル領域２ａ中に不純物が拡散されると、この不純物が可動イオンやトラップ準位を形成し、リーク電流や移動度、信頼性の低下を招くおそれがある。
しかしながら、図２２（ｃ）に示すように、ガラス基板１０とシリコン膜２との間に、熱酸化膜１６が介在しているため、この熱酸化膜１６が、ガラス基板１０から不純物がシリコン膜２中に拡散するのを防止する障壁となる。従って、転写先のガラス基板１０に汚染源となる不純物が存在していても、当該不純物の拡散に起因する薄膜トランジスタの特性劣化を防止することができる。
図２４は、転写先の基板１０を、ガラス基板の代わりに、ＰＥＴ基板（フレキシブル基板）を用いて、上記と同様の条件で薄膜トランジスタを製造し、ＩＤＳ−ＶＧＳ特性を評価した結果を示したグラフである。
図２４に示すように、電界効果移動度の最大値は３４３ｃｍ２Ｖ−１ｓ−１で、しきい値は３．９Ｖであった。また、サブスレッショルド・リーク電流は、約６×１０−１０Ａで、ドレイン電流（ＩＤＳ）のオン／オフ比は、約４桁であった。これらの数値は、シリコン膜２をガラス基板に転写して製造した薄膜トランジスタの特性には至らないものの、多結晶シリコン膜からなる薄膜トランジスタに比して、非常に高い性能を示すものである。なお、転写先の基板１０をガラス基板にした場合と較べて、薄膜トランジスタの性能が低下した理由は、転写されたシリコン膜２上に堆積されたゲート絶縁膜１１が、ガラス基板よりも低い温度で堆積させており、ガラス基板上に堆積させたゲート絶縁膜と比較して膜質が劣るためと考えられる。
図２５は、転写先の基板１０を、ガラス基板の代わりに、ＰＥＴ基板（フレキシブル基板）を用いて薄膜トランジスタを製造し、ＩＤＳ−ＶＧＳ特性を評価した結果を示したグラフである。なお、この薄膜トランジスタは、熱酸化膜１６上に、さらにゲート絶縁膜１１を形成せずに、膜厚１０ｎｍの熱酸化膜１６を、そのままゲート絶縁膜として使用したもので、それ以外は、図２４に示した薄膜トランジスタと同じ条件で製造した。
図２５に示すように、電界効果移動度の最大値は６２７ｃｍ２Ｖ−１ｓ−１で、しきい値は０．０７Ｖであった。また、サブスレッショルド・リーク電流は、１．３×１０−１２Ａで、ドレイン電流（ＩＤＳ）のオン／オフ比は、約７桁であった。このように、ゲート絶縁膜を、熱酸化膜１６上だけで形成した薄膜トランジスタは、熱酸化膜１６の上にゲート絶縁膜１１を形成した薄膜トランジスタよりも、特性が大幅に向上しているのが分かる。これは、熱酸化膜１６上のゲート絶縁膜１１は、低温プロセス（例えば、プラズマＣＶＤを用いた堆積、またはポリシラザン溶液を用いた塗布）によって形成されるため、酸化膜の膜質が熱酸化膜より劣っており、リーク電流が大きくなるが、ゲート絶縁膜が熱酸化膜１１のみの場合には、リーク電流が抑制されたためと考えられる
ところで、本発明において、転写前のシリコン膜２は、複数の柱３ａに支えられた中空構造になっている。特に、図２２（ａ）に示したように、チャネル領域２ａは、完全に浮いた中空状態になっている。このような中空構造のシリコン膜２の表面に、熱酸化膜１６を形成した場合、熱酸化によりシリコン膜２の表面が熱酸化膜１６に変わる際、体積膨張が起きる。そのため、形成された熱酸化膜１６は、シリコン膜２に応力が加わることによって、中空構造のシリコン膜２に反りが生じるおそれがある。
図２６（ａ）、（ｂ）は、中空構造のシリコン膜２の表面に、１０ｎｍの厚みの熱酸化膜１６を形成したときの、チャネル領域２ａ近傍の状態を示したＳＥＭ写真である。図２６（ａ）は、チャネル長（Ｌ）が５μｍで、図２６（ｂ）は、チャネル長（Ｌ）が１５μｍの場合のＳＥＭ写真である。
図２６（ａ）に示すように、チャネル長（Ｌ）が５μｍと短い場合には、チャネル領域２ａの反りは見られないが、チャネル長（Ｌ）が１５μｍと長い場合には、チャネル領域２ａの反りが見られた。
図２７（ａ）、（ｂ）は、図２６（ａ）、（ｂ）に示した中空構造のシリコン膜２を、ガラス基板１０に転写した後のシリコン膜２の状態を示した光学顕微鏡写真である。図２７（ａ）に示すように、チャネル長（Ｌ）が５μｍと短い場合には、チャネル領域２ａは、完全にガラス基板１０に接触した状態で転写されているが、図２７（ｂ）に示すように、チャネル長（Ｌ）が１５μｍと長い場合には、チャネル領域２ａに干渉色が観察され、チャネル領域２ａの一部が、ガラス基板１０から浮いた状態でガラス基板１０に転写されている。
そこで、中空構造のシリコン膜２の表面に、熱酸化膜１６を形成した場合のシリコン膜２の反りを調べるために、チャネル長の異なる３種類の中空構造のシリコン膜２を作成し、それぞれのシリコン膜２に、膜厚の異なる熱酸化膜１６を形成して、チャネル領域２ａにおけるシリコン膜２の反りを測定した。なお、シリコン膜２の反りは、７０°の角度から撮影したシリコン膜２のＳＥＭ写真から、チャネル領域２ａの中央部の元の位置からの変位量を算出した。ここで、元の位置は、シリコン基板１とシリコン膜２との間の中空部５の高さ（３００ｎｍ）を基準にした。
図２８は、その結果を示したグラフである。図２８に示すように、熱酸化膜１６の膜厚が大きくなるに従い、シリコン膜２の変位は大きくなる。また、熱酸化膜１６の膜厚が同じ場合、チャネル長が長くなるほど、シリコン膜２の変位は大きくなる。
従って、シリコン膜２を、転写先のガラス基板１０に密着した状態で転写するためには、シリコン膜２の表面に熱酸化膜１６を形成した際に生じるシリコン膜の反りを考慮して、熱酸化膜１６の膜厚を設定することが好ましい。
なお、シリコン膜２を、転写先のガラス基板１０に密着した状態で転写するための条件は、シリコン膜２の反り以外の要因、例えば、図２２（ｂ）に示した状態において、シリコン膜２と転写先の基板１０との密着度合いや、シリコン膜２とフレキシブル基板１０との間に介在する液体の種類、当該液体を乾燥させる加熱条件等によって変わるため、一義的には決まらない。仮に、シリコン膜２の変位を５０ｎｍ以下に設定するとしたら、チャネル長が５μｍの場合、熱酸化膜１６の膜厚を１２ｎｍ以下に、チャネル長が１０μｍの場合、熱酸化膜１６の膜厚を８ｎｍ以下に設定すればよい。
なお、上記の説明において、中空構造のシリコン膜２の表面に、熱酸化膜１６を形成する工程を、薄膜トランジスタ（電界効果トランジスタ）の製造工程に適用する例を説明したが、これに限定されず、シリコン膜２を転写先の基板１０に転写する工程において、転写前に、中空構造のシリコン膜２の表面に、熱酸化膜１６を形成する工程を採用することができる。

上記の説明おいて、転写元の基板として、ＳＯＩ基板を用いたが、これに限定されず、例えば、シリコン基板または石英基板上に絶縁膜を介してポリシリコン膜が形成されたものを用いてもよい。また、転写先の基板として、フレキシブル基板を用いたが、これに限定されず、例えば、石英基板、ガラス基板、金属ホイール基板、集積回路を有するウェハ等を用いることができる。
また、図２０（ａ）に示したシリコン膜２のパターンを、図２９に示すように、マトリクス状に形成することによって、転写先のフルキシブル基板、またはガラス基板上に、マトリクス状に配列された薄膜トランジスタを形成することができる。なお、図２９では、ソース・ドレイン領域に形成する開口部４を省略している。これにより、薄膜トランジスタが形成されていない領域に、薄膜トランジスタを駆動する配線や、液晶セル等を形成することによって、高性能な液晶表示装置を製造することができる。
また、図３０（ａ）の光学顕微鏡写真に示すように、図２０（ａ）に示したシリコン膜２のパターンの周囲にある領域Ａのシリコン膜を除去することによって、領域Ａ内に形成されたシリコン膜２のパターンだけを、転写先の基板に転写することができる。図３０（ｂ）は、ガラス基板１０に転写されたシリコン膜２のパターンを示した光学顕微鏡写真である。図３０（ｂ）に示すように、領域Ａ内に形成されたシリコン膜２のパターンだけが、ガラス基板１０に転写されているのが分かる。
このように、ＳＯＩ基板上に形成されたシリコン膜２の一部を、部分的に、ガラス基板１０に転写することができるのは、次のような理由によるものと考えられる。すなわち、領域Ａ以外のシリコン膜２は、絶縁層３と大面積に亘って接触しているため、領域Ａ以外のシリコン膜２に作用する毛管接着力よりも、領域Ａ以外のシリコン膜２と絶縁層３との結合力の方が大きい。そのため、シリコン膜２と柱３ａとの結合力よりも大きな毛管接着力が作用する領域Ａ内のシリコン膜２のみが、ガラス基板１０に転写されたものと考えられる。
図３１（ａ）は、１回目の転写で残ったシリコン膜２に対して、領域Ｂ内に形成したシリコン膜２のパターンを示した光学顕微鏡写真で、図３１（ｂ）は、ガラス基板１０に転写されたシリコン膜２のパターンを示した光学顕微鏡写真である。このように、１回目の転写で残った部分を用いて、再度転写することができ、ＳＯＩ基板に形成されたシリコン膜２を有効に利用することができる。
図３２及び図３３は、表面にアモルファスシリコン膜２が形成された石英基板１を用いて、アモルファスシリコン薄膜トランジスタを製造する方法を示した工程図である。
まず、図３２（ａ）に示すように、石英基板１の表面に、ｎ型不純物がドープされたアモルファスシリコン膜２を堆積する。なお、表面にｎ型不純物がドープされたアモルファスシリコン膜２が堆積された石英基板１を、別途用意してもよい。
次に、図３２（ｂ）に示すように、アモルファスシリコン膜２をエッチングして、ソース・ドレイン領域を形成する。
次に、図３２（ｃ）に示すように、石英基板１上に、ノンドープのアモルファスシリコン膜６を堆積して、チャネル領域をパターニングする。
次に、図３２（ｄ）に示すように、アモルファスシリコン膜２、６に開口部（不図示）を形成した後、開口部を通じて、石英基板１をフッ酸で等方性エッチングして、石英基板１とアモルファスシリコン膜２、６との間に中空部５を形成する。このとき、アモルファスシリコン膜２、６は、石英基板１のエッチングにより残された柱１ａによって支えられた中空構造となる。
次に、図３２（ｅ）に示すように、アモルファスシリコン膜６とフレキシブル基板１０との間に水（不図示）を介在させて、アモルファスシリコン膜６をフレキシブル基板１０に密着させる。
次に、図３３（ａ）に示すように、石英基板１及び／又はフレキシブル基板１０を加熱する。これにより、アモルファスシリコン膜６とフレキシブル基板１０との間に介在した水が乾燥することによって、アモルファスシリコン膜２、６は、石英基板１から引き離され、フレキシブル基板１０に転写される。
次に、図３３（ｂ）に示すように、転写されたアモルファスシリコン膜２、６上に、ゲート絶縁膜１１を堆積する。ゲート絶縁膜１１の堆積は、例えば、ポリシラザン溶液を用いた塗布による形成、あるいは窒化膜を堆積することにより形成することができる。
次に、図３３（ｃ）に示すように、ゲート絶縁膜１１上に、ゲート電極１２を形成する。ゲート電極の形成は、例えば、アルミニウムのスパッタリング、蒸着、あるいは金属ナノ粒子を用いたインクジェット方式により形成することができる。
最後に、図３３（ｄ）に示すように、ゲート電極１２上に、保護膜１３を形成した後、保護膜１３及びゲート絶縁膜１１に開口部を形成し、この開口部にソース・ドレイン電極１４、１５を形成する。これにより、アモルファスシリコン膜からなる薄膜トタンジスタが製造される。
（２）太陽電池の製造
図３４及び図３５は、本発明における薄膜の転写技術を用いた太陽電池の製造方法を示した工程図である。
まず、図３４（ａ）に示すように、シリコン基板１上に、シリコン酸化膜３を介してｐ型不純物がドープされた単結晶シリコン膜（以下、単に、「シリコン膜」という）２Ａが形成されたＳＯＩ基板を用意する。
次に、図３４（ｂ）に示すように、ｐ型シリコン膜２に開口部４Ａを形成した後、開口部４Ａを通じて、シリコン酸化膜３をフッ酸で等方性エッチングして、シリコン基板１とｐ型シリコン膜２との間に中空部５を形成する。このとき、ｐ型シリコン膜２は、シリコン酸化膜３のエッチングにより残された柱（不図示）によって支えられた中空構造となる。
次に、図３４（ｃ）に示すように、表面に透明電極１８が形成されたフレキシブル基板１０を用意し、ｐ型シリコン膜２と透明電極１８との間に水（不図示）を介在させて、シリコン膜２をフレキシブル基板１０に密着させる。
次に、図３４（ｄ）に示すように、シリコン基板１及び／又はフレキシブル基板１０を加熱する。これにより、ｐ型シリコン膜２と透明電極１８との間に介在した水が乾燥することによって、ｐ型シリコン膜２は、シリコン基板１から引き離され、フレキシブル基板１０に転写される。
次に、図３５（ａ）に示すように、シリコン基板１上に、シリコン酸化膜３を介してｎ型不純物がドープされたシリコン膜２Ｂが形成されたＳＯＩ基板を用意する。
次に、図３５（ｂ）に示すように、ｎ型シリコン膜２Ｂに開口部４Ｂを形成した後、開口部４Ｂを通じて、シリコン酸化膜３をフッ酸で等方性エッチングして、シリコン基板１とｎ型シリコン膜２Ｂとの間に中空部５を形成する。このとき、ｎ型シリコン膜２Ｂは、シリコン酸化膜３のエッチングにより残された柱（不図示）によって支えられた中空構造となる。
次に、図３５（ｃ）に示すように、ｎ型シリコン膜２Ｂと、フレキシブル基板１０に転写されたｐ型シリコン膜２Ａとの間に水（不図示）を介在させて、ｎ型シリコン膜２Ｂをフレキシブル基板１０に密着させる。このとき、ｐ型シリコン膜２Ａに形成されて開口部４Ａと、ｎ型シリコン膜２Ｂに形成されて開口部４Ｂとは、互いに位置をずらして密着させる。
次に、図３５（ｄ）に示すように、シリコン基板１及び／又はフレキシブル基板１０を加熱する。これにより、ｎ型シリコン膜２Ｂとｐ型シリコン膜２Ａとの間に介在した水が乾燥することによって、ｎ型シリコン膜２Ｂは、シリコン基板１から引き離され、フレキシブル基板１０に転写される。
次に、図３５（ｅ）に示すように、転写されたｎ型シリコン膜２Ｂ上に、電極１７を堆積する。電極１７は、例えば、アルミニウムの蒸着により形成することができる。これにより、フレキシブル基板１０上に、積層されたシリコン膜２Ａ、２ＢからなるＰＮ接合を有する太陽電池が製造される。
なお、上記の説明おいて、転写元の基板として、ＳＯＩ基板を用いたが、これに限定されず、例えば、シリコン基板または石英基板上に絶縁膜を介してポリシリコン膜が形成されたものを用いてもよい。また、転写先の基板として、フレキシブル基板を用いたが、これに限定されず、例えば、ガラス基板等を用いることができる。また、シリコン膜２Ａ、２Ｂをフレキシブル基板１０に転写した後、シリコン膜２Ａ、２Ｂとフレキシブル基板１０との密着性をさらに高めるために、フレキシブル基板１０を熱処置する工程をさらに追加してもよい。
図３６〜図３８は、本発明における薄膜の転写技術を用いた太陽電池の他の製造方法を示した工程図である。
まず、図３６（ａ）に示すように、シリコン基板１上に、シリコン酸化膜３を介してｐ型不純物がドープされたシリコン膜２が形成されたＳＯＩ基板を用意する。そして、シリコン膜２に開口部４を形成する。
次に、図３６（ｂ）に示すように、開口部４を通じて、シリコン酸化膜３をフッ酸で等方性エッチングして、シリコン基板１とシリコン膜２との間に中空部５を形成する。このとき、シリコン膜２は、シリコン酸化膜３のエッチングにより残された柱３ａによって支えられた中空構造となる。
次に、図３６（ｃ）に示すように、ｐ型シリコン膜の表面、及び中空部５に面した裏面をテクスチャー加工する。テクスチャー加工は、例えばＴＭＡＨ（水酸化トリメチルアニリニウム）溶液による異方性エッチングによって行うことができる。この方法を用いれば、中空部５に面した裏面にもテクスチャー加工することができる。
次に、図３６（ｄ）に示すように、ｐ型シリコン膜２の表面に、ｎ＋層を形成する。ｎ＋層は、例えば、リン酸水溶液を塗布した後に加熱することにより形成することができる。この方法を用いれば、開口部４及び中空部５にもリン酸水溶液が導入されるため、ｐ型シリコン膜２の開口部４の側面、及び中空部５に面した裏面にも、ｎ＋層を形成することができる。
次に、図３６（ｅ）に示すように、ｎ＋層の表面に、シリコン窒化膜７を形成する。シリコン窒化膜７の形成は、例えば、プラズマＣＶＤ法を用いて形成することができる。
次に、図３７（ａ）に示すように、シリコン窒化膜７とガラス基板１０との間に水（不図示）を介在させて、シリコン窒化膜７をガラス基板１０に密着させる。
次に、図３７（ｂ）に示すように、シリコン基板１及び／又はガラス基板１０を加熱する。これにより、シリコン窒化膜７とガラス基板１０との間に介在した水が乾燥することによって、シリコン膜２及びシリコン窒化膜７は、シリコン基板１から引き離され、ガラス基板１０に転写される。
次に、図３７（ｃ）に示すように、開口部４にＡｇ電極２１を埋め込む。Ａｇ電極２１の埋め込みは、Ａｇペーストのスクリーン印刷によって行うことができる。
次に、図３７（ｄ）に示すように、ｎ＋層の表面に、Ａｌ電極２２を形成する。Ａｌ電極２２は、アルミニウム粉末を含むペースト材料を、スクリーン印刷などを用いて塗布により形成することができる。
次に、図３８（ａ）に示すように、アルミニウムペーストを焼成して、アルミニウムをｎ＋層に拡散することによって、Ａｌ電極２２とｐ型シリコン膜２との間にＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層２３を形成する。
次に、図３８（ｂ）に示すように、表面に電極３１が形成されたフレキシブル基板３０を用意して、図３８（ｃ）に示すように、接着剤を用いて、ガラス基板１０に形成されたＰＮ接合を含む構造体を、フレキシブル基板３０に転写する。このとき、Ａｇ電極２１及びＡｌ電極２２は、それぞれ、電極３１に接合される。
最後に、図３８（ｄ）に示すように、開口部４を埋めるようにして、Ａｇ電極３２をシリコン窒化膜７上に形成する。これにより、フレキシブル基板３０に形成された太陽電池が製造される。
以上、本発明における薄膜の転写技術を用いた電子デバイスの製造方法について説明したが、電子デバイスは、上記応用例で説明した薄膜トランジスタや太陽電池に限定されず、薄膜を構成要素として含む種々の電子デバイスに適用できる。
１ 第１の基板
１ａ 柱
２ 薄膜
２ａ チャネル領域
２ｂ、２ｃ ソース・ドレイン領域
２ｄ 繋ぎ部
３ 犠牲層
３ａ 柱
４ 開口部
５ 中空部
７ シリコン窒化膜
１０ 第２の基板
１１ ゲート絶縁膜
１２ ゲート電極
１３ 層間絶縁膜
１４、１５ ソース・ドレイン電極
１６ 熱酸化膜
１８ 透明電極
２０ａ、２０ｂ 液体
２１ Ａｇ電極
２２ Ａｌ電極
３０ フレキシブル基板
３１ 電極
３２ Ａｇ電極

Claims (22)

  1. 表面に薄膜が形成された第１の基板を用意する工程と、
    前記薄膜に複数の開口部を形成する工程と、
    前記開口部を通じて前記第１の基板をエッチングして、前記第１の基板と前記薄膜との間に中空部を形成する工程と、
    前記薄膜と第２の基板との間に液体を介在させて、前記薄膜を前記第２の基板に密着させる工程と、
    前記第１の基板及び／又は前記第２の基板を加熱する工程と
    を含み、
    前記加熱工程において、前記薄膜と第２の基板との間に介在する液体が乾燥することによって、前記薄膜は、該薄膜と第２の基板との間に介在する液体による毛管接着力を利用して、前記第１の基板から引き離されて、前記第２の基板に転写される、薄膜形成方法。
  2. 前記薄膜は、犠牲層を挟んで前記第１の基板上に形成されており、
    前記中空部を形成する工程は、前記第１の基板の代わりに、前記犠牲層をエッチングすることにより行われ、
    前記加熱工程において、前記薄膜は、前記犠牲層から引き離されて、前記第２の基板に転写される、請求項１に記載の薄膜形成方法。
  3. 前記第１の基板は、ＳＯＩ基板からなり、
    前記薄膜は、単結晶半導体薄膜からなる、請求項２に記載の薄膜形成方法。
  4. 前記加熱工程において、前記第１の基板及び／又は前記第２の基板は、該基板の端部から液体が一定方向に沿って蒸発するように加熱される、請求項１または２に記載の薄膜形成方法。
  5. 前記加熱工程は、前記液体の沸点より低い温度で行われる、請求項１または２に記載の薄膜形成方法。
  6. 前記液体は、水、エタノール、アセトン、又はポリシラザンからなる、請求項１または２に記載の薄膜形成方法。
  7. 前記第２の基板は、表面に親水性を持たせる表面処理がなされている、請求項１または２に記載の薄膜形成方法。
  8. 前記加熱工程の後、前記薄膜が転写された前記第２の基板を熱処理する工程をさらに含む、請求項１または２に記載の薄膜形成方法。
  9. 前記第２の基板は、フレキシブル基板であって、
    前記熱処理工程は、前記フレキシブル基板のガラス転移温度以上で行われる、請求項８に記載の薄膜形成方法。
  10. 前記薄膜は、シリコン膜であって、
    前記中空部を形成する工程の後、前記薄膜を前記第２の基板に密着させる工程の前に、前記薄膜の表面に熱酸化膜を形成する工程をさらに含む、請求項１または２に記載の薄膜形成方法。
  11. 前記開口部を形成する工程において、前記複数の開口部は、アレイ状又は千鳥状に形成されている、請求項１または２に記載の薄膜形成方法。
  12. 前記第２の基板は、フレキシブル基板、石英基板、またはガラス基板からなる、請求項１または２に記載の薄膜形成方法。
  13. 表面に絶縁層を挟んで半導体薄膜が形成された第１の基板を用意する工程と、
    前記半導体薄膜を、チャネル領域、及びソース・ドレイン領域となる領域にパターニングする工程と、
    前記ソース・ドレイン領域となる半導体薄膜に複数の開口部を形成する工程と、
    前記開口部を通じて前記絶縁層をエッチングして、前記第１の基板と前記半導体薄膜との間に中空部を形成する工程と、
    前記半導体薄膜と第２の基板との間に液体を介在させて、前記半導体薄膜を前記第２の基板に密着させる工程と、
    前記第１の基板及び／又は前記第２の基板を加熱する工程と
    を含み、
    前記加熱工程において、前記半導体薄膜と第２の基板との間に介在する液体が乾燥することによって、前記半導体薄膜のパターンが、該半導体薄膜と第２の基板との間に介在する液体による毛管接着力を利用して、前記絶縁層から引き離されて、前記第２の基板に転写される、薄膜トランジスタの製造方法。
  14. 前記パターニング工程の後、前記ソース・ドレイン領域となる領域に不純物を注入した後、熱処理を行って、ソース・ドレイン領域を形成する工程をさらに含み、
    前記加熱工程の後、前記第２の基板に転写された前記半導体薄膜のチャネル領域上にゲート絶縁膜を形成する工程をさらに含む、請求項１３に記載の薄膜トランジスタの製造方法。
  15. 前記半導体薄膜は、シリコン膜であって、
    前記中空部を形成する工程の後、前記半導体薄膜を前記第２の基板に密着させる工程の前に、前記半導体薄膜の表面に熱酸化膜を形成する工程をさらに含む、請求項１３に記載の薄膜トランジスタの製造方法。
  16. 前記熱酸化膜は、ゲート絶縁膜として使用される、請求項１５に記載の薄膜トランジスタの製造方法。
  17. 前記第２の基板は、フレキシブル基板、石英基板、またはガラス基板からなる、請求項１３に記載の薄膜トランジスタの製造方法。
  18. 前記半導体薄膜のパターニング工程において、前記チャネル領域、及びソース・ドレイン領域となる領域が、マトリクス状にパターニングされる、請求項１３に記載の薄膜トランジスタの製造方法。
  19. 表面に透明電極が形成された第２の基板を用意する工程と、
    請求項１〜３の何れかに記載の製造方法により、前記第１の基板から前記第２の基板に、第１導電型の半導体薄膜及び第２導電型の半導体薄膜を、順次転写する工程と
    を含み、
    前記転写工程において、前記透明電極上に、半導体薄膜からなるＰＮ接合が形成させる、太陽電池の製造方法。
  20. 前記転写工程において、前記第１導電型の半導体薄膜に形成されて第１の開口部と、前記第２導電型の半導体薄膜に形成されて第２の開口部とは、互いに位置をずらして転写される、請求項１９に記載の太陽電池の製造方法。
  21. 前記転写工程の後、前記第２の基板を熱処置する工程をさらに含む、請求項１９に記載の太陽電池の製造方法。
  22. 前記第２の基板は、フレキシブル基板、石英基板、またはガラス基板からなる、請求項１９に記載の太陽電池の製造方法。
JP2013177888A 2013-02-13 2013-08-29 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス Active JP6078920B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013177888A JP6078920B2 (ja) 2013-02-13 2013-08-29 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス
KR1020157024983A KR102137281B1 (ko) 2013-02-13 2014-02-04 박막 형성방법, 및 이를 이용하여 제작한 반도체 기판 그리고 전자 디바이스
PCT/JP2014/000560 WO2014125786A1 (ja) 2013-02-13 2014-02-04 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス
US14/821,087 US9343576B2 (en) 2013-02-13 2015-08-07 Thin film forming method, semiconductor substrate and electronic device produced by employing same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013025445 2013-02-13
JP2013025445 2013-02-13
JP2013177888A JP6078920B2 (ja) 2013-02-13 2013-08-29 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス

Publications (2)

Publication Number Publication Date
JP2014179580A JP2014179580A (ja) 2014-09-25
JP6078920B2 true JP6078920B2 (ja) 2017-02-15

Family

ID=51353801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013177888A Active JP6078920B2 (ja) 2013-02-13 2013-08-29 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス

Country Status (4)

Country Link
US (1) US9343576B2 (ja)
JP (1) JP6078920B2 (ja)
KR (1) KR102137281B1 (ja)
WO (1) WO2014125786A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105428312B (zh) * 2015-11-18 2018-05-01 上海大学 柔性衬底的制备和分离方法
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102017126338A1 (de) 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
JP7199307B2 (ja) * 2019-05-24 2023-01-05 株式会社ディスコ 移設方法
US10797009B1 (en) * 2019-07-09 2020-10-06 Mikro Mesa Technology Co., Ltd. Method for transferring micro device
CN111261023B (zh) * 2019-12-07 2021-09-17 深圳优色专显科技有限公司 一种自热前导式显示屏的双态防水结构
CN112599468B (zh) * 2020-12-31 2022-10-14 福建江夏学院 一种基于溶剂处理制备二硫化钼薄层及其薄膜晶体管的方法
KR102622207B1 (ko) * 2021-11-17 2024-01-05 울산대학교 산학협력단 페로브스카이트 구조의 독립형 단결정 멤브레인의 제조방법 및 페로브스카이트 구조의 독립형 단결정 멤브레인의 전사방법
WO2024087905A1 (zh) * 2022-10-25 2024-05-02 隆基绿能科技股份有限公司 激光转印方法和设备、太阳能电池

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
JP2000091604A (ja) 1998-09-10 2000-03-31 Showa Denko Kk 多結晶半導体膜、光電変換素子及びこれらの製造法
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
JP2000188269A (ja) * 1998-10-16 2000-07-04 Canon Inc 部材の分離方法及び分離装置並びに基板の製造方法
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7229901B2 (en) 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
KR101308548B1 (ko) * 2005-06-02 2013-09-23 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
US8242025B2 (en) 2006-01-16 2012-08-14 Panasonic Corporation Method for producing semiconductor chip, and field effect transistor and method for manufacturing same
WO2011158438A1 (ja) * 2010-06-14 2011-12-22 シャープ株式会社 半導体装置の製造方法、及び表示装置の製造方法

Also Published As

Publication number Publication date
KR102137281B1 (ko) 2020-07-23
KR20150119233A (ko) 2015-10-23
WO2014125786A1 (ja) 2014-08-21
US9343576B2 (en) 2016-05-17
US20150349137A1 (en) 2015-12-03
JP2014179580A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
JP6078920B2 (ja) 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス
TWI383498B (zh) 鰭式場效電晶體裝置的製造方法
US7611932B2 (en) Method of manufacturing a thin film transistor
US10186674B2 (en) Thin-film device having barrier film and manufacturing method thereof
US20150155390A1 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US7803699B2 (en) Polysilicon thin film transistor and method of fabricating the same
TW200805653A (en) Semiconductor device and manufacturing method thereof
KR20110015370A (ko) 도핑 방법, 및 반도체 장치의 제조 방법
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
JP2009289874A (ja) 薄膜トランジスタおよび表示装置
JP2002367905A5 (ja)
CN106783532A (zh) 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
JP2005005381A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
CN101894744B (zh) 一种采用背面保温层技术激光晶化多晶硅薄膜的方法
CN103762165A (zh) 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
KR100844272B1 (ko) 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
JP5154243B2 (ja) Ｓｏｉ基板の製造方法
CN101150057B (zh) 薄膜半导体装置和该薄膜半导体装置的制造方法
JP2009054703A (ja) 透過型液晶表示素子基板の製造方法
KR100579178B1 (ko) 박막트랜지스터 및 그 제조 방법
CN103779206A (zh) 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
JP2009224706A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161228

R150 Certificate of patent or registration of utility model

Ref document number: 6078920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250