JP6062737B2 - 位相板の製造方法 - Google Patents

位相板の製造方法 Download PDF

Info

Publication number
JP6062737B2
JP6062737B2 JP2012287366A JP2012287366A JP6062737B2 JP 6062737 B2 JP6062737 B2 JP 6062737B2 JP 2012287366 A JP2012287366 A JP 2012287366A JP 2012287366 A JP2012287366 A JP 2012287366A JP 6062737 B2 JP6062737 B2 JP 6062737B2
Authority
JP
Japan
Prior art keywords
layer
phase plate
manufacturing
forming
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012287366A
Other languages
English (en)
Other versions
JP2014130715A (ja
Inventor
寛文 飯島
寛文 飯島
祐治 小入羽
祐治 小入羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jeol Ltd
Original Assignee
Jeol Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeol Ltd filed Critical Jeol Ltd
Priority to JP2012287366A priority Critical patent/JP6062737B2/ja
Priority to US14/138,717 priority patent/US8829436B2/en
Priority to EP13199471.7A priority patent/EP2750160B1/en
Publication of JP2014130715A publication Critical patent/JP2014130715A/ja
Application granted granted Critical
Publication of JP6062737B2 publication Critical patent/JP6062737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/04Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/001Phase modulating patterns, e.g. refractive index patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/2614Holography or phase contrast, phase related imaging in general, e.g. phase plates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Polarising Elements (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、位相板の製造方法および位相板に関する。
近年、位相差像を観察できる透過電子顕微鏡は、生物や高分子などの軽元素を多く含む試料を高コントラストで観察できるため期待されている。例えば、特許文献1では、対物レンズの後焦点面に位相板を組み込むことで位相差像を観察できる透過電子顕微鏡が提案されている。位相板は、一般的に、貫通孔を有する非晶質の薄膜からなり、対物レンズの後焦点面において、透過波が貫通孔を通過し散乱波が薄膜を通過するように配置されている。そのため、貫通孔を通過した透過波の位相に対して薄膜を通過した散乱波の位相をπ/2ずらすことができる。位相板が組み込まれた透過電子顕微鏡では、位相板によって互いに位相がπ/2ずれた透過波と散乱波を干渉させて、位相コントラスト伝達関数が余弦型の位相差像を観察することができる。
従来、位相板は、一般的に、薄膜を基板(スライドガラス、マイカ劈開面等)上に成膜する工程と、水面において薄膜を剥離し、位相板用支持体(モリブデングリッド等)に転写する工程と、集束イオンビーム(FIB)装置により薄膜に貫通孔を形成する工程と、によって製造されていた。このように位相板の製造工程は、容易ではなく、特に、薄膜を位相板用支持体に転写する工程と、FIB装置により貫通孔を形成する工程には、熟練した技術が要求される。このような製造方法では、位相板の製造に費やされる作業時間は長く、歩留まりも低い。
したがって、簡易な工程で位相板を製造することができる製造方法が求められている。
特開2001−273866号公報
本発明のいくつかの態様に係る目的の1つは、簡易な工程で位相板を製造することができる位相板の製造方法および位相板を提供することにある。
(1)本発明に係る位相板の製造方法は、
透過電子顕微鏡用の位相板の製造方法であって、
基板上に第1層を成膜する工程と、
前記第1層をパターニングして、前記第1層を貫通する貫通孔を形成する工程と、
前記基板の前記第1層が成膜された面とは反対側の面をエッチングして、前記貫通孔に連通し、かつ、前記第1層の前記基板側の面を露出させる開口部を形成する工程と、
前記開口部を形成する工程の後に、前記第1層の前記基板側の面とは反対側の面に第2層を成膜する工程と、
を含む。
このような位相板の製造方法によれば、簡易な工程で位相板を製造することができる。
(2)本発明に係る位相板の製造方法において、
前記第1層の前記第2層が成膜された面とは反対側の面に、第3層を成膜する工程を含
んでいてもよい。
(3)本発明に係る位相板の製造方法において、
前記第3層を成膜する工程において、前記基板の前記第1層が成膜された面とは反対側の面に、前記第3層を成膜してもよい。
このような位相板の製造方法によれば、基板と位相板の電子波が通過する領域との間の抵抗を小さくすることができ、電子線が照射されることによる位相板のチャージアップを低減することができる。
(4)本発明に係る位相板の製造方法において、
前記第2層を成膜する工程の後に、前記第1層の前記開口部と重なる領域を除去する工程を含んでいてもよい。
このような位相板の製造方法によれば、例えば、第1層として窒化シリコン層等の絶縁層を用いても、位相板の電子波が通過する領域の導電性の低下を抑制することができる。
(5)本発明に係る位相板の製造方法において、
前記第2層の前記第1層側の面に、第3層を成膜する工程を含んでいてもよい。
(6)本発明に係る位相板の製造方法において、
前記第2層を成膜する工程の後に、前記第1層の前記開口部と重なる領域を除去する工程と、
前記第1層を除去する工程の後に、前記第2層の前記第1層側の面とは反対側の面に第3層を成膜する工程と、
を含んでいてもよい。
(7)本発明に係る位相板の製造方法において、
前記第3層を成膜する工程の後に、前記第2層の前記開口部と重なる領域を除去する工程を含んでいてもよい。
(8)本発明に係る位相板の製造方法において、
前記第2層の前記第3層が成膜された面とは反対側の面に、第4層を成膜する工程を含んでいてもよい。
(9)本発明に係る位相板の製造方法において、
前記第2層は、IGZO層であってもよい。
このような位相板の製造方法によれば、IGZOは、例えば窒化シリコン等に比べて、酸により容易にエッチングされるため、第2層として、IGZO層を用いることにより、製造工程における各層のエッチングダメージを低減させることができる。
(10)本発明に係る位相板の製造方法において、
前記基板は、シリコン基板であってもよい。
このような位相板の製造方法によれば、半導体製造技術を用いて、簡易な工程で位相板を製造することができる。
(11)本発明に係る位相板の製造方法において、
前記第1層は、窒化シリコン層であり、
前記第2層は、チタン層であってもよい。
このような位相板の製造方法によれば、窒化シリコン層は、基板上に均一で薄い膜を形成しやすく、かつ、開口部が形成された状態においても、変形したり、破けたりすることなく、その形状を維持することができる。また、チタン層は、導電性が良好であり、アモルファス状に成膜されるため、良好な位相板を得ることができる。
(12)本発明に係る位相板の製造方法において、
前記貫通孔を形成する工程において、フォトリソグラフィを用いて前記第1層をパターニングしてもよい。
このような位相板の製造方法によれば、製造工程を簡易化することができる。さらに、位相板を、大量に、安価に提供することができる。
(13)本発明に係る位相板の製造方法において、
前記第1層を成膜する工程において、前記第1層を、真空蒸着、スパッタリング、イオンプレーティング、またはCVDを用いて成膜してもよい。
このような位相板の製造方法によれば、製造工程を簡易化することができる。さらに、位相板を、大量に、安価に提供することができる。
第1実施形態に係る位相板を模式的に示す平面図。 第1実施形態に係る位相板を模式的に示す断面図。 第1実施形態に係る位相板の製造工程の一例を示すフローチャート。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態に係る位相板の製造工程を模式的に示す断面図。 第1実施形態の第1変形例に係る位相板を模式的に示す断面図。 第1実施形態の第1変形例に係る位相板の製造工程の一例を示すフローチャート。 第1実施形態の第1変形例に係る位相板の製造工程を模式的に示す断面図。 第2実施形態に係る位相板を模式的に示す断面図。 第2実施形態に係る位相板の製造工程の一例を示すフローチャート。 第2実施形態に係る位相板の製造工程を模式的に示す断面図。 第2実施形態の第1変形例に係る位相板を模式的に示す断面図。 第2実施形態の第2変形例に係る位相板を模式的に示す断面図。 第2実施形態の第2変形例に係る位相板の製造工程の一例を示すフローチャート。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1. 第1実施形態
1.1. 位相板の構成
まず、第1実施形態に係る位相板の構成について、図面を参照しながら説明する。図1は、第1実施形態に係る位相板100を模式的に示す平面図である。図2は、第1実施形態に係る位相板100を模式的に示す断面図である。なお、図2は、図1のII−II線の断面を拡大して示す図である。
位相板100は、透過電子顕微鏡用の位相板である。位相板100は、例えば、透過電子顕微鏡の対物レンズの後焦点面またはその共役面に配置される。位相板100は、電子波の位相に変化を与える板である。位相板100は、例えば、位相制御層20によって、電子波の位相を、π/2の奇数倍だけ変化させる。すなわち、位相板100は、貫通孔2を通過した透過波の位相に対して、位相制御層20を通過した散乱波の位相をπ/2の奇数倍ずらすことができる。
位相板100は、図1および図2に示すように、支持体10と、位相制御層20と、を含んで構成されている。
支持体10は、位相制御層20を支持している。支持体10には、開口部4が設けられている。開口部4は、支持体10を貫通し、位相制御層20に設けられた貫通孔2に連通している。開口部4の一方の開口は、位相制御層20で覆われている。開口部4の平面形状は、図示の例では、1辺が100μm以上500μm以下の四角形であるが、その形状や大きさは特に限定されない。支持体10の材質は、例えば、シリコンである。支持体10の材質としてシリコンを用いることにより、半導体製造技術を用いて容易に位相板100を形成することができる。なお、支持体10の材質は、特に限定されず、ガラス、セラミックス、金属、半導体、合成樹脂等であってもよい。支持体10の平面形状は、図示の例では、八角形であるが、円やその他の多角形等であってもよい。支持体10の厚さは、例えば、100μm以上300μm以下である。
位相制御層20は、支持体10によって支持されている。位相制御層20には、位相制御層20を貫通する貫通孔2が設けられている。貫通孔2は、図示の例では、複数(9個)設けられているが、その数は限定されない。複数の貫通孔2を設けることにより、位相板100を、繰り返し使用することができる。貫通孔2の直径Dは、例えば、1μm以上3μm以下である。貫通孔2の平面形状は、図示の例では、円であるが、その形状は特に限定されない。
位相制御層20は、その膜厚によって、位相制御層20を通過する電子波の位相の変化の程度を決めることができる。位相制御層20は、電子波の位相を変化させる。位相制御層20の膜厚Tは、例えば、電子波の位相を、π/2の奇数倍だけ変化させるような厚さである。ここで、位相制御層20の膜厚Tは、開口部4と重なる領域の位相制御層20の膜厚である。位相制御層20の膜厚Tは、例えば、30nm以上100nm以下である。
なお、位相制御層20の開口部4と重なる領域とは、図1に示すように、平面視から見て(支持体10の厚み方向からみて)、位相制御層20が開口部4と重なる領域である。
位相制御層20は、図示の例では、第1層22と、第2層24と、第3層26と、を有している。位相制御層20の開口部4と重なる領域は、第1層22、第2層24、第3層26の3層で構成されている。また、位相制御層20の支持体10と重なる領域では、支持体10の上面側に第1層22と第2層24が形成され、支持体10の下面側に第3層26が形成されている。
第1層22は、支持体10上および開口部4上(開口部4と重なる領域)に形成されている。第1層22は、例えば、窒化シリコン層である。窒化シリコン層とは、例えば、窒化シリコンからなる層である。なお、第1層22は、特に限定されず、酸化シリコン層などの絶縁層、各種の金属層等であってもよい。金属層としては、例えば、Ti層、IGZO層、Au−Si層、Pd−Si層、Cy40Zr60層、Fe2020層、Co90Zr10層、Ni78Si1012層等を用いることができる。特に、Ti層は、導電性が良好であり、アモルファス状に成膜されるため、位相制御層20を構成する層として望ましい。第1層22の膜厚は、例えば、4nm以上15nm以下程度である。
第2層24は、第1層22上に形成されている。第2層24は、図示の例では、第1層22の上面の全面に形成されている。第2層24は、例えば、アモルファスカーボン層である。なお、第2層24の材質は、特に限定されない。第2層24として、上述した第1層22として例示した層を用いることもできる。第2層24の膜厚は、例えば、10nm以上50nm以下程度である。
第3層26は、第1層22の第2層24が形成されている面とは反対側の面(第1層22の下面)、および支持体10の第1層22が形成されている面とは反対側の面(支持体10の下面)に形成されている。第3層26は、例えば、アモルファスカーボン層である。第3層26は、例えば、第2層24と同じ材質の層である。なお、第3層26の材質は、特に限定されない。第3層26として、上述した第1層22として例示した層を用いることもできる。第3層26の膜厚は、例えば、10nm以上50nm以下程度である。
位相板100の各層22,24,26の組み合わせとしては、例えば、第1層22が窒化シリコン層であり、第2層24および第3層26がアモルファスカーボン層である。すなわち、位相制御層20は、開口部4と重なる領域において、窒化シリコン層をアモルファスカーボン層で挟んだ構成を有している。また、位相板100の各層22,24,26の組み合わせとしては、例えば、第1層22が窒化シリコン層であり、第2層24および第3層26がチタン層である。すなわち、位相制御層20は、開口部4と重なる領域において、窒化シリコン層をチタン層で挟んだ構成を有している。なお、各層22,24,26の組み合わせはこれに限定されない。また、ここでは、位相制御層20が3層の場合について説明しているが、位相制御層20の層数は特に限定されず、1層や2層であってもよいし、3層より多くてもよい。
第1実施形態に係る位相板100によれば、支持体10の材質がシリコンであるため、後述するように、製造工程において、半導体製造技術を用いることができる。したがって、位相板100によれば、簡易な工程で製造することができる。
1.2. 位相板の製造方法
次に、第1実施形態に係る位相板100の製造方法について、図面を参照しながら説明する。図3は、位相板100の製造工程の一例を示すフローチャートである。図4〜図10は、位相板100の製造工程を模式的に示す断面図である。
位相板100の製造方法は、図3に示すように、基板10a上に第1層22を成膜する工程S100と、第1層22をパターニングして、第1層22を貫通する貫通孔2を形成する工程S102と、基板10aの第1層22が成膜された面とは反対側の面をエッチングして、貫通孔2に連通し、かつ、第1層22を露出させる開口部4を形成する工程S104と、第1層22上に第2層24を成膜する工程S106と、第1層22の第2層24が成膜された面とは反対側の面に、第3層26を成膜する工程S108を含む。以下、各工程について、具体的に説明する。また、ここでは、第1層22が窒化シリコン層であり、第2層24および第3層26がアモルファスカーボン層である場合について説明する。
図4に示すように、基板10a上に第1層22を成膜する(S100)。基板10aとしては、シリコン基板等の半導体基板を用いることができる。基板10aとして、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。第1層22は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはCVD(Chemical Vapor Deposition)により成膜される。第1層22は、基板10aの上面の全面に成膜される。
次に、基板10aの第1層22が形成された面とは反対側の面(基板10aの下面)に、マスク層23を成膜する。マスク層23は、第1層22と同時に成膜されてもよいし、第1層22とは別の工程で成膜されてもよい。マスク層23の材質は、例えば、第1層22の材質と同じである。マスク層23は、基板10aの下面の全面に成膜される。
次に、第1層22に貫通孔2を形成する(S102)。
貫通孔2を形成する工程S102は、フォトリソグラフィを用いて行われる。貫通孔2を形成する工程S102は、具体的には、まず、図5に示すように、第1層22上にフォトレジスト層Rを成膜する。フォトレジスト層Rは、例えば、スピンコーター等を用いて成膜される。
図6に示すように、レーザー光、または電子ビームによりフォトレジスト層R上に貫通孔2に対応する形状を描く。そして、露光されたフォトレジスト層Rを現像することによって、フォトレジスト層Rに貫通孔2aを形成する。
図7に示すように、フォトレジスト層Rをマスクとして、第1層22をエッチングする。第1層22のエッチングは、プラズマエッチング、反応性イオンエッチング等で行われる。これにより、第1層22に貫通孔2が形成される。
図8に示すように、フォトレジスト層Rを除去する(アッシング)。
以上の工程により、第1層22に貫通孔2を形成することができる。
次に、図9に示すように、基板10aに開口部4を形成する(S104)。開口部4は、例えば、マスク層23をフォトリソグラフィ等でパターニングし、パターニングされたマスク層23をマスクとして、基板10aを下面側からエッチングすることにより形成される。基板10aのエッチングは、ウエットエッチングでもよいし、ドライエッチングでもよい。開口部4が形成された後、マスク層23は除去される。基板10aに開口部4が形成されることにより、支持体10が形成される。
次に、図10に示すように、第1層22上に第2層24を成膜する(S106)。第2層24は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはCVD等
により成膜される。第2層24は、第1層22の上面の全面に成膜される。なお、第2層24は、貫通孔2を塞がないように形成される。
次に、図2に示すように、第1層22の第2層24が成膜された面とは反対側の面(第1層22の下面)に、第3層26を成膜する(S108)。また、さらに、支持体10(基板10a)の第1層22が成膜された面とは反対側の面(支持体10の下面)に、第3層26を成膜する。第3層26は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはCVD等により成膜される。なお、第3層26は、貫通孔2を塞がないように形成される。第1層22、第2層24、および第3層26が成膜されることにより、位相制御層20を形成することができる。
なお、第2層24を成膜する工程S106および第3層26を成膜する工程S108を同時に行ってもよい。すなわち、第2層24と第3層26とを同じ工程で成膜してもよい。
以上の工程により、位相板100を製造することができる。
なお、ここでは、第1層22が窒化シリコン層であり、第2層24および第3層26がアモルファスカーボン層である場合について説明したが、各層22,24,26が他の材質の層で構成されている場合についても、同様の製造工程で位相板100を製造することができる。
また、ここでは、位相制御層20は、第1層22、第2層24、および第3層26を有している場合について説明したが、位相制御層20は、第3層26を有さなくてもよい。すなわち、位相制御層20は、第1層22、および第2層24のみを有していてもよい。このような位相板は、図3に示す工程S100〜S106で形成される。
第1実施形態に係る位相板の製造方法は、例えば、以下の特徴を有する。
第1実施形態に係る位相板の製造方法では、基板10a上に第1層22を成膜する工程S100と、第1層22をパターニングして、第1層22を貫通する貫通孔2を形成する工程S102と、基板10aの第1層22が成膜された面とは反対側の面をエッチングして、貫通孔2に連通し、かつ、第1層22を露出させる開口部4を形成する工程S104と、第1層22上に第2層24を成膜する工程S106と、を含む。そのため、本実施形態に係る位相板の製造方法によれば、例えばフォトリソグラフィ等の半導体製造技術を用いて、簡易な工程で位相板を製造することができる。さらに、半導体製造技術を用いることにより、位相板100を、大量に、安価に提供することができる。
第1実施形態に係る位相板の製造方法によれば、貫通孔2を形成する工程において、フォトリソグラフィを用いて第1層22をパターニングする。これにより、例えばFIB装置を用いて、貫通孔2を形成する場合と比べて、製造工程を簡易化することができる。さらに、例えば、FIB装置を用いて貫通孔を形成した場合、ガリウムやアルゴン等のイオンビームにより、位相板に汚れが付着したり、膜が変質したりするという問題があった。本実施形態に係る位相板の製造方法によれば、FIB装置を用いずに貫通孔2を形成するため、このような問題が生じない。さらに、フォトリソグラフィを用いるため、貫通孔2を高精度に形成することができる。
第1実施形態に係る位相板の製造方法では、第1層22の第2層24が成膜された面とは反対側の面に、第3層26を成膜する工程を含み、第3層26を成膜する工程において、基板10aの第1層22が成膜された面とは反対側の面に、第3層26を成膜する。こ
れにより、支持体10(基板10a)と位相制御層20との間の抵抗を小さくすることができ、電子線が照射されることによる位相板100のチャージアップを低減することができる。
第1実施形態に係る位相板の製造方法では、基板10aは、シリコン基板であるため、半導体製造技術を用いて、簡易な工程で位相板を製造することができる。
第1実施形態に係る位相板の製造方法では、第1層22は、窒化シリコン層であり、第2層24は、チタン層である。窒化シリコン層は、基板10a上に均一で薄い膜を形成しやすく、かつ、開口部4が形成された状態(図9参照)においても、変形したり、破けたりすることなく、その形状を維持することができる。また、チタン層は、導電性が良好であり、アモルファス状に成膜されるため、良好な位相板100を得ることができる。
第1実施形態に係る位相板の製造方法では、第1層22を成膜する工程において、第1層22を、真空蒸着、スパッタリング、イオンプレーティング、またはCVDを用いて成膜するため、簡易な工程で位相板を製造することができる。さらに、位相板100を、大量に、安価に提供することができる。
1.3. 変形例
次に、第1実施形態の変形例に係る位相板の構成について、図面を参照しながら説明する。図11は、本変形例に係る位相板200を模式的に示す断面図である。以下、本変形例に係る位相板200において、上述した位相板100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
上述した位相板100の例では、図2に示すように、位相制御層20の開口部4と重なる領域は、第1層22、第2層24、第3層26の3層で構成されていた。
これに対して、位相板200では、図11に示すように、位相制御層20の開口部4と重なる領域が、第2層24、第3層26の2層で構成されている。なお、位相制御層20の支持体10と重なる領域では、位相板100と同様に、支持体10の上面側に第1層22と第2層24が形成され、支持体10の下面側に第3層26が形成されている。
位相板200によれば、位相制御層20の開口部4と重なる領域が、第2層24と第3層26の2層で構成されることができる。したがって、例えば、第1層22として窒化シリコン層等の絶縁層を用いても、位相制御層20の導電性の低下を抑制することができる。
次に、本変形例に係る位相板200の製造方法について、図面を参照しながら説明する。図12は、本変形例に係る位相板200の製造工程の一例を示すフローチャートである。図12において、図3と同じ工程には同じ符号を付しており、その説明を省略する。また、図13は、本変形例に係る位相板200の製造工程を模式的に示す断面図である。
位相板200の製造方法は、図12に示すように、上述した第1層22上に第2層24を成膜する工程S106の後に、第1層22の開口部4と重なる領域を除去する工程S200と、第2層24の第1層22側の面に、第3層26を成膜する工程S202を含む。以下、各工程について、具体的に説明する。
図10に示す第1層22上に第2層24を成膜する工程S106の後に、図13に示すように、第1層22の開口部4と重なる領域を除去する(S200)。第1層22が窒化シリコン層である場合、第1層22は、例えば、熱リン酸、フッ化水素酸、フッ素系のプ
ラズマ等でエッチングされる。
図11に示すように、第2層24の第1層22側の面(第2層24の下面)に、第3層26を成膜する(S202)。また、さらに、支持体10(基板10a)の第1層22が成膜された面とは反対側の面(支持体10の下面)に、第3層26を成膜する。第3層26は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはCVD等により成膜される。
以上の工程により、位相板200を製造することができる。
本変形例に係る位相板の製造方法によれば、位相制御層20の開口部4と重なる領域を、第2層24と第3層26の2層で構成されるように形成することができる。したがって、例えば、第1層22として窒化シリコン層等の絶縁層を用いても、位相制御層20の導電性の低下を抑制することができる。
2. 第2実施形態
2.1. 位相板の構成
次に、第2実施形態に係る位相板の構成について、図面を参照しながら説明する。図14は、第2実施形態に係る位相板300を模式的に示す断面図である。以下、第2実施形態に係る位相板300において、上述した位相板100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
上述した位相板100の例では、図2に示すように、位相制御層20の開口部4と重なる領域が、第1層22、第2層24、第3層26の3層で構成されていた。
これに対して、位相板300では、図14に示すように、位相制御層20の開口部4と重なる領域が、第3層326の1層で構成されている。また、位相制御層20の支持体10と重なる領域は、支持体10の上面側に第1層22と第2層24と第3層326が形成され、支持体10の下面側には層が形成されていない。
第1層22は、支持体10上に形成されている。第1層22は、開口部4と重なる領域には、形成されていない。
第2層24は、第1層22上に形成されている。第2層24は、開口部4と重なる領域には形成されていない。第2層24としては、IGZO層を用いることができる。IGZO層は、インジウム、ガリウム、亜鉛を酸化させることで結晶性を持たせた酸化物半導体の層である。
第3層326は、開口部4上(開口部4と重なる領域)、および第2層24上に形成されている。第3層326としては、アモルファスカーボン層や、アモルファス金属層等が望ましい。なお、第3層326として、上述した第1層22として例示した層を用いてもよい。
第2変形例に係る位相板300によれば、後述するように、製造工程における第3層326のエッチングダメージを低減させることができる。
2.2. 位相板の製造方法
次に、第2実施形態に係る位相板300の製造方法について、図面を参照しながら説明する。図15は、第2実施形態に係る位相板300の製造工程の一例を示すフローチャートである。図15において、図3および図12と同じ工程には同じ符号を付しており、そ
の説明を簡略または省略する。また、図16は、第2実施形態に係る位相板300の製造工程を模式的に示す断面図である。
位相板300の製造方法は、図15に示すように、上述した第1層22上に第2層24を成膜する工程S106の後に、第1層22の開口部4と重なる領域を除去する工程S200と、第1層22を除去する工程S200の後に、第2層24上に第3層326を成膜する工程S300と、第3層326を成膜する工程の後S300に、第2層24の開口部4と重なる領域を除去する工程S302と、を含む。以下、各工程について、具体的に説明する。なお、ここでは、第1層22が窒化シリコン層であり、第2層24がIGZO層であり、第3層326がチタン層である場合について説明する。
図13に示す第1層22を除去する工程S200の後に、図16に示すように、第2層24上に第3層326を成膜する(S300)。第3層326は、第2層24の上面の全面に成膜される。なお、第3層326は、貫通孔2を塞がないように形成される。第3層326は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはCVDにより成膜される。
図14に示すように、第2層24の開口部4と重なる領域を除去する(S302)。第2層24は、IGZO層である。ここで、IGZOは、酸により容易にエッチングされる。そのため、第2層24を、選択的にエッチングすることができる。したがって、第2層24をエッチングする際の第3層326のエッチングダメージを低減することができる。第2層24のエッチング液として、例えば、塩酸、硝酸、これらの混合液、臭素系エッチング液等を用いることができる。
以上の工程により、位相板300を製造することができる。
なお、ここでは、第1層22が窒化シリコン層であり、第2層24がIGZO層であり、第3層326がチタン層である場合について説明したが、第1層22および第3層326が他の材質の層で構成されている場合についても、同様の製造工程で位相板300を製造することができる。
第2実施形態に係る位相板300の製造方法によれば、IGZOは、例えば窒化シリコン等に比べて、酸により容易にエッチングされるため、第2層24として、IGZO層を用いることにより、製造工程における第3層326のエッチングダメージを低減させることができる。
2.3. 変形例
次に、第2実施形態に係る位相板の変形例について説明する。
(1)第1変形例
まず、第1変形例に係る位相板の構成について、図面を参照しながら説明する。図17は、第1変形例に係る位相板400を模式的に示す断面図である。以下、第1変形例に係る位相板400において、上述した位相板100、300の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
上述した位相板300の例では、図14に示すように、位相制御層20の開口部4と重なる領域が、第3層326の1層で構成されていた。
これに対し、位相板400では、図17に示すように、位相制御層20の開口部4と重なる領域が、第3層326および第4層402の2層で構成されている。また、位相制御
層20の支持体10と重なる領域では、支持体10の上面側に第1層22、第2層24、および第3層326が形成され、支持体10の下面側には第4層402が形成されている。
第4層402は、第3層326の第2層24が形成されている面とは反対側の面(第3層326の下面)、および支持体10の第1層22が形成されている面とは反対側の面(支持体10の下面)に形成されている。第4層402としては、アモルファスカーボン層や、アモルファス金属層等が望ましい。なお、第4層402として、上述した第1層22として例示した層を用いてもよい。
位相板400の製造方法は、上述した図15に示す位相板300の製造工程の後に、第3層326の第2層24が形成されている面とは反対側の面(第3層326の下面)に第4層402を成膜する工程を含む。本工程では、さらに、支持体10の第1層22が形成されている面とは反対側の面(支持体10の下面)に第4層402が成膜される。
第1変形例に係る位相板400の製造方法によれば、第4層402を成膜する工程において、支持体10(基板10a)の第1層22が成膜された面とは反対側の面に、第4層402を成膜する。これにより、支持体10(基板10a)と位相制御層20との間の抵抗を小さくすることができ、電子線が照射されることによる位相板400のチャージアップを低減することができる。
(2)第2変形例
次に、第2変形例に係る位相板の構成について、図面を参照しながら説明する。図18は、第2変形例に係る位相板500を模式的に示す断面図である。以下、第2変形例に係る位相板500において、上述した位相板100、300、400の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
上述した位相板300の例では、図14に示すように、位相制御層20の開口部4と重なる領域が、第3層326の1層で構成されていた。
これに対して、位相板500では、位相制御層20の開口部4と重なる領域が、第2層24、第3層326および第4層402の3層で構成されている。また、位相制御層20の支持体10と重なる領域では、支持体10の上面側に第1層22、第2層24、および第3層326が形成され、支持体10の下面側には第4層402が形成されている。
第1層22は、支持体10上に形成されている。第2層24は、開口部4上(開口部4と重なる領域)および第1層22上に形成されている。第3層326は、第2層24上に形成されている。第3層326は、第2層24の上面の全面に形成されている。第4層402は、第2層24の下面、および支持体10の下面に形成されている。
次に、第2変形例に係る位相板500の製造方法について、図面を参照しながら説明する。図19は、第2変形例に係る位相板500の製造工程の一例を示すフローチャートである。図19において、図3、図12、図15と同じ工程には同じ符号を付しており、その説明を省略する。
位相板500の製造方法は、図19に示すように、上述した第2層24上に第3層326を成膜する工程S300の後に、第2層24の第3層326が成膜された面とは反対側の面(第2層24の下面)に、第4層402を成膜する工程(S500)を含む。
工程S500では、さらに、支持体10の第1層22が形成されている面とは反対側の
面(支持体10の下面)に第4層402が成膜される。
第2変形例に係る位相板500の製造方法によれば、第4層402を成膜する工程において、支持体10(基板10a)の第1層22が成膜された面とは反対側の面に、第4層402を成膜する。これにより、支持体10(基板10a)と位相制御層20との間の抵抗を小さくすることができ、電子線が照射されることによる位相板500のチャージアップを低減することができる。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
また、例えば、上述した実施形態および変形例では、1つの基板10aに1つの位相板を形成する場合について説明したが、上述した各実施形態および各変形例に係る位相板の製造方法を用いて、1つの基板10a(例えば半導体ウエハー)に、複数の位相板を形成してもよい。
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
2…貫通孔、2a…貫通孔、4…開口部、10…支持体、10a…基板、20…位相制御層、22…第1層、23…マスク層、24…第2層、26…第3層、100,200.300…位相板、326…第3層、400…位相板、402…第4層、500…位相板

Claims (13)

  1. 透過電子顕微鏡用の位相板の製造方法であって、
    基板上に第1層を成膜する工程と、
    前記第1層をパターニングして、前記第1層を貫通する貫通孔を形成する工程と、
    前記基板の前記第1層が成膜された面とは反対側の面をエッチングして、前記貫通孔に連通し、かつ、前記第1層の前記基板側の面を露出させる開口部を形成する工程と、
    前記開口部を形成する工程の後に、前記第1層の前記基板側の面とは反対側の面に第2層を成膜する工程と、
    を含む、位相板の製造方法。
  2. 請求項1において、
    前記第1層の前記第2層が成膜された面とは反対側の面に、第3層を成膜する工程を含む、位相板の製造方法。
  3. 請求項2において、
    前記第3層を成膜する工程において、前記基板の前記第1層が成膜された面とは反対側の面に、前記第3層を成膜する、位相板の製造方法。
  4. 請求項1において、
    前記第2層を成膜する工程の後に、前記第1層の前記開口部と重なる領域を除去する工程を含む、位相板の製造方法。
  5. 請求項4において、
    前記第2層の前記第1層側の面に、第3層を成膜する工程を含む、位相板の製造方法。
  6. 請求項1において、
    前記第2層を成膜する工程の後に、前記第1層の前記開口部と重なる領域を除去する工程と、
    前記第1層を除去する工程の後に、前記第2層の前記第1層側の面とは反対側の面に第
    3層を成膜する工程と、
    を含む、位相板の製造方法。
  7. 請求項6において、
    前記第3層を成膜する工程の後に、前記第2層の前記開口部と重なる領域を除去する工程を含む、位相板の製造方法。
  8. 請求項6において、
    前記第2層の前記第3層が成膜された面とは反対側の面に、第4層を成膜する工程を含む、位相板の製造方法。
  9. 請求項6ないし8のいずれか1項において、
    前記第2層は、IGZO層である、位相板の製造方法。
  10. 請求項1ないし9のいずれか1項において、
    前記基板は、シリコン基板である、位相板の製造方法。
  11. 請求項1ないし5のいずれか1項において、
    前記第1層は、窒化シリコン層であり、
    前記第2層は、チタン層である、位相板の製造方法。
  12. 請求項1ないし11のいずれか1項において、
    前記貫通孔を形成する工程において、フォトリソグラフィを用いて前記第1層をパターニングする、位相板の製造方法。
  13. 請求項1ないし12のいずれか1項において、
    前記第1層を成膜する工程において、前記第1層を、真空蒸着、スパッタリング、イオンプレーティング、またはCVDを用いて成膜する、位相板の製造方法。
JP2012287366A 2012-12-28 2012-12-28 位相板の製造方法 Active JP6062737B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012287366A JP6062737B2 (ja) 2012-12-28 2012-12-28 位相板の製造方法
US14/138,717 US8829436B2 (en) 2012-12-28 2013-12-23 Phase plate and method of fabricating same
EP13199471.7A EP2750160B1 (en) 2012-12-28 2013-12-23 Phase plate and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287366A JP6062737B2 (ja) 2012-12-28 2012-12-28 位相板の製造方法

Publications (2)

Publication Number Publication Date
JP2014130715A JP2014130715A (ja) 2014-07-10
JP6062737B2 true JP6062737B2 (ja) 2017-01-18

Family

ID=50023390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012287366A Active JP6062737B2 (ja) 2012-12-28 2012-12-28 位相板の製造方法

Country Status (3)

Country Link
US (1) US8829436B2 (ja)
EP (1) EP2750160B1 (ja)
JP (1) JP6062737B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101613884B1 (ko) * 2015-01-27 2016-04-20 기초과학연구원 위상 조절을 통한 엑스선 회절 현미경 장치 및 엑스선 회절 방법
JP2016170951A (ja) * 2015-03-12 2016-09-23 日本電子株式会社 位相板およびその製造方法、ならびに電子顕微鏡
WO2016149676A1 (en) * 2015-03-18 2016-09-22 Battelle Memorial Institute Electron beam masks for compressive sensors
US10170274B2 (en) 2015-03-18 2019-01-01 Battelle Memorial Institute TEM phase contrast imaging with image plane phase grating
WO2017189212A1 (en) 2016-04-29 2017-11-02 Battelle Memorial Institute Compressive scanning spectroscopy
US10295677B2 (en) 2017-05-08 2019-05-21 Battelle Memorial Institute Systems and methods for data storage and retrieval
FR3068825A1 (fr) * 2017-07-06 2019-01-11 Centre Nat Rech Scient Dispositif d'optique electronique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773389B2 (ja) * 2000-03-27 2006-05-10 日本電子株式会社 位相差電子顕微鏡用薄膜位相板並びに位相差電子顕微鏡及び位相板帯電防止法
JP4328044B2 (ja) * 2001-09-25 2009-09-09 日本電子株式会社 差分コントラスト電子顕微鏡および電子顕微鏡像のデータ処理方法
DE102005040267B4 (de) * 2005-08-24 2007-12-27 Universität Karlsruhe Verfahren zum Herstellen einer mehrschichtigen elektrostatischen Linsenanordnung, insbesondere einer Phasenplatte und derartige Phasenplatte
EP2091062A1 (en) * 2008-02-13 2009-08-19 FEI Company TEM with aberration corrector and phase plate
EP2624278B1 (en) * 2012-01-31 2014-07-30 Hitachi High-Technologies Corporation Phase plate
EP2704178B1 (en) * 2012-08-30 2014-08-20 Fei Company Imaging a sample in a TEM equipped with a phase plate
TWI544513B (zh) * 2012-12-18 2016-08-01 中央研究院 可釋出電荷的晶片式薄膜哲尼克相位板及用其觀察有機材料的方法

Also Published As

Publication number Publication date
US8829436B2 (en) 2014-09-09
JP2014130715A (ja) 2014-07-10
EP2750160B1 (en) 2017-03-22
US20140183358A1 (en) 2014-07-03
EP2750160A3 (en) 2015-09-16
EP2750160A2 (en) 2014-07-02

Similar Documents

Publication Publication Date Title
JP6062737B2 (ja) 位相板の製造方法
US10045753B2 (en) Structure, method for manufacturing the same, and talbot interferometer
US10859901B2 (en) Pellicle for EUV lithography and method of fabricating the same
US11333896B2 (en) Fabrication of diffraction gratings
KR102018530B1 (ko) 극자외선 리소그래피용 펠리클 및 그의 제조방법
JP2020522009A (ja) 分散設計型の誘電性メタ表面による広帯域アクロマティック平坦光学コンポーネント
KR20190107603A (ko) 극자외선 리소그래피용 펠리클 및 그의 제조방법
US9891327B2 (en) Structure, method for manufacturing the same, and image pickup apparatus including the structure
JP2014063866A (ja) シリコン基板の加工方法及び荷電粒子線レンズの製造方法
KR20170126265A (ko) 극자외선 리소그래피용 펠리클 및 그의 제조 방법
US8767914B2 (en) Structure, method of manufacturing the same, and imaging apparatus
KR20230011836A (ko) 극자외선 리소그래피용 펠리클 및 그 제조방법
JP2012058673A (ja) 光学素子及びその製造方法
KR101221965B1 (ko) 3차원 그래핀 패턴 형성방법
KR20190107604A (ko) 극자외선 리소그래피용 펠리클 및 그의 제조방법
JP6016337B2 (ja) X線遮蔽格子の製造方法
US11658000B2 (en) Sample support and method of fabricating same
JP2013218906A (ja) 位相差透過型電子顕微鏡用位相板及びその製造方法
JP2011077091A (ja) イオン注入用ステンシルマスクの製造方法
Burckel et al. Route to production of suspended perforated membranes
JP2009088147A (ja) ステンシルマスク及びステンシルマスクの製造方法
JP2007003810A (ja) 光学素子およびその製造方法
TW201022731A (en) High-temperature-durable optical film structure and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161215

R150 Certificate of patent or registration of utility model

Ref document number: 6062737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150