JP6059109B2 - 突入電流防止回路 - Google Patents

Description

本発明は、パワーコンディショナ等に設けられる突入電流防止回路に関するものである。

従来、太陽電池、燃料電池等の直流（以下「ＤＣ」という。）電源を商用の交流（以下「ＡＣ」という。）電源等の電力系統に連系するための電力変換装置であるパワーコンディショナが知られている。

図３は、下記の特許文献１〜３等に記載された従来の突入電流防止回路を備えたパワーコンディショナの一部を示す概略の構成図である。

ＤＣ電源である例えば太陽電池１には、ＤＣ／ＤＣコンバータ２が接続されている。ＤＣ／ＤＣコンバータ２は、太陽電池１から出力されたＤＣ電力をスイッチング、変圧及び整流平滑して所定電圧のＤＣ電力に変換する回路であり、内部にキャパシタンスが大きい平滑用コンデンサ２ａを有している。ＤＣ／ＤＣコンバータ２の出力側には、高周波信号成分除去用の入力フィルタ３が接続されている。入力フィルタ３は、インダクタ等を有し、この出力側に、過電流防止用の一対の速断ヒューズ４−１，４−２を介して、開閉部５が接続されている。

開閉部５は、遮断器又は活線挿抜部により構成され、一対の接点５ａ，５ｂを有している。活線挿抜部は、ＤＣ／ＤＣコンバータ２、入力フィルタ３及び速断ヒューズ４−１，４−２等を含むユニットを挿入又は引き抜く箇所である。この開閉部５の出力側には、一対のＤＣリンク部６−１，６−２が接続されている。一対のＤＣリンク部６−１，６−２間には、ＤＣ電圧源であるＤＣリンク電圧Ｖｏ（例えば、ＤＣ３５０Ｖ〜３７０Ｖ）が生じている。

一対のＤＣリンク部６−１，６−２には、図示しないが、ＤＣ電力をＡＣ電力に変換するＤＣ／ＡＣインバータが接続され、更に、このＤＣ／ＡＣインバータの出力側に、負荷及び電力系統等が接続されている。

このように構成されるパワーコンディショナでは、太陽電池１から発生したＤＣ電力が、ＤＣ／ＤＣコンバータ２にて所定電圧のＤＣ電力に変換された後、入力フィルタ３にて高周波信号成分が除去される。高周波信号成分が除去されたＤＣ電力は、速断ヒューズ４−１，４−２、及び開閉部５を介して、ＤＣリンク部６−１，６−２へ送られる。送られてきたＤＣ電力は、図示しないＤＣ／ＡＣコンバータにてＡＣ電力に変換された後、負荷へ供給され、或いは、その余剰電力が電力系統へ逆潮流される。

このようなパワーコンディショナにおいて、ＤＣリンク部６−１，６−２にＤＣリンク電圧Ｖｏが印加されている状態にて、開閉部５をオン状態にして電源を投入すると、図３中の矢印で示すように、ＤＣリンク部６−１→開閉部５の接点５ａ→速断ヒューズ４−１→入力フィルタ３→ＤＣ／ＤＣコンバータ２内のコンデンサ２ａ→入力フィルタ３→速断ヒューズ４−２→開閉部５の接点５ｂ→ＤＣリンク部６−２という経路で、そのコンデンサ２ａに充電電流である突入電流が流れ、速断ヒューズ４−１，４−２が溶断するおそれがある。

そのため、入力フィルタ３と速断ヒューズ４−１，４−２との間に、突入電流防止回路１０を設けている。突入電流防止回路１０は、入力フィルタ３と速断ヒューズ４−２との間に接続された１つ又は複数の突入電流防止用の抵抗１１と、この抵抗１１に対して並列に接続された１つ又は複数のＮチャネル型パワーＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）１２と、このパワーＭＯＳＦＥＴ１２のゲートＧに接続された駆動回路１３と、を有している。パワーＭＯＳＦＥＴ１２は、高耐圧で、且つ、オン抵抗値（即ち、ドレインＤ及びソースＳ間がオン状態の時の抵抗値）が小さいという電気的特性を有している。

このような突入電流防止回路１０において、開閉部５をオン状態にする前には、駆動回路１３により、パワーＭＯＳＦＥＴ１２のドレインＤ及びソースＳ間がオフ状態になっている。開閉部５をオン状態にして電源（即ち、ＤＣリンク電圧Ｖｏ）を投入すると、コンデンサ２ａを経由して突入電流が流れるが、この突入電流が抵抗１１により抑制される。この抑制動作が完了して通常運転状態になると、駆動回路１３により、パワーＭＯＳＦＥＴ１２のドレインＤ及びソースＳ間がオン状態になって、抵抗１１の両端が短絡され、通常運転時の電力損失が低減される。

特開２００３−１８９４６４号公報 特開２００６−３０１８０４号公報 特開２００９−１８９２０６号公報

しかしながら、従来の図３のような突入電流防止回路１０では、開閉部５による電源投入時（即ち、ＤＣリンク電圧Ｖｏの投入時）に、パワーＭＯＳＦＥＴ１２のドレインＤ・ソースＳ間に過大な電圧が発生し、そのパワーＭＯＳＦＥＴ１２の耐圧を超え、破損に至る現象が発生するという課題があった。以下、この課題について詳細に説明する。

図４（ａ）、（ｂ）は、パワーＭＯＳＦＥＴ１２の寄生容量特性であるキャパシタンス特性を示す図であり、同図（ａ）はパワーＭＯＳＦＥＴ１２の寄生容量を示す図、及び、同図（ｂ）はパワーＭＯＳＦＥＴ１２の寄生容量の１つである出力容量Ｃｏｓｓに対するドレインＤ・ソースＳ間電圧Ｖｄｓの特性を示す図である。

パワーＭＯＳＦＥＴ１２は、ゲートＧがシリコン酸化膜で完全に絶縁されている構造であるため、ドレインＤ、ゲートＧ、及びソースＳの各電極間には、図４（ａ）に示すような寄生容量Ｃｄｓ，Ｃｇｄ，Ｃｏｓｓが存在する。ここで、ＣｄｓはドレインＤ・ソースＳ間の寄生容量、ＣｇｄはゲートＧ・ドレインＤ間の寄生容量Ｃｇｄ、Ｃｏｓｓは出力容量（＝Ｃｄｓ＋Ｃｇｄ）である。

出力容量Ｃｏｓｓに対するドレインＤ・ソースＳ間電圧Ｖｄｓの特性は、図４（ｂ）に示すような曲線になる。この図４（ｂ）では、横軸にドレインＤ・ソースＳ間電圧Ｖｄｓ（Ｖ）、及び、縦軸に出力容量Ｃｏｓｓ（ｐＦ）が取られている。測定条件は、ドレインＤ・ソースＳ間電圧Ｖｄｓが１００Ｖ、ゲートＧ・ソースＳ間電圧Ｖｇｓが０Ｖ、測定周波数ｆが１ＭＨｚ、及び、測定温度Ｔｃが室温（２５°Ｃ）である。

図５は、図３中の突入電流発生のメカニズムを示す模式的な回路図である。
図５において、Ｌは入力フィルタ３や配線によるインダクタンス成分、実線の矢印は電源投入時の突入電流の流れ、破線の矢印は出力容量Ｃｏｓｓを流れる電流の流れ、及び、二点鎖線の矢印は突入電流防止用抵抗１１を流れるドレインＤ・ソースＳ間電流の流れを示している。

図５の回路において、開閉部５により、ＤＣリンク電圧Ｖｏを投入すると、パワーＭＯＳＦＥＴ１２の出力容量Ｃｏｓｓを通して、破線の矢印方向に、充電（突入）電流が流れる。この電流により、パワーＭＯＳＦＥＴ１２の出力容量Ｃｏｓｓが充電され、ドレインＤ・ソースＳ間電圧Ｖｄｓが上昇する。図４（ｂ）に示すパワーＭＯＳＦＥＴ１２のキャパシタンス特性により、ドレインＤ・ソースＳ間電圧Ｖｄｓの上昇に伴って、出力容量Ｃｏｓｓが減少していき、電流が流れなくなる。この時、入力フィルタ３や配線のインダクタンス成分Ｌの続流によって、実線の矢印方向に電流が流れようとするが、出力容量Ｃｏｓｓの経路には流れないので、突入電流防止用抵抗１１の両端（即ち、パワーＭＯＳＦＥＴ１２のドレインＤ・ソースＳ間）に電圧が発生し、ＤＣリンク電圧Ｖｏに重畳される。そのため、パワーＭＯＳＦＥＴ１２の耐圧を超えて破損に至る。

本発明の突入電流防止回路は、ＤＣ電圧源とコンデンサとの間に設けられ、前記ＤＣ電圧源の投入時に、前記ＤＣ電圧源から前記コンデンサへ流れる突入電流を抑制する突入電流防止用の抵抗部と、前記抵抗部に対して並列に接続され、前記突入電流の抑制動作が完了した後に、前記抵抗部を短絡するＭＯＳＦＥＴ（例えば、パワーＭＯＳＦＥＴ）と、を備えた突入電流防止回路において、前記抵抗部は、直列に接続された第１抵抗及び第２抵抗を有し、前記第１抵抗及び前記第２抵抗に対して並列に接続された第１コンデンサと、前記第１抵抗に対して並列に接続され、前記第２抵抗と共にスナバ回路を構成する第２コンデンサと、を設けたことを特徴とする。

前記発明の突入電流防止回路において、例えば、前記ＭＯＳＦＥＴのソース及びドレイン間には、前記ＭＯＳＦＥＴと並列に、前記第１抵抗及び前記第２抵抗が接続され、前記ＭＯＳＦＥＴのゲートには、前記ソース及びドレイン間をオン／オフ動作させるための駆動回路が接続されている。

又、前記発明の突入電流防止回路において、例えば、前記第１抵抗は、１つ又は複数の抵抗により構成され、前記第２抵抗は、１つ又は複数の抵抗により構成されている。

本発明の突入電流防止回路によれば、ＤＣ電圧源の投入時に発生するＭＯＳＦＥＴのドレイン・ソース間の過電圧を抑制し、破損を防止できる。

図１は本発明の実施例１における突入電流防止回路を備えたパワーコンディショナの一部を示す概略の構成図である。 図２は図１のＤＣリンク電圧の投入時における動作を示す概略の構成図である。 図３は従来の突入電流防止回路を備えたパワーコンディショナの一部を示す概略の構成図である。 図４はパワーＭＯＳＦＥＴ１２のキャパシタンス特性を示す図である。 図５は図３中の突入電流発生のメカニズムを示す模式的な回路図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１は、本発明の実施例１における突入電流防止回路を備えたパワーコンディショナの一部を示す概略の構成図である。

太陽電池、燃料電池等のＤＣ電源２０には、電力変換回路（例えば、ＤＣ／ＤＣコンバータ）３０が接続されている。ＤＣ／ＤＣコンバータ３０は、ＤＣ電源２０から出力されたＤＣ電力を所定電圧のＤＣ電力に変換する回路であり、例えば、ＤＣ電源２０に接続されたスイッチング回路３１と、このスイッチング回路３１の出力側に接続された絶縁用のトランス３２と、このトランス３２の２次側に接続された整流回路３３と、この整流回路３３の出力側に接続されたキャパシタンスの大きな平滑用コンデンサ３４等と、により構成されている。

スイッチング回路３１は、ＤＣ電源２０から出力されたＤＣ電力をスイッチングしてＡＣ電力に変換し、このＡＣ電力をトランス３２の１次側へ出力する回路であり、例えば、複数のスイッチング素子がブリッジ接続されて構成されている。その複数のスイッチング素子は、図示しない制御部から与えられるパルス幅変調（以下「ＰＷＭ」という。）信号によりオン／オフ動作するようになっている。スイッチング回路３１の出力側に接続されたトランス３２は、そのスイッチング回路３１から出力されたＡＣ電力を変圧して整流回路３３へ出力するものである。整流回路３３は、トランス３２にて変圧されたＡＣ電力を整流する回路であり、例えば、４つの整流ダイオード３３ａ〜３３ｄがブリッジ接続されて構成されている。整流回路３３の出力側には、この整流回路３３から出力されたＤＣ電力を平滑する平滑用コンデンサ３４が接続されている。

ＤＣ／ＤＣコンバータ３０の出力側には、入力フィルタ４０が接続されている。入力フィルタ４０は、ＤＣ／ＤＣコンバータ３０から出力されたＤＣ電力に対し、高周波信号成分を除去する回路であり、インダクタ４１等により構成されている。入力フィルタ４０の出力側には、過電流防止用の一対の速断ヒューズ４２−１，４２−２を介して、開閉部４３が接続されている。開閉部４３は、遮断器又は活線挿抜部により構成され、一対の接点４３ａ，４３ｂを有している。活線挿抜部は、ＤＣ／ＤＣコンバータ３０、入力フィルタ４０及び速断ヒューズ４２−１，４２−２等を含むユニットを挿入又は引き抜く箇所である。この開閉部４３の出力側には、一対のＤＣリンク部４４−１，４４−２が接続されている。一対のＤＣリンク部４４−１，４４−２間には、ＤＣ電圧源であるＤＣリンク電圧Ｖｏ（例えば、ＤＣ３５０Ｖ〜３７０Ｖ）が生じている。

一対のＤＣリンク部４４−１，４４−２には、ＤＣ電力をＡＣ電力に変換するＤＣ／ＡＣインバータ４５が接続され、更に、このＤＣ／ＡＣインバータ４５の出力側に、図示しない開閉器等を介して、負荷４６と、商用電力等の電力系統４７と、が接続されている。ＤＣ／ＡＣインバータ４５は、例えば、ＤＣリンク電圧Ｖｏを含むＤＣ電力をスイッチングしてＡＣ電力に変換するスイッチング回路と、このスイッチング回路の出力側に接続された絶縁用のトランス等と、により構成されている。そのスイッチング回路は、図示しない制御部から与えられるＰＷＭ信号によりオン／オフ動作するようになっている。

入力フィルタ４０と速断ヒューズ４２−１，４２−２との間には、従来と同様に、突入電流防止回路５０が接続されている。突入電流防止回路５０は、入力フィルタ４０と速断ヒューズ４２−２との間に接続された突入電流防止用の抵抗部５１と、この抵抗部５１に対して並列に接続されたＭＯＳＦＥＴ（例えば、Ｎチャネル型パワーＭＯＳＦＥＴ）５２と、このパワーＭＯＳＦＥＴ５２のゲートＧに接続された駆動回路５３と、を有している。

抵抗部５１は、複数の第１抵抗５１−１ａ〜５１−１ｄと、１つの第２抵抗５１−２と、を有し、これらが直列に接続されている。なお、第１抵抗５１−１ａ〜５１−１ｄは、１つの抵抗だけで構成しても良い。又、第２抵抗５１−２は、直列に接続された複数の抵抗により構成しても良い。これらの抵抗部５１を構成する抵抗の数は、突入電流に対する抑制値に応じて適宜決定される。

パワーＭＯＳＦＥＴ５２は、高耐圧で、且つ、オン抵抗値が小さいという電気的特性を有し、このドレインＤ及びソースＳ間に、寄生ダイオード５２ａが存在している。パワーＭＯＳＦＥＴ５２のドレインＤとソースＳは、抵抗部５１の両端に接続されている。このパワーＭＯＳＦＥＴ５２は、図１では１つであるが、必要となる耐圧値に応じて、複数のパワーＭＯＳＦＥＴを並列に接続しても良い。

駆動回路５３は、抵抗部５１により突入電流の抑制動作が完了して通常運転状態になると、パワーＭＯＳＦＥＴ５２のドレインＤ及びソースＳ間をオン状態にし、抵抗部５１の両端を短絡させる機能を有している。この駆動回路５３は、例えば、突入電流の抑制動作の完了を検出する回路と、この回路の検出結果に基づき、パワーＭＯＳＦＥＴ５２のゲートＧに“Ｈ”レベルの電圧を印加してパワーＭＯＳＦＥＴ５２をオン状態にする回路と、により構成されている。

本実施例１の突入電流防止回路５０では、従来の突入電流防止回路１０に対して、第１コンデンサ５４及び第２コンデンサ５５が追加されている。

第１コンデンサ５４は、第１抵抗５１−１ａ〜５１−１ｄ及び第２抵抗５１−２の直列回路からなる抵抗部５１に対して、並列に接続され、パワーＭＯＳＦＥＴ５２のキャパシタンス特性による出力容量Ｃｏｓｓの変動の影響を少なくして、このパワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間電圧Ｖｄｓの急激な上昇を抑制する機能を有している。この第１コンデンサ５４は、例えば、セラミックコンデンサ等により構成されている。

第２コンデンサ５５は、直列接続された複数の第１抵抗５１−１ａ〜５１−１ｄに対して、並列に接続され、第２抵抗５１−２と共にＲＣスナバ回路を構成している。第２コンデンサ５５は、充電（突入）電流により第１コンデンサ５４の電圧が上昇し、パワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間電圧が耐圧を超える前に、第２抵抗５１−２とのＲＣスナバ回路を形成することで、パワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間電圧の上昇を吸収する機能を有している。この第２コンデンサ５５は、例えば、フイルムコンデンサ等により構成されている。

（実施例１の動作）
本実施例１のパワーコンディショナにおける通常運転時の動作（１）と、電源投入時（即ち、ＤＣリンク電圧Ｖｏの投入時）の動作（２）と、を説明する。

（１） パワーコンディショナにおける通常運転時の動作
図１のパワーコンディショナにおいて、開閉部４３がオン状態の時には、駆動回路５３により、パワーＭＯＳＦＥＴ５２がオン状態になっている。ＤＣ電源２０から発生したＤＣ電力は、ＤＣ／ＤＣコンバータ３０にて所定電圧のＤＣ電力に変換された後、入力フィルタ４０にて高周波信号成分が除去される。高周波信号成分が除去されたＤＣ電力は、速断ヒューズ４２−１，４２−２、及び開閉部４３を介して、ＤＣリンク部４４−１，４４−２へ送られる。送られてきたＤＣ電力は、ＤＣ／ＡＣコンバータ４５にてＡＣ電力に変換された後、負荷４６へ供給され、或いは、その余剰電力が電力系統４７へ逆潮流される。

（２） 電源投入時（即ち、ＤＣリンク電圧Ｖｏの投入時）の動作
図２は、図１のＤＣリンク電圧Ｖｏの投入時における動作を示す概略の構成図である。

ＤＣリンク部４４−１，４４−２にＤＣリンク電圧Ｖｏが印加されている状態であって、駆動回路５３によってパワーＭＯＳＦＥＴ５３のドレインＤ・ソースＳ間がオフ状態の時、開閉部４３をオン状態にすると、ＤＣリンク電圧Ｖｏが、突入電流防止回路５０を介してＤＣ／ＤＣコンバータ３０側へ投入される。

すると、図２中の実線の矢印で示すように、ＤＣリンク部４４−１→開閉部４３の接点４３ａ→速断ヒューズ４２−１→入力フィルタ４０→ＤＣ／ＤＣコンバータ３０内の平滑用コンデンサ３４→入力フィルタ４０→突入電流防止回路５０内の第１コンデンサ５４→速断ヒューズ４２−２→開閉部４３の接点４３ｂ→ＤＣリンク部４４−２という経路で、充電（突入）電流が流れる。

実線の矢印方向に突入電流が流れると、第１コンデンサ５４の電圧（即ち、突入電流防止用抵抗部５１の両端の電圧）が上昇し、一点鎖線の矢印方向に電流が流れる。この電流は、二点鎖線の矢印で示すように、第２コンデンサ５５→第２抵抗５１−２→第１コンデンサ５４という経路で流れる。そのため、第２コンデンサ５５を通して、第１コンデンサ５４の電圧上昇が吸収される。

このように、本実施例１の突入電流防止回路５０では、第１コンデンサ５４が追加されているので、パワーＭＯＳＦＥＴ５２のキャパシタンス特性による出力容量Ｃｏｓｓの変動の影響が減少し、パワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間電圧の急激な上昇が抑制される。更に、第２コンデンサ５５が追加されているので、突入電流により第１コンデンサ５４の電圧が上昇し、パワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間電圧が耐圧を超える前に、第２コンデンサ５５が第２抵抗５１−２とＲＣスナバ回路を形成するので、パワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間電圧の上昇が吸収される。そのため、パワーＭＯＳＦＥＴ５２の破損を防止できる。

その後、平滑用コンデンサ３４を経由して流れる突入電流は、第１抵抗５１−１ａ〜５１−１ｄ及び第２抵抗５１−２により抑制される。

このような突入電流に対する抑制動作が完了して通常運転状態になると、駆動回路５３により、パワーＭＯＳＦＥＴ５２のドレインＤ及びソースＳ間がオン状態になって、第１抵抗５１−１ａ〜５１−１ｄ及び第２抵抗５１−２の両端が短絡される。これにより、通常運転時の電力損失が低減される。

（実施例１の効果）
本実施例１の突入電流防止回路５０によれば、開閉部４３によるＤＣリンク電圧Ｖｏの投入時に発生するパワーＭＯＳＦＥＴ５２のドレインＤ・ソースＳ間の過電圧を抑制し、パワーＭＯＳＦＥＴ５２の破損を的確に防止できる。

（変形例）
本発明は、上記実施例１に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）、（ｂ）のようなものがある。

（ａ） 突入電流防止回路５０は、図１の回路構成に限定されず、他の回路構成に変更しても良い。例えば、Ｎチャネル型パワーＭＯＳＦＥＴ５２に代えて、Ｐチャネル型パワーＭＯＳＦＥＴや、或いは、Ｎチャネル型パワーＭＯＳＦＥＴと類似するキャパシタンス特性を有する他のパワートランジスタを使用しても良く、実施例１と同様に、そのトランジスタの破損の防止効果が期待できる。

（ｂ） 実施例１の突入電流防止回路５０は、パワーコンディショナ以外の他の電力変換装置等に適用できる。この場合、投入するＤＣ電圧源は、ＤＣリンク電圧Ｖｏ以外の電圧でも良い。更に、充電（突入）電流が流れるコンデンサは、平滑用コンデンサ３４に限定されず、キャパシタンスが大きな他のコンデンサでも良い。

２０ ＤＣ電源
３０ ＤＣ／ＤＣコンバータ
３４ 平滑用コンデンサ
４０ 入力フィルタ
４３ 開閉部
４４−１，４４−２ ＤＣリンク部
４５ ＤＣ／ＡＣインバータ
４６ 負荷
４７ 電力系統
５０ 突入電流防止回路
５１ 抵抗部
５１−１ａ〜５１−１ｄ 第１抵抗
５１−２ 第２抵抗
５２ パワーＭＯＳＦＥＴ
５３ 駆動回路
５４ 第１コンデンサ
５５ 第２コンデンサ

Claims (7)

1. 直流電圧源とコンデンサとの間に設けられ、前記直流電圧源の投入時に、前記直流電圧源から前記コンデンサへ流れる突入電流を抑制する突入電流防止用の抵抗部と、
   前記抵抗部に対して並列に接続され、前記突入電流の抑制動作が完了した後に、前記抵抗部を短絡するＭＯＳＦＥＴと、
   を備えた突入電流防止回路において、
   前記抵抗部は、直列に接続された第１抵抗及び第２抵抗を有し、
   前記第１抵抗及び前記第２抵抗に対して並列に接続された第１コンデンサと、
   前記第１抵抗に対して並列に接続され、前記第２抵抗と共にスナバ回路を構成する第２コンデンサと、
   を設けたことを特徴とする突入電流防止回路。
2. 前記ＭＯＳＦＥＴのソース及びドレイン間には、前記ＭＯＳＦＥＴと並列に、前記第１抵抗及び前記第２抵抗が接続され、
   前記ＭＯＳＦＥＴのゲートには、前記ソース及びドレイン間をオン／オフ動作させるための駆動回路が接続されていることを特徴とする請求項１記載の突入電流防止回路。
3. 前記第１抵抗は、１つ又は複数の抵抗により構成され、
   前記第２抵抗は、１つ又は複数の抵抗により構成されていることを特徴とする請求項１又は２記載の突入電流防止回路。
4. 前記ＭＯＳＦＥＴには、他の１つ又は複数のＭＯＳＦＥＴが並列に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の突入電流防止回路。
5. 前記直流電圧源は、直流リンク電圧が生じる直流リンク部であり、
   前記コンデンサは、電力変換回路の平滑用コンデンサであることを特徴とする請求項１〜４のいずれか１項に記載の突入電流防止回路。
6. 前記ＭＯＳＦＥＴは、Ｎチャネル型パワーＭＯＳＦＥＴであることを特徴とする請求項１〜５のいずれか１項に記載の突入電流防止回路。
7. 前記直流電圧源の投入は、遮断器のオン、又は活線挿抜部の挿入により行われることを特徴とする請求項１〜６のいずれか１項に記載の突入電流防止回路。

Images