JP4207734B2

JP4207734B2 - ゲート電源回路

Info

Publication number: JP4207734B2
Application number: JP2003340702A
Authority: JP
Inventors: 浩明田村; 春樹吉川; 栄喜土橋
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2009-01-14
Anticipated expiration: 2023-09-30
Also published as: JP2005110411A

Description

本発明は、パワーデバイスを駆動するゲート駆動回路に電源を供給するゲート電源回路に関し、特に、パワーデバイスの破壊に伴うゲート電源回路の２次破壊を防止する保護機能を備えたゲート電源回路に関する。

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの電力用の絶縁ゲート半導体素子（以下パワーデバイスという）を駆動するためのゲート駆動回路があるが、従来、このゲート駆動回路に電源を供給するゲート電源回路において、過負荷電流（以下単に過電流と呼ぶ場合もある）を検出する機能をもつものが知られている。

図４は、従来の過負荷電流検出機能を備えたゲート電源回路の回路図である。
従来のゲート電源回路１００ｃは、図示しない直流電源から入力される入力直流電圧を、任意の一定の直流電圧Ｖｄに変換するＤＣ／ＤＣコンバータ１１０と、得られた直流電圧Ｖｄを分圧するコンデンサＣ１、Ｃ２とスイッチングトランジスタＱ１、Ｑ２からなる単相インバータ１２０と、単相インバータ１２０を制御するために、起動信号に応じてスイッチングトランジスタＱ１、Ｑ２へのゲート信号の入力を制御する制御回路１３０を有する。スイッチングトランジスタＱ１、Ｑ２には、それぞれソースドレイン間に寄生ダイオード成分Ｄ１、Ｄ２が存在する。

さらに、従来のゲート電源回路１００ｃは、過負荷電流を検出するための電流検出器１６１を有し、ＤＣ／ＤＣコンバータ１１０の出力の直流電流Ｉｄを検出する。ここで、コンパレータ１６２にて、電流検出器１６１で検出した値とコンパレータ１６２にて設定器１６３で設定された値とを比較して、設定された値を超えた場合には、制御回路１３０にてスイッチングトランジスタＱ１、Ｑ２へゲートオフ信号を送出させる。

ゲート電源回路１００ｃの出力である交流出力電圧Ｖａｃは、コンデンサＣ１とＣ２の中間接続点と、スイッチングトランジスタＱ１とＱ２の中間接続点とからそれぞれ取り出されて、複数のゲート駆動回路２１０、２２０に供給される。

ゲート駆動回路２１０、２２０は、それぞれトランスＴ１、Ｔ２と、トランスＴ１、Ｔ２の２次側に接続され、外部からの点弧信号（オン信号）に応じてパワーデバイス３１０、３２０の起動を制御するゲート制御回路２１１、２２１からなる。ゲート駆動回路２１０の一方の出力端子は、パワーデバイス３１０のゲートＧに接続され、他方の出力端子は、パワーデバイス３１０のエミッタＥに接続される。同様に、ゲート駆動回路２２０の一方の出力端子は、パワーデバイス３２０のゲートＧに接続され、他方の出力端子は、パワーデバイス３２０のエミッタＥに接続される。

また、パワーデバイス３１０、３２０には、それぞれエミッタ−コレクタ間に寄生ダイオード成分Ｄ４、Ｄ５が存在する。
この図４に示す従来の方式によると、直流電流Ｉｄは以下の式で表される。

Ｉｄ＝（Ｖａｃ×Ｉａｃ×ｃｏｓθ）／Ｖｄ …（１）
ここで、Ｉｄ：直流電流、Ｖａｃ：交流出力電圧、Ｉａｃ：交流出力電流、ｃｏｓθ：力率、Ｖｄ：直流電圧である。

図４のような回路において、例えば、パワーデバイス３１０が破壊して、ゲート駆動回路２１０内部で使用している半導体素子などの破壊によって、トランスＴ１の２次側が短絡状態となった場合について引き起こる問題について説明する。

ゲート駆動回路２１０に内蔵したトランスＴ１の２次側で短絡が生じた場合、トランスＴ１の漏れインダクタンスによって制限される電流が流れる。この電流はリアクタンス負荷となるので、力率角が９０°に近い電流となる。このため交流電流としては過負荷電流となるにもかかわらず、直流電流としては過負荷電流にならないため、ゲート電源回路１００ｃの単相インバータ１２０の直流回路に取り付けた電流検出器１６１では、過負荷電流を検出することができないという問題がある。これによって、従来のゲート電源回路１００ｃでは過負荷電流が長時間連続して流れ、スイッチングトランジスタＱ１、Ｑ２が熱破壊してしまうなどして、ゲート電源回路１００ｃが２次破壊するという問題がある。

この問題を解決するために、従来、過電流検出用の抵抗器を電源回路と負荷回路の間に接続して、過電流を検出時には、電源回路と負荷回路の間に設けられた遮断回路によって、過電流を検出した負荷回路を電源回路から遮断する手法が開示されている（例えば、特許文献１参照）。
特開平７−２８８９３０号公報（第１図）

上記のように、従来では、パワーデバイスとそのゲート駆動回路が破壊した際に、ゲート駆動回路に電力を供給するゲート電源回路が過負荷電流によって２次破壊するという問題があった。

また、特許文献１によれば、過電流の検出後の保護はゲート電源回路と負荷回路の間に設けた遮断素子によって行うものであり、複数の負荷回路に対してそれぞれ、過電流検出用の抵抗器と、遮断回路などが必要であった。

本発明は上記課題に鑑みてされたものであり、パワーデバイスとそのゲート駆動回路が破壊した際に、ゲート駆動回路に電力を供給するゲート電源回路が過負荷電流によって２次破壊することを防止する機能を内蔵したゲート電源回路を提供することを目的とする。

本発明では上記問題を解決するために、パワーデバイスを駆動するゲート駆動回路に電源を供給するゲート電源回路において、前記ゲート駆動回路へ出力する交流出力電流を検出する交流出力電流検出手段と、前記交流出力電流検出手段で得られた交流信号を整流して直流信号に変換する整流手段と、整流された前記直流信号を平滑化する平滑化手段と、平滑化した前記直流信号を所定の参照値と比較して、前記直流信号が前記参照値を上回った場合には、過負荷電流が流れたとして前記ゲート駆動回路への電源の供給を停止する旨の信号を送出する比較手段と、を有することを特徴とするゲート電源回路が提供される。

このような構成によれば、交流出力電流検出手段は、ゲート駆動回路へ出力する交流出力電流を検出し、整流手段は、交流出力電流検出手段で得られた交流信号を整流して直流信号に変換し、平滑化手段は整流された直流信号を平滑化し、比較手段は、平滑化した直流信号を所定の参照値と比較して、直流信号が参照値を上回った場合には、過負荷電流が流れたとしてゲート駆動回路への電源の供給を停止する旨の信号を送出するので、パワーデバイスが破壊したことによって発生する過負荷電流によるゲート電源回路の２次破壊を防止する。

本発明のゲート電源回路では、ゲート駆動回路へ出力する交流出力電流を検出し、交流信号を整流して直流信号に変換し、整流された直流信号を平滑化し、平滑化した直流信号を所定の参照値と比較して、直流信号が参照値を上回った場合には、過負荷電流が流れたとしてゲート駆動回路への電源の供給を停止する旨の信号を送出するので、パワーデバイスが破壊したことによって発生するゲート電源回路の２次破壊を防止することができる。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本発明の第１の実施の形態のゲート電源回路の回路図である。
本発明の第１の実施の形態のゲート電源回路１００ａは、従来と同様に、図示しない直流電源から入力される入力直流電圧を、任意の一定の直流電圧に変換するＤＣ／ＤＣコンバータ１１０と、得られた直流電圧Ｖｄを分圧するコンデンサＣ１、Ｃ２とスイッチングトランジスタＱ１、Ｑ２からなる単相インバータ１２０と、単相インバータ１２０を制御するために、起動信号に応じてスイッチングトランジスタＱ１、Ｑ２へのゲート信号の入力を制御する制御回路１３０を有する。スイッチングトランジスタＱ１、Ｑ２には、それぞれソースドレイン間に寄生ダイオード成分Ｄ１、Ｄ２が存在する。

さらに、本発明の第１の実施の形態のゲート電源回路１００ａは、出力される交流出力電流を検出するための交流出力電流検出手段として抵抗器１４１を有している。この抵抗器１４１は、スイッチングトランジスタＱ２の基準電位側に接続されている。

また、スイッチングトランジスタＱ２と抵抗器１４１の間にアノード端子を接続したダイオードＤ３を有しおり、このダイオードＤ３のカソード端子は、フィルタ回路１４２の入力端子の一方に接続されている。

このダイオードＤ３は、抵抗器１４１で得られた交流信号を整流して直流信号に変換する整流手段として機能する。
また、フィルタ回路１４２は、ダイオードＤ３で整流された直流信号を平滑化する平滑化手段として機能する。

フィルタ回路１４２の他方の入力端子は、抵抗器１４１の基準電位側と接続されている。またフィルタ回路１４２の一方の出力端子は、コンパレータ１４３の一方の入力端子と接続されている。またコンパレータ１４３の他方の入力端子は、設定器１４４に接続されている。

コンパレータ１４３は、フィルタ回路１４２で平滑化した直流信号を、設定器１４４で設定する所定の参照値（以下過負荷電流検出レベルと呼ぶ）と比較して、直流信号が過負荷電流検出レベルを上回った場合には、ゲート駆動回路への電源の供給を停止する旨の信号を送出する比較手段として機能する。コンパレータ１４３の一方の入力端子は、フィルタ回路１４２の出力端子に接続されており、他方の入力端子は、所定の参照値を設定する設定器１４４に接続されている。

コンパレータ１４３の出力側は、ＡＮＤ回路１４５の一方の入力端子と接続されており、ＡＮＤ回路１４５の他方の入力端子には、遅延回路１４６が接続され、起動信号を遅延させた信号（以下マスク信号と呼ぶ）が入力される。

ＡＮＤ回路１４５と遅延回路１４６は、起動時の所定期間（マスク信号がロウレベルの期間）に過負荷電流が流れても、電源の供給を停止する旨の信号を制御回路１３０に送出しない（マスクする）マスキング手段として機能する（詳しくは後述する）。

ＡＮＤ回路１４５の出力端子は、制御回路１３０に接続されている。
ゲート電源回路１００ａの出力である交流出力電圧Ｖａｃは、コンデンサＣ１とＣ２の中間接続点と、スイッチングトランジスタＱ１とＱ２の中間接続点とからそれぞれ取り出されて、複数のゲート駆動回路２１０、２２０に供給される。

なお、図１では、ゲート駆動回路２１０、２２０と２つの場合について示しているが、これに限定されるものではなく２つ以上あってもよい。
ゲート駆動回路２１０、２２０は、それぞれトランスＴ１、Ｔ２と、トランスＴ１、Ｔ２の２次側に接続されていて外部からの点弧信号（オン信号）に応じてパワーデバイス３１０、３２０の起動を制御するゲート制御回路２１１、２２１からなる。ゲート駆動回路２１０の一方の出力端子は、パワーデバイス３１０のゲートＧに接続され、他方の出力端子は、パワーデバイス３１０のエミッタＥに接続される。同様に、ゲート駆動回路２２０の一方の出力端子は、パワーデバイス３２０のゲートＧに接続され、他方の出力端子は、パワーデバイス３２０のエミッタＥに接続される。

また、パワーデバイス３１０、３２０には、それぞれエミッタ−コレクタ間に寄生ダイオード成分Ｄ４、Ｄ５が存在する。
以下、図１の回路の動作を説明する。

図示しない直流電源から直流電圧がゲート電源回路１００ａに入力されると、ＤＣ／ＤＣコンバータ１１０は、その出力が任意の一定の直流電圧Ｖｄになるように制御する。直流電圧ＶｄはコンデンサＣ１、Ｃ２によって分割され、スイッチングトランジスタＱ１、Ｑ２を制御回路１３０により交互にオン・オフすることで交流出力電圧Ｖａｃを発生させる。

ゲート電源回路１００ａで発生させた交流出力電圧Ｖａｃは、ゲート駆動回路２１０、２２０に入力され、トランスＴ１、Ｔ２によって、電圧変換した後ゲート制御回路２１１、２２１に入力する。ゲート制御回路２１１、２２１は、入力される点弧信号に応じて、パワーデバイス３１０、３２０のゲートＧへゲートオン信号を送出する。これによってパワーデバイス３１０、３２０を駆動する。

本発明の第１の実施の形態では、ゲート電源回路１００ａの交流出力電流Ｉａｃは抵抗器１４１で検出される。抵抗器１４１の両端の電圧はダイオードＤ３によって整流され、フィルタ回路１４２によって平滑化されコンパレータ１４３に入力される。コンパレータ１４３ではフィルタ回路１４２の出力信号と設定器１４４の出力信号（過負荷電流検出レベル）を比較することで過負荷電流を検出する。

なお、設定器１４４が設定する過負荷電流検出レベルは、スイッチングトランジスタＱ１、Ｑ２が定格電流以上の電流を遮断して破壊することを防止する目的でスイッチングトランジスタＱ１、Ｑ２の最大遮断電流から決めるのではなく、ゲート駆動回路で用いるトランスの漏れインダクタンスで制限される電流値をもとに決定する。負荷電流検出レベルの設定に関しては後述する。

正常時のゲート電源回路１００ａの交流出力電流Ｉａｃは、図１のように２つのゲート駆動回路２１０、２２０がある場合、ゲート駆動回路２１０、２２０のインピーダンスＺ１、Ｚ２によって決まり、以下のような式で表される。

Ｉａｃ＝Ｖａｃ／Ｚ１＋Ｖａｃ／Ｚ２ …（２）
次に、例えば、パワーデバイス３１０、３２０のいずれかが破壊した場合について説明する。

例えば、パワーデバイス３１０が破壊した場合、ゲート駆動回路２１０の出力端子に接続されたゲートＧ、エミッタＥ間に高電圧が印加することで、ゲート駆動回路２１０のトランスＴ１の２次側では短絡状態に至る場合がある。このような状態になると、ゲート電源回路１００ａの交流出力電流Ｉａｃは、トランスＴ１の漏れインダクタンスＬと配線抵抗分ｒ及び式（２）で求めた正常時のゲート駆動回路２１０、２２０の電流値によって決まるようになり、以下の式で表される。

Ｉａｃ＝Ｖａｃ／√（ｒ²＋（ωＬ）²）＋正常時のゲート駆動回路の電流 …（３）
少なくとも、１つのゲート駆動回路で短絡故障が発生したことにより、正常時よりＶａｃ／√（ｒ²＋（ωＬ）²）だけ電流値が増加する。このような増加分を加えた値を、前述の過負荷電流検出レベルに設定する。

過負荷電流検出レベルを、フィルタ回路１４２で平滑化された信号が上回った場合、過負荷電流が流れたとして、コンパレータ１４３は、ゲート駆動回路２１０、２２０への電源の供給を停止する旨の信号（以下過負荷電流検出信号と呼ぶ）を送出する。

なお、図１で示した本発明の第１の実施の形態のゲート電源回路１００ａにおいて抵抗器１４１は、スイッチングトランジスタＱ２に流れる半波分の交流電流を検出しているため、式（３）で示す１／２の電流を検出することになる。よって、それに合わせて過負荷電流検出レベルは１／２に設定してあるものとする。

コンパレータ１４３によって送出された過負荷電流検出信号は、起動信号を遅延回路１４６によって遅延させることで作成したマスク信号と、ＡＮＤ回路１４５を用いて論理積を取り、制御回路１３０に入力する。

制御回路１３０は、マスク信号がハイレベルとなり過負荷電流検出信号を検出する（すなわち、ＡＮＤ回路１４５の出力がハイレベルになる）と、内部でゲートオフ信号を作成して、スイッチングトランジスタＱ１、Ｑ２のゲートに送出し、スイッチングトランジスタＱ１、Ｑ２をオフ状態にする。

以上のように、抵抗器１４１で交流出力電流を検出し、ダイオードＤ３で整流して直流信号に変化し、フィルタ回路１４２で平滑化し、コンパレータ１４３で、過負荷電流検出レベルと比較して過負荷電流を検出した場合には、ゲート駆動回路２１０、２２０への電源の供給を停止するようにしたので、少ない素子数でゲート電源回路１００ａの２次破壊を防止することができる。

以上説明した、本発明の第１の実施の形態の動作タイミングを説明する。
図２は、ゲート電源回路の動作信号波形を示すタイミング図である。
なお、ここで示している電流・電圧の波形は各信号の包絡線を示しており、横軸は時間（ｍｓ）である。

ゲート電源回路１００ａの起動時には、ゲート駆動回路２１０、２２０の内部の図示しないコンデンサが充電完了するまで、図２ように、初期充電電流が流れる。この間ゲート電源回路１００ａの出力には、ゲート駆動回路の破壊時を上回る交流出力電流が流れている。

しかし、ゲート電源回路１００ａの起動を優先するために、時刻ｔ１までは、マスク期間として、遅延回路１４６で起動信号を遅延させたマスク信号をロウレベルに保っておき、過負荷電流検出信号（この場合、図１のＡＮＤ回路１４５の出力信号である）がハイレベルにならないようにしている。

ゲート駆動回路２１０、２２０の初期充電が完了すると、ゲート電源回路１００ａは定常状態になり、交流出力電流Ｉａｃは図のように低減する。
時刻ｔ１になると、マスク信号がハイレベルとなり、過負荷電流を検出可能となる。

いま、時刻ｔ２に、例えば、パワーデバイス３１０が破壊して、ゲート駆動回路２１０内部で使用している半導体素子が破壊されると、トランスＴ１の２次側で短絡状態になり、ゲート駆動回路２１０の電源電圧は０Ｖとなる。このとき交流出力電流Ｉａｃは跳ね上がる。前述したようにして、抵抗器１４１でこのときの電流を検出して、フィルタ回路１４２の出力信号が過負荷電流検出レベルを上回った時刻ｔ３に、ＡＮＤ回路１４５は、過負荷電流検出信号をハイレベルにする。これによって、制御回路１３０は、スイッチングトランジスタＱ１、Ｑ２のゲートにゲートオフ信号を送出し、交流出力電流Ｉａｃの供給を停止する。

以上のようにして、ゲート電源回路１００ａにつながる複数のゲート駆動回路２１０、２２０の少なくとも１つで短絡故障が起こり、それに伴って発生する過負荷電流によりゲート電源回路１００ａが２次破壊することを防止することができる。

次に本発明の第２の実施の形態のゲート電源回路を説明する。
図３は、本発明の第２の実施の形態のゲート電源回路の回路図である。
なお、以下では、図１で示した第１の実施の形態のゲート電源回路１００ａと同一の構成要素については同一符号とし、説明を省略する。

本発明の第２の実施の形態のゲート電源回路１００ｂは、第１の実施の形態のゲート電源回路１００ａと異なり、交流電流検出手段として抵抗器１４１の代わりに、電流検出器１５１を、単相インバータ１２０から出力される交流出力電流を検出するように接続している。さらに、第１の実施の形態のゲート電源回路１００ａのダイオードＤ３に対応する整流回路１５２によって、検出された交流信号を整流して直流に変換している。その他は、第１の実施の形態と同様である。

なお、図１で示した本発明の第１の実施の形態のゲート電源回路１００ａでは、交流出力電流検出手段である抵抗器１４１が、スイッチングトランジスタＱ２に流れる半波分の交流電流を検出しているため、交流出力電流は、式（３）で示す１／２の電流になり、それに合わせて過負荷電流検出レベルを１／２に設定する必要があったが、第２の実施の形態のゲート電源回路１００ｂでは、単相インバータ１２０からの交流出力電流を検出しているので、その必要はない。

このような、第２の実施の形態のゲート電源回路１００ｂにおいても、電流検出器１５１は、ゲート駆動回路２１０、２２０へ出力する交流出力電流を検出し、整流回路１５２は、電流検出器１５１で得られた交流信号を整流して直流信号に変換し、フィルタ回路１４２は整流された直流信号を平滑化し、コンパレータ１４３は平滑化した直流信号を過負荷電流検出レベルと比較して、直流信号が過負荷電流検出レベルを上回った場合には、ゲート駆動回路への電源の供給を停止する旨の信号を送出するので、パワーデバイス３１０、３２０が破壊したことによって発生するゲート電源回路１００ｂの２次破壊を防止することができる。

なお、上記では、単相インバータ１２０を用いて説明したがこれに限定されることはなく、例えば、３相インバータなどを用いてもよい。

ＩＧＢＴなどの電力用のパワーデバイスを駆動するゲート駆動回路に電源を供給する、ゲート電源回路に適用できる。

本発明の第１の実施の形態のゲート電源回路の回路図である。ゲート電源回路の動作信号波形を示すタイミング図である。本発明の第２の実施の形態のゲート電源回路の回路図である。従来の過負荷電流検出機能を備えたゲート電源回路の回路図である。

符号の説明

１００ａゲート電源回路
１１０ＤＣ／ＤＣコンバータ
１２０単相インバータ
１３０制御回路
１４１抵抗器
１４２フィルタ回路
１４３コンパレータ
１４４設定器
１４５ＡＮＤ回路
１４６遅延回路

Claims

パワーデバイスを駆動するゲート駆動回路に電源を供給するゲート電源回路において、
前記ゲート駆動回路へ出力する交流出力電流を検出する交流出力電流検出手段と、
前記交流出力電流検出手段で得られた交流信号を整流して直流信号に変換する整流手段と、
整流された前記直流信号を平滑化する平滑化手段と、
平滑化した前記直流信号を所定の参照値と比較して、前記直流信号が前記参照値を上回った場合には、過負荷電流が流れたとして前記ゲート駆動回路への電源の供給を停止する旨の信号を送出する比較手段と、
を有することを特徴とするゲート電源回路。
前記参照値は、前記ゲート駆動回路で用いるトランスの漏れインダクタンスで制限される電流値から決定される値であることを特徴とする請求項１記載のゲート電源回路。
起動時の前記ゲート駆動回路の初期充電期間に応じた期間は、前記過負荷電流が流れても前記電源の供給を停止する旨の信号をマスクするマスキング手段を有することを特徴とする請求項１記載のゲート電源回路。