JP7271767B1 - 同期発電機用の自動電圧調整装置 - Google Patents

同期発電機用の自動電圧調整装置 Download PDF

Info

Publication number
JP7271767B1
JP7271767B1 JP2022080348A JP2022080348A JP7271767B1 JP 7271767 B1 JP7271767 B1 JP 7271767B1 JP 2022080348 A JP2022080348 A JP 2022080348A JP 2022080348 A JP2022080348 A JP 2022080348A JP 7271767 B1 JP7271767 B1 JP 7271767B1
Authority
JP
Japan
Prior art keywords
voltage
command value
field
synchronous generator
terminal voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022080348A
Other languages
English (en)
Other versions
JP2023168947A (ja
Inventor
健 谷口
Original Assignee
西芝電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西芝電機株式会社 filed Critical 西芝電機株式会社
Priority to JP2022080348A priority Critical patent/JP7271767B1/ja
Application granted granted Critical
Publication of JP7271767B1 publication Critical patent/JP7271767B1/ja
Publication of JP2023168947A publication Critical patent/JP2023168947A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Eletrric Generators (AREA)

Abstract

【課題】 同期発電機の端子電圧を安定して制御する。【解決手段】 実施形態の自動電圧調整装置は、同期発電機の界磁巻線に印加される界磁電圧を生成する整流器と、界磁電圧をオン/オフするスイッチング素子と、スイッチング素子のオン/オフによって発生するサージ電圧を吸収するコンデンサと、同期発電機の端子電圧を検出する端子電圧検出回路と、同期発電機の端子電圧指令値を出力する端子電圧指令値出力回路と、端子電圧と端子電圧指令値とを比較し、比較結果に基づいて界磁電圧指令値を出力する界磁電圧指令値出力回路と、補正関数に基づいて前記界磁電圧指令値を補正し、補正界磁電圧指令値を出力する補正回路と、補正界磁電圧指令値とキャリア波とを比較し、比較結果に基づいて矩形波信号を出力する比較回路と、矩形波信号に基づいて、スイッチング素子のオン/オフを制御するゲートドライブ回路とを含む。【選択図】 図7

Description

本発明の実施形態は、同期発電機用の自動電圧調整装置に関する。
同期発電機は、電機子、及び界磁巻線を備え、界磁巻線に供給する界磁電流を調整することにより、同期発電機の端子電圧が制御される。同期発電機に接続される負荷、及び同期発電機の回転数が一定の場合、界磁電流を一定にすると同期発電機の端子電圧も一定となり、負荷及び回転数が変化した場合、同期発電機の端子電圧は変化する。一般的に、同期発電機の端子電圧が所定値になるように界磁電流を自動的に調節する自動電圧調整装置(AVR)が用いられている。
自動電圧調整装置は、界磁巻線に印加する界磁電圧の供給及び遮断を切り替えるスイッチング素子を備える。自動電圧調整装置は、同期発電機の端子電圧を検出し、検出された端子電圧が目標電圧を指令する端子電圧指令値以下である場合に、スイッチング素子をオンさせ、上記検出された端子電圧が端子電圧指令値より大きい場合に、スイッチング素子をオフさせる。
自動電圧調整装置が出力する界磁電圧は、スイッチング素子のサージ電圧を吸収するために設けられるサージ吸収用コンデンサの静電容量、界磁巻線の抵抗値、及び励磁用変圧器のインピーダンスなどに起因して変動する。同期発電機の端子電圧を一定に保つためには、自動電圧調整装置が出力する界磁電圧を安定的に供給することが重要である。
特許第3154107号公報
本発明が解決しようとする課題は、同期発電機の端子電圧を安定して制御可能な同期発電機用の自動電圧調整装置を提供することである。
実施形態に係る同期発電機用の自動電圧調整装置は、同期発電機の端子電圧を整流し、前記同期発電機の界磁巻線に印加される界磁電圧を生成する整流器と、前記生成された界磁電圧をオン/オフするスイッチング素子と、前記スイッチング素子に接続され、前記スイッチング素子のオン/オフによって発生するサージ電圧を吸収するコンデンサと、前記同期発電機の端子電圧を検出する端子電圧検出回路と、前記同期発電機の端子電圧指令値を出力する端子電圧指令値出力回路と、前記検出された端子電圧と前記端子電圧指令値とを比較し、比較結果に基づいて界磁電圧指令値を出力する界磁電圧指令値出力回路と、補正関数に基づいて前記界磁電圧指令値を補正し、補正界磁電圧指令値を出力する補正回路と、前記検出された端子電圧の位相に同期して、パルス信号を出力する同期タイミング検出回路と、前記パルス信号に基づいて、キャリア波を生成するキャリア波生成回路と、前記補正界磁電圧指令値と前記キャリア波とを比較し、比較結果に基づいて矩形波信号を出力する比較回路と、前記矩形波信号に基づいて、前記スイッチング素子のオン/オフを制御するゲートドライブ回路とを具備する。
図1は、第1比較例に係る発電装置のブロック図である。 図2は、第1比較例に係る発電装置の動作を説明するタイミング図である。 図3は、第2比較例に係る発電装置の動作を説明するタイミング図である。 図4は、第3比較例に係る発電装置のブロック図である。 図5は、第3比較例に係るサージ吸収用コンデンサの直流電圧の波形の一例である。 図6は、スイッチング素子のオン期間と自動電圧調整装置の出力電圧の平均値との関係を示すグラフの一例である。 図7は、実施形態に係る発電装置のブロック図である。 図8は、実施形態に係る発電装置の動作を説明するタイミング図である。 図9は、補正回路の補正関数を説明するグラフの一例である。
以下、実施形態について図面を参照して説明する。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。各機能ブロックは、ハードウェア及びソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。
[1] 比較例
最初に、比較例について説明する。
図1は、第1比較例に係る発電装置1のブロック図である。発電装置1は、同期発電機10、励磁用変圧器11、電圧検出用変圧器12、及び自動電圧調整装置(AVR:automatic voltage regulator)13を備える。
同期発電機10は、R相電圧、S相電圧、及びT相電圧からなる3相交流電圧を発生する。励磁用変圧器11は、同期発電機10が発生した単相交流電圧を所望の電圧に変圧して自動電圧調整装置13に出力する。電圧検出用変圧器12は、同期発電機10が発生した3相交流電圧を所望の電圧に変圧して自動電圧調整装置13に出力する。
自動電圧調整装置13は、整流器20、フライホイールダイオード22、スイッチング素子23、端子電圧検出回路24、端子電圧指令値出力回路25、界磁電圧指令値出力回路26、同期タイミング検出回路28、キャリア波生成回路29、比較回路30、及びゲートドライブ回路31を備える。
整流器20は、同期発電機10が発生した交流電力を直流電力に変換する。スイッチング素子23は、界磁巻線10bに印加される界磁電圧をオン/オフする。フライホイールダイオード22は、スイッチング素子23がオフしている期間に、界磁巻線10bに流れる電流を還流させる。
図2は、第1比較例に係る発電装置1の動作を説明するタイミング図である。図2の電圧値は、任意単位であり、適宜設定可能である。
同期発電機10は、端子電圧VGを発生する。図2(a)は、同期発電機10が発生する端子電圧VGの波形である。
整流器20は、端子電圧VGを全波整流して直流電圧VDを生成する。図2(b)は、整流器20が出力する直流電圧VDの波形である。
端子電圧検出回路24は、電圧検出用変圧器12から出力される交流電圧に基づいて、同期発電機10の端子電圧を検出する。端子電圧指令値出力回路25は、端子電圧指令値を生成する。界磁電圧指令値出力回路26は、端子電圧検出回路24により検出された端子電圧と、端子電圧指令値出力回路25から出力された端子電圧指令値とに基づいて、界磁電圧指令値VFを生成する。
同期タイミング検出回路28は、同期発電機10の端子電圧の所定の位相に同期したパルス信号VSを生成する。図2(c)は、同期タイミング検出回路28が出力するパルス信号VSの波形である。
キャリア波生成回路29は、パルス信号VSに基づいて、キャリア波VCを生成する。図2(d)は、キャリア波生成回路29が出力するキャリア波VCの波形である。
比較回路30は、界磁電圧指令値VFとキャリア波VCとを比較して、矩形波信号を生成する。ゲートドライブ回路31は、比較回路30が出力した矩形波信号に基づいて、ゲートドライブ信号VPWMを生成する。図2(e)は、ゲートドライブ回路31が出力するゲートドライブ信号VPWMの波形である。
スイッチング素子23は、ゲートドライブ回路31から出力されるゲートドライブ信号VPWMに基づいて、オン及びオフ動作を行う。
自動電圧調整装置13は、スイッチング素子23の動作に基づいて、界磁巻線10bに界磁電圧VFを印加する。図2(f)は、界磁巻線10bに印加される界磁電圧VFの波形である。スイッチング素子23がオンしている場合、界磁巻線10bの端子に電圧が印加されるため、界磁巻線10bに電力が供給される。一方、スイッチング素子23がオフしている場合、界磁巻線10bの端子には電圧が印加されないため、界磁巻線10bへの電力の供給は遮断される。
同期発電機10の端子電圧を上昇させたい場合は、界磁電圧指令値VFを大きくすることで、比較回路30から出力されるオン信号の継続時間が長くなり、ドライブ信号VPWMの継続時間も長くなり、スイッチング素子23のオン期間が長くなる。この結果、界磁電圧を界磁巻線10bに印加している時間が長くなり、界磁電流が増加することにより同期発電機10の端子電圧が増加する。
以上の構成により、負荷変動等の原因によって同期発電機10の出力電圧が変動した場合でも、フィードバック制御により界磁巻線10bに流れる界磁電流を調整し、同期発電機10の出力電圧を所望の電圧に保つことができる。
ここで、同期タイミング検出回路28の作用を説明するうえで、仮に同期タイミング検出回路28を備えていない場合を考える。図3は、同期タイミング検出回路28を備えていない第2比較例に係る発電装置1の動作を説明するタイミング図である。図3の電圧値は、任意単位であり、適宜設定可能である。
図3では、図2(c)に対応するパルス信号VSの波形が省略されている。図3(a)は、同期発電機10が発生する端子電圧VGの波形である。図3(b)は、整流器20が出力する直流電圧VDの波形である。図3(c)は、キャリア波生成回路29が出力するキャリア波VCの波形である。図3(d)は、ゲートドライブ回路31が出力するゲートドライブ信号VPWMの波形である。図3(e)は、界磁巻線10bに印加される界磁電圧VFの波形である。
同期タイミング検出回路28を備えていない場合、キャリア波生成回路29は、同期発電機10の端子電圧の周期とは無関係にキャリア波VCを生成することになる。
スイッチング素子23の1回のオン及びオフ期間を1周期とし、この1周期における界磁巻線10bに供給される界磁電圧VFの平均値をVFAVとする。界磁巻線10bに供給される界磁電圧VFの平均値VFAVは、自動電圧調整装置13の出力電圧の平均値と同じ意味である。スイッチング素子23がオンしている期間が一定であっても、スイッチング素子23がオンするタイミングによっては界磁巻線10bに供給される界磁電圧の平均値VFAVが変動する現象が発生する。すなわち、界磁電圧指令値VFが同じ値を保っていてゲートドライブ信号VPWMが一定の同じ期間ハイレベルであったとしても、整流器20によって得られたリップルを含んだ直流電圧VDが、リップルの周期と無関係にスイッチング素子23によってオン/オフしてしまうと、同じオン期間であってもそのタイミングによっては界磁巻線10bに供給される界磁電圧の平均値VFAVが異なる。
直流電圧VDは正弦波を整流したものであるので、正弦波の高さが低い期間にスイッチング素子23がオンした場合と、正弦波の高さが高い期間にスイッチング素子23がオンした場合とでは、たとえオン期間が同じであっても自動電圧調整装置13の出力電圧の平均値は異なってしまう。このような場合、自動電圧調整装置13の制御が安定しない、また、同期発電機10の出力電圧値が目標値に対して誤差を生じてしまう。スイッチング素子23のオン期間が短いほどその影響が顕著になる。
上記のオンタイミングによる自動電圧調整装置13の出力電圧の変動を抑制するために、第1比較例に係る自動電圧調整装置13では、同期タイミング検出回路28によって同期発電機10の端子電圧の周期を検出し、スイッチング素子23のオンタイミングを同期発電機10の端子電圧に同期させることで、同じオン期間であれば同じ自動電圧調整装置13の出力電圧の平均値が得られる。
また、平滑コンデンサを整流器20に並列接続することで、整流器20によって得られる直流電圧のリップル成分を除去し、直流電圧を平滑化する。この平滑した直流電圧をスイッチング素子23でオン/オフし、同期発電機10の界磁電流を調整する。このようにすれば、スイッチング素子23のオンタイミングによらず、オン期間が同じであれば同じ自動電圧調整装置13の出力電圧の平均値が得られる。
整流器20の直流電圧のリップルを平滑化するためには平滑コンデンサを設ける必要があるが、自動電圧調整装置13ではその装置のサイズに対して寸法的に大きな割合を平滑コンデンサが占めることになる。リップル成分は平滑コンデンサの容量が大きいほど小さくなるが、リップル成分が直流電圧に残っていると、同じオン期間であっても直流電圧のリップルの位相とスイッチング素子23のオンタイミングとによっては自動電圧調整装置13の出力電圧の平均値が変動してしまう。このため、自動電圧調整装置13に求められる電圧制御性能を満足するためには大容量の平滑コンデンサが必要となる。しかし、大容量の平滑コンデンサを備えると、装置が大型化してしまう。
また、大容量の平滑コンデンサを設置できない場合には、上記で説明したようにスイッチング素子23のオンタイミングを同期発電機10の端子電圧に同期させることで出力電圧の平均値の変動を抑制することが可能である。しかし、スイッチング素子23のオン/オフにともなって発生するサージ電圧を吸収していた平滑コンデンサが無くなるため、スイッチング素子23及び整流器20などの半導体素子の耐電圧をサージ電圧が超過することがあり、半導体素子の破壊につながる恐れがある。
これを防止するためにはサージ電圧を吸収するために必要な小容量のコンデンサを設ける必要がある。しかし、このサージ吸収用コンデンサの作用によってスイッチング素子23のオン期間と自動電圧調整装置13の出力電圧の平均値とが比例関係でなくなるという非線形問題が発生する。これは、サージ吸収用コンデンサが充放電することによって発生する現象である。
図4は、サージ吸収用コンデンサ21を備えた第3比較例に係る発電装置1のブロック図である。
サージ吸収用コンデンサ21は、整流器20に並列接続される。サージ吸収用コンデンサ21は、スイッチング素子23のオン及びオフ動作によって発生するサージ電圧を吸収する機能を有する。
図5は、第3比較例に係るサージ吸収用コンデンサ21の直流電圧VDの波形の一例である。図5(a)は、界磁電流が大きい場合の直流電圧VDの波形であり、図5(b)は、界磁電流が小さい場合の直流電圧VDの波形である。
界磁巻線10bに供給する界磁電流がサージ吸収用コンデンサ21の静電容量(具体的には、サージ吸収用コンデンサ21に蓄えられる電荷)に対して大きい場合には、スイッチング素子23のオン期間にサージ吸収用コンデンサ21に蓄えられた電荷が、スイッチング素子23のオフ期間にすべて界磁電流として界磁巻線10bに供給される。同期発電機10の端子電圧がゼロになった際にはサージ吸収用コンデンサ21内の電荷はゼロとなる。図5(a)に示すように、直流電圧VDがゼロになる期間が存在する。
一方、界磁電流がサージ吸収用コンデンサ21の静電容量に対して小さい場合には、スイッチング素子がオフ期間にサージ吸収用コンデンサ21に蓄えられた電荷をすべて放電することができず、図5(b)に示すように直流電圧VDがゼロになる期間が無い。
この結果、界磁電流が小さい期間ではスイッチング素子23のオン期間と自動電圧調整装置の出力電圧の平均値とが比例関係にならない。すなわち、スイッチング素子23のオン期間と自動電圧調整装置の出力電圧の平均値との関係が非線形となる。この非線形性は、サージ吸収用コンデンサ21の静電容量の大きさだけでなく、界磁巻線10bの抵抗値、及び励磁用変圧器11のインピーダンス等の影響を受けるため、この非線形性を補正するための制御を自動電圧調整装置に組み込むことが難しい。
図6は、スイッチング素子23のオン期間と自動電圧調整装置の出力電圧の平均値VFAVとの関係を示すグラフの一例である。図6の横軸は、1周期に対するスイッチング素子23のオン期間の割合(%)を表し、縦軸は、自動電圧調整装置の出力電圧の平均値VFAVを表している。平均値VFAVは、任意単位である。図6の2本のカーブのうち、一方は界磁巻線10bの抵抗値が相対的に小さい場合を、他方は界磁巻線10bの抵抗値が相対的に大きい場合を示している。
図6に示すように、サージ吸収用コンデンサ21の作用によりオン期間の割合が10~20%の間で平均値VFAVの上昇が抑えられ、カーブがおおよそ平坦になっていることが分かる。また、カーブがおおよそ平坦になっている部分の平均値VFAVが、界磁抵抗が小さい場合と大きい場合とで異なっていることが分かる。
界磁巻線10bの抵抗値は同期発電機10によって異なるため、自動電圧調整装置に組み込まれる制御機能でこれを補正することは困難である。また、励磁用変圧器11のインピーダンスの影響も受けるが、これも同期発電機10により異なるため自動電圧調整装置に組み込まれる制御機能でこれを補正することも困難である。
そこで本実施形態は、スイッチング素子23のオン期間と自動電圧調整装置の出力電圧の平均値VFAVとの非線形性を補正することで、大容量の平滑コンデンサの設置を不要として装置のサイズを低減し、容量の小さいサージ吸収用コンデンサを設置することによる自動電圧調整装置の電圧制御性能の悪化を抑制できる方法を提供する。
[2] 発電装置1の構成
図7は、実施形態に係る発電装置1のブロック図である。発電装置1は、同期発電機10、励磁用変圧器11、電圧検出用変圧器12、及び自動電圧調整装置(AVR)13を備える。
同期発電機10は、3相同期発電機からなる。同期発電機10は、電機子10a、及び界磁巻線10bを備える。界磁巻線10bは、電機子10aに界磁を印加する素子である。同期発電機10は、3相交流電圧を発生し、R相電圧、S相電圧、及びT相電圧を発生する。
同期発電機10は、R相電圧、S相電圧、及びT相電圧をそれぞれ出力するR相電源線LR、S相電源線LS、及びT相電源線LTに接続される。同期発電機10は、電源線LR、LS、LTを介して、負荷14に接続される。
励磁用変圧器11は、1次巻線及び2次巻線を含む絶縁トランスで構成される。励磁用変圧器11の1次巻線は、同期発電機10の2本の電源線(例えば電源線LR、LS)に接続される。励磁用変圧器11は、同期発電機10が発生した単相交流電圧を所望の電圧に変圧して自動電圧調整装置13に出力する。
電圧検出用変圧器12は、1次巻線及び2次巻線を含む3相絶縁トランスで構成される。電圧検出用変圧器12の1次巻線は、同期発電機10の電源線LR、LS、LTに接続される。電圧検出用変圧器12は、同期発電機10が発生した3相交流電圧を所望の電圧に変圧して自動電圧調整装置13に出力する。
自動電圧調整装置13は、同期発電機10が発生する出力電圧を調整する装置である。自動電圧調整装置13は、同期発電機10の出力電圧を検出し、電圧が低下すると励磁電流を増加させ、電圧が超過すると励磁電流を減少させて、同期発電機10の出力電圧が一定になるように調整する。自動電圧調整装置13は、整流器20、サージ吸収用コンデンサ21、フライホイールダイオード22、スイッチング素子23、端子電圧検出回路24、端子電圧指令値出力回路25、界磁電圧指令値出力回路26、補正回路27、同期タイミング検出回路28、キャリア波生成回路29、比較回路30、及びゲートドライブ回路31を備える。
整流器20は、励磁用変圧器11の2次巻線に接続される。整流器20は、交流電力を直流電力に変換する。整流器20は、全波整流回路(ダイオードブリッジ回路)で構成され、ブリッジ状に接続された4個ダイオードD1~D4を備える。ダイオードD1、D3は直列接続され、ダイオードD2、D4は直列接続される。ダイオードD1のアノードと、ダイオードD2のアノードとは、励磁用変圧器11の2次巻線に接続される。ダイオードD1のカソードと、ダイオードD2のカソードとは、接続ノードN1に接続される。ダイオードD3のアノードと、ダイオードD4のアノードとは、接続ノードN2に接続される。整流器20は、接続ノードN1、N2に直流電力を出力する。
フライホイールダイオード22のアノードは、接続ノードN3に接続され、フライホイールダイオード22のカソードは、接続ノードN1に接続される。界磁巻線10bは、接続ノードN1と接続ノードN3との間に接続される。フライホイールダイオード22は、スイッチング素子23がオフしている期間に、界磁巻線10bに流れる電流を還流させる。
スイッチング素子23の一端は、接続ノードN3に接続され、スイッチング素子23の他端は、接続ノードN2に接続される。スイッチング素子23は、界磁巻線10bに印加される界磁電圧をオン/オフする。スイッチング素子23がオンしている期間は、界磁巻線10bに界磁電圧が印加され、スイッチング素子23がオフしている期間は、界磁巻線10bへの界磁電圧の印加が遮断される。スイッチング素子23は、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、又はNチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)で構成される。
サージ吸収用コンデンサ21は、接続ノードN1、N2間に接続される。サージ吸収用コンデンサ21は、フライホイールダイオード22を介してスイッチング素子23に並列接続される。サージ吸収用コンデンサ21は、スイッチング素子23のオン及びオフ動作によって発生するサージ電圧を吸収する機能を有する。サージ吸収用コンデンサ21がスイッチング素子23に起因するサージ電圧を吸収することで、スイッチング素子23及び整流器20のダイオードD1~D4を含む半導体素子に印加される電圧が耐電圧を超えるのを抑制できる。これにより、自動電圧調整装置13に含まれる半導体素子が破壊されるのを抑制できる。サージ吸収用コンデンサ21の静電容量は、スイッチング素子23のオン及びオフ動作によって発生するサージ電圧に基づいて設定され、サージ吸収用コンデンサ21として比較的容量の小さいコンデンサが使用される。
端子電圧検出回路24は、電圧検出用変圧器12から2次電圧を受ける。端子電圧検出回路24は、電圧検出用変圧器12から出力される交流電圧に基づいて、同期発電機10の端子電圧を検出する。
端子電圧指令値出力回路25は、同期発電機10の目標電圧に関する情報である端子電圧指令値を生成する。
界磁電圧指令値出力回路26は、端子電圧検出回路24により検出された端子電圧と、端子電圧指令値出力回路25から出力された端子電圧指令値とを比較し、比較結果に基づいて界磁電圧指令値VFを生成する。
補正回路27は、補正関数に基づいて界磁電圧指令値出力回路26から出力された界磁電圧指令値VFを補正し、補正界磁電圧指令値VFCを生成する。
同期タイミング検出回路28は、電圧検出用変圧器12から2次電圧を受ける。同期タイミング検出回路28は、電圧検出用変圧器12から出力される交流電圧に基づいて、同期発電機10の端子電圧の所定の位相に同期したパルス信号VSを生成する。
キャリア波生成回路29は、パルス信号VSに基づいて、パルス信号VSに同期した三角波からなるキャリア波VCを生成する。
比較回路30は、補正回路27から出力された補正界磁電圧指令値VFCとキャリア波VCとを比較し、比較結果に基づいて矩形波信号を生成する。
ゲートドライブ回路31は、比較回路30が出力した矩形波信号に基づいて、ゲートドライブ信号VPWMを生成する。ゲートドライブ信号VPWMは、スイッチング素子23の制御端子(ゲート)に供給される。スイッチング素子23は、ゲートドライブ回路31から出力されるゲートドライブ信号VPWMに基づいて、オン及びオフ動作を行う。
[3] 動作
次に、実施形態に係る発電装置1の動作について説明する。図8は、実施形態に係る発電装置1の動作を説明するタイミング図である。図8の電圧値は、任意単位であり、適宜設定可能である。
同期発電機10は、3相交流電圧を発生する。図8(a)は、同期発電機10が発生する端子電圧VGの波形である。
励磁用変圧器11は、同期発電機10が発生した端子電圧VGを所定電圧に変圧する。整流器20は、励磁用変圧器11が変圧した2次電圧を直流電圧に変換する。図8(b)は、整流器20が出力する直流電圧VDの波形である。整流器20は、交流電圧を全波整流する。
電圧検出用変圧器12は、同期発電機10が発生した3相交流電圧を所定電圧に変圧する。端子電圧検出回路24は、電圧検出用変圧器12が変圧した2次電圧に基づいて、同期発電機10の端子電圧を検出する。電圧検出用変圧器12は、検出した端子電圧を界磁電圧指令値出力回路26に出力する。
端子電圧指令値出力回路25は、端子電圧指令値を生成する。端子電圧指令値は、同期発電機10の目標電圧に関する情報である。自動電圧調整装置13は、同期発電機10が発生する端子電圧が上記目標電圧になるように、界磁電圧を制御する。端子電圧指令値出力回路25は、端子電圧指令値を界磁電圧指令値出力回路26に出力する。
界磁電圧指令値出力回路26は、端子電圧検出回路24から出力された端子電圧と、端子電圧指令値出力回路25から出力された端子電圧指令値とを比較し、比較結果に基づいて界磁電圧指令値VFを生成する。界磁電圧指令値VFは、界磁巻線10bに印加される界磁電圧の目標電圧に関する情報である。界磁電圧指令値VFは、端子電圧検出回路24が検出した端子電圧と、端子電圧指令値出力回路25が生成した端子電圧指令値との電位差に基づいて線形関数で算出される。界磁電圧指令値出力回路26は、同期発電機10の端子電圧を上昇させたい場合は、界磁電圧指令値VFを大きくする。また、界磁電圧指令値出力回路26は、上記電位差が大きくなるにつれて、線形的に界磁電圧指令値VFを大きくする。
補正回路27は、界磁電圧指令値出力回路26から出力された界磁電圧指令値VFを補正関数を用いて補正し、補正界磁電圧指令値VFCを生成する。具体的には、補正回路27は、界磁電圧指令値VFに補正関数を掛けて補正界磁電圧指令値VFCを生成する。
図9は、補正回路27の補正関数を説明するグラフの一例である。図9の横軸は、界磁電圧指令値VFを表し、補正界磁電圧指令値VFCを表している。図9の数値は、1周期に対するスイッチング素子23のオン期間の割合に対応している。
VF=0は、1周期に対するスイッチング素子23のオン期間の割合が0に対応し、VF=100は、1周期に対するスイッチング素子23のオン期間の割合が100%に対応する。同様に、VFC=0は、1周期に対するスイッチング素子23のオン期間の割合が0に対応し、VFC=100は、1周期に対するスイッチング素子23のオン期間の割合が100%に対応する。
補正関数は、1周期におけるスイッチング素子23のオン期間と、オン期間における自動電圧調整装置13の出力電圧の平均値VFAVとの関係における非線形性を補正するように設定される。図9の例では、補正関数は、界磁電圧指令値VFが10~20の間で他の区間に比べて傾きが大きくなる。補正関数は、界磁巻線10bの抵抗値、励磁用変圧器11のインピーダンス、及びサージ吸収用コンデンサ21の静電容量の少なくとも1つに基づいて設定される。補正関数の例としては、図6に示す非線形特性カーブに対して横軸と縦軸とを入れ替えた関数としても良い。また、補正関数は、横軸と縦軸とをテーブル上に区分したマップとして表すことも可能である。また、補正関数は、複数の数式の組合せで構成することも可能である。
図6において、サージ吸収用コンデンサ21の作用により、スイッチング素子23のオン期間の割合が10~20%の区間で平均値VFAVの上昇が抑えられている。補正関数を用いて界磁電圧指令値VFを補正することで、スイッチング素子23のオン期間の割合が10~20%の区間で、平均値VFAVが高くなるように補正することができる。よって、補正回路27の機能により、補正界磁電圧指令値VFCと、自動電圧調整装置13の出力電圧の平均値VFAVとの関係をおおよそ線形にすることができる。すなわち、図6において、平均値VFAVの上昇が抑えられる区間を、他の線形の区間とおおよそ同じ傾きにすることができる。
同期タイミング検出回路28は、同期発電機10の端子電圧の所定の位相に同期したパルス信号VSを生成する。同期タイミング検出回路28は、同期発電機10の端子電圧の位相が180度進むごとにパルスを生成する。換言すると、同期タイミング検出回路28は、同期発電機10の端子電圧がゼロになるごとにパルスを生成する。図8(c)は、同期タイミング検出回路28が出力するパルス信号VSの波形である。パルス信号VSは、端子電圧VGがゼロのタイミングでハイレベルからローレベルに遷移するパルスを含む。
キャリア波生成回路29は、パルス信号VSに基づいて、キャリア波VCを生成する。キャリア波VCは、パルス信号VSの立ち下がりエッジでピークとなり、ピークから漸次低下して0Vとなる三角波である。図8(d)は、キャリア波生成回路29が出力するキャリア波VCの波形である。
比較回路30は、補正回路27が生成した補正界磁電圧指令値VFCと、キャリア波生成回路29が生成したキャリア波VCとを比較し、比較結果に基づいて矩形波信号を生成する。矩形波信号は、キャリア波VCが補正界磁電圧指令値VFCより高い場合にローレベルとなり、キャリア波VCが補正界磁電圧指令値VFC以下である場合にハイレベルとなる信号である。
ゲートドライブ回路31は、比較回路30が生成した矩形波信号に基づいて、ゲートドライブ信号VPWMを生成する。ゲートドライブ信号VPWMは、比較回路30が生成した矩形波信号と同じ形状の波形である。すなわち、ゲートドライブ信号VPWMは、キャリア波VCが補正界磁電圧指令値VFCより高い場合にローレベルとなり、キャリア波VCが補正界磁電圧指令値VFC以下である場合にハイレベルとなる信号である。
スイッチング素子23は、ゲートドライブ回路31から出力されるゲートドライブ信号VPWMに基づいて、オン及びオフ動作を行う。スイッチング素子23は、ゲートドライブ信号VPWMがハイレベルの場合にオンし、ゲートドライブ信号VPWMがローレベルの場合にオフする。
自動電圧調整装置13は、界磁巻線10bに界磁電圧VFを印加する。界磁巻線10bには、界磁電圧VFに応じて界磁電流が流れる。この界磁電流に基づいて、同期発電機10の端子電圧が調整される。
[4] 実施形態の効果
本実施形態では、補正回路27は、界磁電圧指令値出力回路26から出力された界磁電圧指令値VFを補正関数を用いて補正し、補正界磁電圧指令値VFCを生成する。比較回路30は、補正界磁電圧指令値VFCとキャリア波VCとを比較し、比較結果に基づいて、スイッチング素子23のオン期間を決定する矩形波信号をゲートドライブ回路31に出力する。これにより、界磁巻線10bの抵抗値、励磁用変圧器11のインピーダンス、及びサージ吸収用コンデンサ21の静電容量などによって影響されるスイッチング素子23のオン期間と自動電圧調整装置13の出力電圧の平均値VFAVとの非線形性を補正することができる。よって、同期発電機10の端子電圧を安定して制御可能な自動電圧調整装置13を実現できる。
また、使用される同期発電機10に応じて界磁巻線10bの抵抗値が変化した場合でも、界磁巻線10bの抵抗値に応じて補正関数を調整することで、スイッチング素子23のオン期間と自動電圧調整装置13の出力電圧の平均値VFAVとの非線形性を補正することができる。また、使用される励磁用変圧器11のインピーダンスが変化した場合でも、界磁巻線10bの抵抗値に応じて補正関数を調整することで、スイッチング素子23のオン期間と自動電圧調整装置13の出力電圧の平均値VFAVとの非線形性を補正することができる。
また、容量の小さいサージ吸収用コンデンサ21をスイッチング素子23に接続している。これにより、スイッチング素子23のオン/オフによって発生するサージ電圧を低減できる。よって、自動電圧調整装置13に含まれる半導体素子がサージ電圧に起因して破壊されるのを抑制できる。
また、整流器20が出力する電圧を平滑化するための容量の大きな平滑コンデンサを設けていない。これにより、自動電圧調整装置13のサイズを低減することが可能である。また、大容量の平滑コンデンサの設置を不要とした場合でも、サージ吸収用コンデンサ21と補正回路27の機能により、自動電圧調整装置13の電圧制御性能の悪化を抑制できる。
また、同期タイミング検出回路28により同期発電機10の端子電圧を検出し、同期発電機10の端子電圧に同期してスイッチング素子23のオン/オフを制御することが可能である。これにより、スイッチング素子23のオン期間における自動電圧調整装置の出力電圧の平均値VFAVを一定に保つことができる。
また、負荷変動等の原因によって同期発電機10の出力電圧が変動した場合でも、フィードバック制御により界磁巻線10bに流れる界磁電流を調節することができる。これにより、同期発電機10の出力電圧を所望の電圧に保つことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…発電装置、10…同期発電機、10a…電機子、10b…界磁巻線、11…励磁用変圧器、12…電圧検出用変圧器、13…自動電圧調整装置、14…負荷、20…整流器、21…サージ吸収用コンデンサ、22…フライホイールダイオード、23…スイッチング素子、24…端子電圧検出回路、25…端子電圧指令値出力回路、26…界磁電圧指令値出力回路、27…補正回路、28…同期タイミング検出回路、29…キャリア波生成回路、30…比較回路、31…ゲートドライブ回路。

Claims (6)

  1. 同期発電機の端子電圧を整流し、前記同期発電機の界磁巻線に印加される界磁電圧を生成する整流器と、
    前記生成された界磁電圧をオン/オフするスイッチング素子と、
    前記スイッチング素子に接続され、前記スイッチング素子のオン/オフによって発生するサージ電圧を吸収するコンデンサと、
    前記同期発電機の端子電圧を検出する端子電圧検出回路と、
    前記同期発電機の端子電圧指令値を出力する端子電圧指令値出力回路と、
    前記検出された端子電圧と前記端子電圧指令値とを比較し、比較結果に基づいて界磁電圧指令値を出力する界磁電圧指令値出力回路と、
    補正関数に基づいて前記界磁電圧指令値を補正し、補正界磁電圧指令値を出力する補正回路と、
    前記検出された端子電圧の位相に同期して、パルス信号を出力する同期タイミング検出回路と、
    前記パルス信号に基づいて、キャリア波を生成するキャリア波生成回路と、
    前記補正界磁電圧指令値と前記キャリア波とを比較し、比較結果に基づいて矩形波信号を出力する比較回路と、
    前記矩形波信号に基づいて、前記スイッチング素子のオン/オフを制御するゲートドライブ回路と、
    を具備する同期発電機用の自動電圧調整装置。
  2. 前記補正関数は、前記スイッチング素子のオン期間と、前記オン期間における前記界磁電圧の平均値との関係における非線形性を補正するように設定される
    請求項1に記載の同期発電機用の自動電圧調整装置。
  3. 前記補正関数は、前記コンデンサの静電容量、及び前記界磁巻線の抵抗値の少なくとも1つに基づいて設定される
    請求項1に記載の同期発電機用の自動電圧調整装置。
  4. 前記同期発電機と前記整流器との間に接続された変圧器をさらに具備し、
    前記補正関数は、前記変圧器のインピーダンスに基づいて設定される
    請求項1に記載の同期発電機用の自動電圧調整装置。
  5. 前記界磁電圧指令値出力回路は、前記検出された端子電圧と前記端子電圧指令値との電位差が大きくなるにつれて、前記界磁電圧指令値を大きくする
    請求項1に記載の同期発電機用の自動電圧調整装置。
  6. 前記同期タイミング検出回路は、前記同期発電機の端子電圧の位相が所定の位相だけ進むごとにパルスを生成する
    請求項1に記載の同期発電機用の自動電圧調整装置。
JP2022080348A 2022-05-16 2022-05-16 同期発電機用の自動電圧調整装置 Active JP7271767B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022080348A JP7271767B1 (ja) 2022-05-16 2022-05-16 同期発電機用の自動電圧調整装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022080348A JP7271767B1 (ja) 2022-05-16 2022-05-16 同期発電機用の自動電圧調整装置

Publications (2)

Publication Number Publication Date
JP7271767B1 true JP7271767B1 (ja) 2023-05-11
JP2023168947A JP2023168947A (ja) 2023-11-29

Family

ID=86382674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022080348A Active JP7271767B1 (ja) 2022-05-16 2022-05-16 同期発電機用の自動電圧調整装置

Country Status (1)

Country Link
JP (1) JP7271767B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001178197A (ja) 1999-12-10 2001-06-29 Nishishiba Electric Co Ltd 同期発電機の自動電圧調整装置
JP2010259211A (ja) 2009-04-24 2010-11-11 Negishi Seisakusho:Kk 交流発電機の自動電圧調整器
JP2011193588A (ja) 2010-03-12 2011-09-29 Fuji Electric Co Ltd 同期発電機の電圧制御回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1141994A (ja) * 1997-07-18 1999-02-12 Shinko Electric Co Ltd エンジン駆動発電機の統合制御方法とその装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001178197A (ja) 1999-12-10 2001-06-29 Nishishiba Electric Co Ltd 同期発電機の自動電圧調整装置
JP2010259211A (ja) 2009-04-24 2010-11-11 Negishi Seisakusho:Kk 交流発電機の自動電圧調整器
JP2011193588A (ja) 2010-03-12 2011-09-29 Fuji Electric Co Ltd 同期発電機の電圧制御回路

Also Published As

Publication number Publication date
JP2023168947A (ja) 2023-11-29

Similar Documents

Publication Publication Date Title
US7532491B2 (en) Apparatus and method for supplying DC power source
US9502963B2 (en) Switching power supply device, switching power supply control method and electronic apparatus
US10574084B2 (en) Bi-directional DC-DC converter
US7613018B2 (en) Apparatus and method for supplying DC power source
US11290001B2 (en) Power supply device
US5426579A (en) Method and apparatus for stabilizing AC power supply systems connected to power factor correcting loads
US5729120A (en) Dynamic voltage regulation stabilization for AC power supply systems
US9148063B2 (en) Reset voltage circuit for a forward power converter
KR20090100655A (ko) 멀티 레벨 인버터
US6493245B1 (en) Inrush current control for AC to DC converters
JP7090745B2 (ja) 電力変換装置及び直流配電システム
KR101827042B1 (ko) 인버터 제어장치
JP7271767B1 (ja) 同期発電機用の自動電圧調整装置
US6751108B2 (en) Power supply input switching circuit improved with regard to line faults
KR100756006B1 (ko) 직렬 변압기를 이용한 자동 전압조정 장치
US7456615B2 (en) Charging arrangement for capacitor means
CN210536518U (zh) 高压辅助电源及高压辅助电源控制系统
US11515778B2 (en) Power conversion device
JP7172759B2 (ja) 電源装置及びこれを備えた空気調和機
KR100581880B1 (ko) 전원회로와 이를 구비하는 플라즈마 디스플레이 패널의전원공급장치
KR101437202B1 (ko) 복전시 인버터의 전압보상지령 보정방법 및 그 방법을 이용한 인버터
JP6345311B1 (ja) 電力変換装置
JP4207734B2 (ja) ゲート電源回路
JP2005341746A (ja) 直流電源装置
JP6547305B2 (ja) Led電源装置及びled照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R150 Certificate of patent or registration of utility model

Ref document number: 7271767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150