JP6056225B2 - 制御基板、制御システムおよびコピー処理方法 - Google Patents

制御基板、制御システムおよびコピー処理方法 Download PDF

Info

Publication number
JP6056225B2
JP6056225B2 JP2012152975A JP2012152975A JP6056225B2 JP 6056225 B2 JP6056225 B2 JP 6056225B2 JP 2012152975 A JP2012152975 A JP 2012152975A JP 2012152975 A JP2012152975 A JP 2012152975A JP 6056225 B2 JP6056225 B2 JP 6056225B2
Authority
JP
Japan
Prior art keywords
control board
data
board
state
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012152975A
Other languages
English (en)
Other versions
JP2013225277A (ja
Inventor
渡邉 謙一
謙一 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012152975A priority Critical patent/JP6056225B2/ja
Priority to US13/804,948 priority patent/US8861245B2/en
Publication of JP2013225277A publication Critical patent/JP2013225277A/ja
Application granted granted Critical
Publication of JP6056225B2 publication Critical patent/JP6056225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Facsimiles In General (AREA)
  • Hardware Redundancy (AREA)

Description

本発明は、制御基板、制御システムおよびコピー処理方法に関する。
従来から、複写機や複合機などの画像形成装置では、ユーザ設定情報などは、制御基板(「ボード」ともいう。)に実装された不揮発メモリに保存している。この不揮発メモリが実装された制御基板が故障した場合、新しい制御基板に、ユーザ設定情報を再度設定する必要がある。
このために、メモリ吸出しのための不揮発メモリを実装した制御基板である冶具ボードを作製し、故障した制御基板の不揮発メモリのデータを冶具ボードの不揮発メモリにバックアップし、交換用の新たな制御基板に実装されている不揮発メモリにデータを書き込むことで、メモリのデータをバックアップする技術が知られている(例えば、特許文献1参照)。
しかしながら、このような従来のバックアップ技術では、冶具ボードを製作する必要があり、また、制御基板の故障は、世界中の至る場所で生じる可能性があるため、世界中のサービスマンに冶具ボードを配布しなければならず、メンテナンス管理の作業が膨大になるとともに、メンテナンスのコストも増大するという問題がある。
本発明は、上記に鑑みてなされたものであって、冶具ボードの作製が不要となり、メンテナンス管理を軽減することができるとともに、メンテナンスのためのコストも低減することができる制御基板、制御システムおよびコピー処理方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる制御基板は、前記制御基板と同一の構成を有する他の制御基板と接続可能な接続部と、所定のデータを記憶する記憶部と、前記制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが可能な第2状態とを切り替える切替え部と、前記他の制御基板が通電された状態で、前記他の制御基板が前記第1状態であって、かつ前記制御基板が前記第1状態である場合に、前記制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記他の制御基板が通電された状態で、前記他の制御基板が前記第2状態であって、かつ前記制御基板が前記第2状態である場合に、前記他の制御基板の記憶部からデータを読み出して前記制御基板の記憶部に保存するコピー処理を行う記憶制御部と、を備えたことを特徴とする。
また、本発明にかかる制御システムは、第1制御基板と、前記第1制御基板と同一の構成を有する第2制御基板とを備えた制御システムであって、前記第1制御基板は、前記第2制御基板と接続可能な第1接続部と、所定のデータを記憶する記憶部と、前記第1制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記第2制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記第1制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記第2制御基板の前記記憶部からのデータの読み出しが可能な第2状態とを切り替える切替え部と、前記第2制御基板が通電された状態で、前記第2制御基板が前記第1状態であって、かつ前記第1制御基板が前記第1状態である場合に、前記第1制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記第2制御基板が通電された状態で、前記第2制御基板が前記第2状態であって、かつ前記第1制御基板が前記第2状態である場合に、前記第2制御基板の記憶部からデータを読み出して前記第1制御基板の記憶部に保存するコピー処理を行う記憶制御部と、を備えたことを特徴とする。
また、本発明にかかるコピー処理方法は、制御基板で実行させるコピー処理方法であって、前記制御基板は、前記制御基板と同一の構成を有する他の制御基板と接続可能な接続部と、所定のデータを記憶する記憶部と、を備え、前記制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが可能な第2状態とを切り替える切替えステップと、前記他の制御基板が通電された状態で、前記他の制御基板が前記第1状態であって、かつ前記制御基板が前記第1状態である場合に、前記制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記他の制御基板が通電された状態で、前記他の制御基板が前記第2状態であって、かつ前記制御基板が前記第2状態である場合に、前記他の制御基板の記憶部からデータを読み出して前記制御基板の記憶部に保存するコピー処理を行う記憶制御ステップと、を含むことを特徴とする。
本発明によれば、冶具ボードの作製が不要となり、メンテナンス管理を軽減することができるとともに、メンテナンスのためのコストも低減することができるという効果を奏する。
図1は、実施の形態1の制御システムの概略構成図である。 図2は、故障ボードと交換ボードの回路構成図である。 図3は、実施の形態1の故障ボードにおける切替え処理の手順を示すフローチャートである。 図4は、実施の形態1の交換ボードにおけるコピー処理の手順を示すフローチャートである。 図5は、変形例1の故障ボードと交換ボードの回路構成図である。 図6は、変形例2の故障ボードと交換ボードの回路構成図である。 図7は、実施の形態2の制御システムの構成図である。 図8は、実施の形態2の交換ボードにおけるコピー処理の手順を示すフローチャートである。 図9は、実施の形態2の変形例1の交換ボードによるコピー処理の手順を示すフローチャートである。 図10は、実施の形態2の変形例2の交換ボードによるコピー処理の手順を示すフローチャートである。 図11は、従来の制御システムの構成図である。 図12は、従来の制御システムの構成図である。 図13は、他の従来の制御システムの構成図である。 図14は、他の従来の制御システムの構成図である。
以下に添付図面を参照して、この発明にかかる制御基板、制御システムおよびコピー処理方法の実施の形態を詳細に説明する。
(実施の形態1)
本実施の形態における制御基板は、ファクシミリ装置やファクシミリ機能を備えた複合機に搭載されるFAX制御ボードである。ただし、制御基板としては、FAX制御ボードに限定されるものではない。
図1は、実施の形態1の制御システムの概略構成を示す図である。図2は、制御システムを構成する故障ボード100bと交換ボード100aの詳細な回路構成図である。本実施の形態の制御システムは、故障した制御基板である故障ボード100bと、故障ボード100bに代えて交換するための制御基板である交換ボード100aが接続された構成となっている。
ここで、従来技術の問題点について詳細に説明する。FAX制御ボードはその環境から雷ノイズなどを直接受けることがあるため、電話回線に近いデバイスやトランジスタなどはよく壊れることがある。また、FAX制御ボードには不揮発メモリが実装されており、その不揮発メモリには顧客が設定した機器情報や電話帳などのデータが記憶されている。
このため、FAX制御ボードを交換すると、顧客の設定データが記憶されている不揮発メモリも交換されているため、機器設定を再度行わなければならず、交換作業が増大する。
FAX制御ボードは、雷ノイズで破壊された場合、電話回線に近いデバイスは壊れるが、メモリコントローラや不揮発メモリなどのシステム側まで破壊されることは稀である。この対応策として、図11、図12に示すような従来技術が知られている。この従来技術では、故障したFAX制御ボードである故障ボード1300に実装されている不揮発メモリ1305と同等かもしくは容量の大きい不揮発メモリ1205が実装された冶具ボード1200を用意する。
そして、冶具ボード1200を、故障したFAX制御ボード(故障ボード)1300に接続し、冶具ボード1200への電力通電は故障したFAX制御ボードである故障ボード1300から供給する。両者が接続された後、冶具ボード1200に実装されているスイッチSW21を切り替えて、故障ボード1300のメモリコントローラ1301に通知し、通知を受けたメモリコントローラ1301は故障ボード1300に実装されている不揮発メモリ1305のデータをリードし、冶具ボード1200に実装されている不揮発メモリ1205にライトする。これにより、故障ボード1300の不揮発メモリ1305のデータが冶具ボード1200にコピーされる。
次に、図12に示すように、故障ボード1300の不揮発メモリ1305のデータをコピーした冶具ボード1200を、交換後のFAX制御ボードである交換ボード1400に接続する。この場合も冶具ボード1200の電源は交換ボード1400から供給する。
そして、冶具ボード1200でスイッチSW22を切り替えて、交換ボード1400のメモリコントローラ1401に通知し、通知を受けたメモリコントローラ1401は冶具ボード1200の不揮発メモリ1205のデータをリードし、交換ボード1400の不揮発メモリ1405へライトする。その後、冶具ボード1200を交換ボード1400から外す。これにより、交換ボード1400の不揮発メモリ1405には故障ボード1300の不揮発メモリ1305の顧客の設定情報等を含むデータがコピーされるので、再設定する手間を省略することができる。
しかしながら、このような従来技術では、FAX制御ボードに接続可能な専用の冶具ボード1200が必要となり、また、FAX制御ボードの故障は、世界中の至る場所で生じる可能性があるため、世界中のサービスマンに冶具ボードを配布しなければならず、メンテナンス管理が作業が膨大になるとともに、メンテナンスのコストも増大する。
このため、本実施の形態では、FAX制御ボードが故障した場合、そのFAX制御ボード、すなわち故障ボード100bを、故障ボード100bと同一構成のFAX制御ボードである交換ボード100aに接続して、交換ボード100aに故障ボード100bの不揮発メモリ105bに記憶された各種データをバックアップして、今後は故障ボード100bに代えて、交換ボード100aを用いるものである。
図1に示すように、故障ボード100bの接続部としてのコネクタ110bと交換ボード100aの接続部としてのコネクタ110aとがケーブルで接続される。ここで、ケーブルはクロスケーブルを用いる。
故障したFAX制御ボード、すなわち故障ボード100bは、図1に示すように、メモリコントローラ101bと、バッファ102bと、スイッチSW1と、不揮発メモリ105bとを備える。また、故障ボードは、スイッチSW2も備えている。
故障ボード100bと交換するためのFAX制御ボードである交換ボード100aも、故障ボードと同一の構成をしており、メモリコントローラ101aと、スイッチSW1と、スイッチSW2と、バッファ102aと、不揮発メモリ105aとを備えている。
まず、故障ボード100bについて説明する。不揮発メモリ105bは、設定情報等の種々のデータを記憶する。
スイッチSW1は、メモリコントローラ101bによる不揮発メモリ105bからのデータのリードが可能な第1状態と、メモリコントローラ101bによる不揮発メモリ105bからのデータのリードが不能な第2状態とを切り替えるスイッチである。
バッファ102bは、スイッチSW1の制御によりメモリコントローラ101bと不揮発メモリ105bとのバスを接続したり、切断したりする3−stateバッファを想定している。
スイッチSW2は、接続された他のFAX制御ボード(交換ボード100a等)の不揮発メモリからのデータのリードが不能な第1状態と、接続された他のFAX制御ボードの不揮発メモリからのデータのリードが可能な第2状態とを切り替えるスイッチである。
メモリコントローラ101bは、不揮発メモリ105bに対するデータのリード/ライトを制御する。本実施の形態では、メモリコントローラ101bは、第1状態である場合に、不揮発メモリ105bに対するデータのライトまたはリードを行い、第2状態である場合に、接続された他のFAX制御ボードの不揮発メモリからデータをリードして不揮発メモリ105bにコピーする。
故障ボード100bと交換ボード100aとを接続して、交換ボード100aから故障ボード100bのデータをリードしようとすると、故障ボード100bと交換ボード100aとは同じローカルバス上に存在することになる。このため、故障ボード100b、交換ボード100aともに通電したと同時に、両ボードのメモリコントローラ101a,101bがアクセスを開始してしまうため、データが衝突してしまう。このため、本実施の形態では、スイッチSW1とバッファ102bを設けて、データの衝突を回避している。
具体的には、故障ボード100bのスイッチSW1がオンになると、バッファ制御信号がLowとなり、ローカルバス上にあるバッファ102bが制御されて、故障ボード100b側のメモリコントローラ101bとローカルバスが切断されて第2状態となる。これにより、両ボードのメモリコントローラ101a,101bのデータが衝突することを回避している。
次に、交換ボード100aについて説明する。上述した故障ボード100bの構成と同様であるが、接続した故障ボード100bとの関係で説明する。
不揮発メモリ105aは、設定情報等の種々のデータを記憶する。スイッチSW1は、メモリコントローラ101aによる不揮発メモリ105aからのデータのリードが可能な第1状態と、メモリコントローラ101aによる不揮発メモリ105aからのデータのリードが不能な第2状態とを切り替えるスイッチである。
バッファ102aは、SW1の制御によりメモリコントローラ101aと不揮発メモリ105aとのバスを接続したり、切断したりする3−stateバッファを想定している。スイッチSW1は、メモリコントローラ101aによる不揮発メモリ105aからのデータのリードが可能な第1状態と、メモリコントローラ101aによる不揮発メモリ105aからのデータのリードが不能な第2状態とを切り替えるスイッチである。
スイッチSW2は、接続された他のFAX制御ボードとして故障ボード100bの不揮発メモリ105bからのデータのリードが不能な第1状態と、当該故障ボード100bの不揮発メモリ105bからのデータのリードが可能な第2状態とを切り替えるスイッチである。
メモリコントローラ101aは、不揮発メモリ105aに対するデータのリード/ライトを制御する。本実施の形態では、メモリコントローラ101aは、第1状態である場合に、不揮発メモリ105aに対するデータのライトまたはリードを行い、第2状態である場合に、接続された故障ボード100bの不揮発メモリ105bからデータをリードして不揮発メモリ105aにコピーする。
交換ボード100aのスイッチSW2がオンにされると、スイッチSW2はグラウンド(GND)に直結されるため、レベルはLowとなり、この結果、リストア制御信号がLowとなる。そして、メモリコントローラ101aにより、接続先の故障ボード100bの不揮発メモリ105bからのデータのリードが可能な第2状態となる。
一方、スイッチSW2がオフにされると、スイッチSW2自体はHi−zであるが、プルアップされているためHighになり、この結果、リストア制御信号はHighになる。そして、メモリコントローラ101aによる、接続先の故障ボード100bの不揮発メモリ105bからのデータのリードが不可能な第1状態となる。
次に、以上のように構成された制御システムによるコピー処理について説明する。故障ボード100bの不揮発メモリ105bのデータを、交換ボード100aにコピーする場合には、ユーザは、まず交換ボード100aのスイッチSW2をオンにし、次いで、故障ボード100bのスイッチSW1をオンにする。これにより、交換ボード100aのメモリコントローラ101aは、故障ボード100bの不揮発メモリ105bをリードし、リードしたデータを交換ボード100aの不揮発メモリ105aをライトしようとする。
まず、故障ボード100bにおけるスイッチSW1の操作により実行される切替え処理について説明する。図3は、実施の形態1の故障ボード100bにおける切替え処理の手順を示すフローチャートである。
スイッチSW1がオンにされるとバッファ制御信号はLowとなり、スイッチSW1がオフにされるとバッファ制御信号はHighとなる。故障ボード100bにおいて、スイッチSW1がオフにされて、バッファ制御信号がHighとなった場合には(ステップS11:High)、バッファ102bはローカルバスへ接続され(ステップS13)、第1状態となり、メモリコントローラ101bにより不揮発メモリ105bからのデータのリードが可能となる。
一方、ステップS11で、スイッチSW1がオンとされて、バッファ制御信号がLowとなった場合には(ステップS11:Low)、バッファ102bはローカルバスから遮断され(ステップS12)、第2状態となり、メモリコントローラ101bにより不揮発メモリ105bからのデータのリードが不可能となる。
次に、交換ボード100aにおけるスイッチSW2の操作により実行されるコピー処理について説明する。図4は、実施の形態1の交換ボード100aにおけるコピー処理の手順を示すフローチャートである。
スイッチSW2がオンにされるとリストア制御信号はLowとなり、スイッチSW2がオフにされるとリストア制御信号はHighとなる。交換ボード100aにおいて、スイッチSW2がオフにされて、リストア制御信号がHighになった場合には(ステップS21:High)、何もせずに処理を終了する。
一方、ステップS21で、スイッチSW2がオンとされて、リストア制御信号がLowになった場合には(ステップS21:Low)、第2状態となり、メモリコントローラ101aは、接続されている故障ボード100bの不揮発メモリ105bから、記憶されているデータをリードする(ステップS22)。
次に、メモリコントローラ101aは、故障ボード100bの不揮発メモリ105bからリードしたデータを、自ボードである交換ボード100aの不揮発メモリ105aにライトする(ステップS23)。これにより、故障ボード100bの不揮発メモリ105bに記憶されたデータが交換ボード100aの不揮発メモリ105aにコピーされることになる。
上記の図3,4を用いて説明したコピー処理を、図2の回路図を参照しながら、以下説明する。IC1、IC2はバッファ制御信号がHighのとき、出力信号は入力信号となり、バッファ制御信号がLowのとき、出力信号はHigh−Zになる。また、IC3はその逆でバッファ制御信号がLowのとき、出力信号は入力信号となり、バッファ制御信号がHighのとき、出力信号はHigh−Zになる。また、交換ボード100aのSW1をオフ、SW2をオンし、故障ボード100bのSW1をオン、SW2をオフにする。
まず、交換ボード100aのCS2_n端子からの信号(「CS2_n信号」という。)は、IC2回路を通過し故障ボード100bに向かう。このCS2_n信号は、故障ボード100bと交換ボード100aは1対1に接続されているため、故障ボード100bのCS2_n端子からのCS2_n信号と衝突しそうになるが、IC2回路が実装されており、バッファ制御信号がLowであるため、故障ボード100bのCS2_n端子はIC2回路によって遮断されている。
従って、交換ボード100aのCS2_n信号と、故障ボード100bのCS2_n信号との衝突は回避され、交換ボード100aのCS2_n信号は、故障ボード100bのIC3回路に向かう。IC3回路は、IC2回路とは逆にゲートが開いているため、交換ボード100aのCS2_n信号は、そのままIC3回路を通過し、不揮発メモリ105bのCS端子に向かう。このとき、今度は、交換ボード100aのCS2_n信号は、故障ボード100bのCS1_n端子からの信号と衝突しようとするが、IC2回路と同じ機能のIC1回路によって、衝突が回避される。
また、交換ボード100aのCS2_n端子は、交換ボード100aの不揮発メモリ105bのCS端子にも接続されているが、その間にIC3回路が実装されており、交換ボード100a側はスイッチSW1がオフ、すなわち、バッファ制御信号はHighレベルであるため、不揮発メモリ105aのCS端子に入力されることがなく、交換ボード10a及び故障ボード100bの不揮発メモリ105a、105bを同時にリードすることはない。
その後、リードしたデータは、交換ボード100aのCS1_n端子を用いて、交換ボード100aの不揮発メモリ105aのCS端子に入力されて、不揮発メモリ105aにライトされる。
このように本実施の形態では、故障したFAX制御ボードである故障ボード100bに、単に交換用の同一構成のFAX制御ボードである交換ボード100aを接続し、故障ボード100bの不揮発メモリ105bに記憶されているデータを、交換ボード100aの不揮発メモリ105aにコピーするので、メンテナンス管理を軽減することができるとともに、メンテナンスのためのコストも低減することができる。
また、本実施の形態では、交換ボード100aから故障ボード100bの不揮発メモリ105bのデータをリードする際には、故障ボード100bのスイッチSW1によりローカルバス上にあるバッファを制御して、故障ボード100b側のメモリコントローラ101bとローカルバスを切断しているので、故障ボード100bと交換ボード100aのメモリコントローラ101a,101bによるデータの衝突を回避することができる。
(変形例1)
実施の形態1では、図2を用いてCS端子について説明したが、この変形例1では、リード信号、ライト信号、データバス、アドレスバスについて示している。図5は、実施の形態1の変形例1の制御システムを構成する故障ボードと交換ボードの回路構成図である。リード信号、ライト信号は、データバス、アドレスバス、アクセスをしない不揮発メモリに対して入力されても問題ないので、図5に示すように、IC4回路だけ実装された簡素な回路として構成してもよい。
(変形例2)
実施の形態1では、リストア制御信号をLow,Highに切り替えるためのスイッチとして、スイッチSW2を使っていたが、この変形例2では、スイッチSW2を用いずに、リストア制御信号をLow,Highに切り替える。
図6は、実施の形態1の変形例2の制御システムを構成する故障ボードと交換ボードの回路構成図である。故障ボード700bの不揮発メモリ105bのデータを、交換ボード700aにコピーする場合には、ユーザは、故障ボード700bのスイッチSW1をオンにする。
これにより、故障ボード700bのIC5回路のゲートが開くため、リストア制御信号はLowになり、交換ボード700a側のメモリコントローラ701aのGIO端子にLowが入力される。このため、スイッチSW2を設ける必要がなく、また動作も故障ボード700bのスイッチSW1を制御するという簡単な動作で、かつ故障ボード100bはこのまま廃棄されるため、スイッチSW1の戻し忘れ等があった場合でも問題が生じることはない。
(実施の形態2)
実施の形態2は、制御基板に報知する機能を設けるとともに、故障ボードの不揮発メモリをコピーする場合に、不揮発メモリの故障の有無を判断するものである。図13,14は、従来の制御システムの構成図である。従来技術では、冶具ボード1200にLED1202が実装されており、このLED1202を、交換ボード1300の制御装置1306が制御し、LED1202の点滅および点灯方法を変えることでデータコピーの終了を通知する。しかし、このような従来技術では、LED1202を制御する信号線がさらに必要になり、ケーブルがさらに増加してしまう。
また、仮に、交換ボード1300に実装されているLEDを制御する方法も考えられるが、この交換ボード1300は実機等に実装されてデータコピーを実施することを想定しているため、LEDの点滅および点灯がユーザに把握できないおそれがある。
このため、本実施の形態では、交換ボードに、交換ボードを実装する装置のスピーカやブザーと接続して報知機能を有する制御装置を備えた構成としている。
図7は、実施の形態2の制御システムの構成図である。図7に示すように、本実施の形態では、故障したFAX制御ボードである故障ボード800bに、交換するFAX制御ボードである交換ボード800aを接続した構成となっている。
故障ボード800bと交換ボード800aは、同一の構成であり、メモリコントローラ801a,801bと、バッファ102bと、スイッチSW1と、不揮発メモリ105a,105bと、制御装置820aとを主に備えている。
ここで、図7では、故障ボード800bでは、制御装置を省略して示しており、交換ボード800aでは、バッファ、スイッチSWを省略して示してある。バッファ102b、スイッチSW、不揮発メモリ105bの機能は、実施の形態1と同様である。
制御装置820aは、報知部として機能し、コピー処理が完了したとき等に、交換ボード800aを搭載する機器のスピーカ等、すなわち交換ボード800aの外部の出力装置にその旨を報知する。
実施の形態1では、FAX制御ボードが雷ノイズ等で電話回線周りの故障することを仮定してきたが、この他、不揮発メモリが故障する場合もある。このように不揮発メモリが故障した場合には、単に故障ボードの不揮発メモリがリードできない場合だけでなく、不揮発メモリの故障により破損等したデータが記録されている場合、その破損等したデータを交換ボードの不揮発メモリにコピーすると、誤ったデータによって、機器が動作してしまう。
このため、本実施の形態では、不揮発メモリ105a,105bの特定のアドレスに、予め定められた検証用データを予め記憶させておき、この検証用データを検証して正当な場合にコピーを実行することとして、誤ったデータにより機器が動作することを防止している。以降、この検証用データをマーカと呼ぶ。
なお、マーカは、任意に記憶することができるが、初めてFAX制御ボードが通電されたときに不揮発メモリ105a,105bに記憶させることが好ましい。
メモリコントローラ801aは、検証部として機能し、故障ボード800bの不揮発メモリ105bの内容をコピーする第2状態の場合に、接続先のFAX制御ボードである故障ボード100bの不揮発メモリ105bからマーカをリードし、リードしたマーカが正当か否かを判断する。マーカの正当性は、例えば、自己の不揮発メモリ105aに記憶されているマーカと一致するか否かにより判断するが、判断手法はこれに限定されるものではない。なお、制御装置820aは、マーカの正当性の判断の結果もスピーカ等に報知する。
そして、メモリコントローラ801aは、故障ボード800bの不揮発メモリ105bからリードしたマーカが正当である場合に、実施の形態1と同様に、故障ボード800bの不揮発メモリ105bに記憶されているデータをリードして、不揮発メモリ105aにコピーする。なお、故障ボード800b側のメモリコントローラ801bも、交換ボード800aのメモリコントローラ801aと同様の機能を有している。
次に、以上のように構成された本実施の形態のコピー処理について説明する。図8は、実施の形態2の交換ボード800aにおけるコピー処理の手順を示すフローチャートである。
スイッチSWがオンにされるとリストア制御信号はLowとなり、スイッチSWがオフにされるとリストア制御信号はHighとなる。交換ボード100aにおいて、スイッチSWがオフにされて、リストア制御信号がHighになった場合には(ステップS41:High)、何もせずに処理を終了する。
一方、ステップS41で、スイッチSWがオンとされて、リストア制御信号がLowになった場合には(ステップS41:Low)、第2状態となり、メモリコントローラ801aは、接続されている故障ボード800bの不揮発メモリ105bから、マーカをリードする(ステップS42)。
そして、メモリコントローラ801aは、マーカの正当性を調べ、マーカが正しいか否かを判断する(ステップS43)。そして、マーカが正しくない場合には(ステップS43:No)、制御装置820aは、異常の旨をスピーカ等で報知する(ステップS47)。
一方、マーカが正しい場合には(ステップS43:Yes)、制御装置820aは、正常の旨をスピーカ等で報知する(ステップS44)。そして、メモリコントローラ801aは、接続されている故障ボード800bの不揮発メモリ105bから、記憶されているデータをリードする(ステップS45)。
次に、メモリコントローラ801aは、故障ボード800bの不揮発メモリ105bからリードしたデータを、自ボードである交換ボード800aの不揮発メモリ105aにライトする(ステップS46)。これにより、故障ボード800bの不揮発メモリ105bに記憶されたデータが交換ボード800aの不揮発メモリ105aにコピーされることになる。
このように本実施の形態では、不揮発メモリ105a,105bの特定のアドレスに、予め定められたマーカを予め記憶させておき、このマーカを検証して正当な場合に故障ボード800bから交換ボード800aへの不揮発メモリ105bのデータのコピーを実行しているので、故障ボード800bで不揮発メモリ105bが故障している場合にはコピーせずに、誤ったデータのコピーにより機器が動作することを防止することができる。
また、本実施の形態では、交換ボードに、交換ボードを実装する装置のスピーカやブザーと接続して報知機能を有する制御装置を備えているので、制御信号のためのケーブルの追加や視認性を良好に維持したまま、種々の報知を行うことができる。
(変形例1)
本変形例では、制御装置820aは、FAX制御ボードを搭載する機器に予め設定されている音量で、スピーカ又はブザー等に報知するものである。
図9は、実施の形態2の変形例1の交換ボード800aによるコピー処理の手順を示すフローチャートである。ステップS41からS43までの処理は実施の形態2と同様に行われる。
本変形例では、ステップS43でマーカが正しいと判断された場合(ステップS43:Yes)、制御装置820aは、交換ボード800aを搭載する機器から、機器に設定されている設定音量を取得し、出力音量に設定する(ステップS54)。そして、制御装置820aは、この出力音量で正常の旨を機器のスピーカ等で報知する(ステップS55)。その後の処理(ステップS45,S46)については実施の形態2と同様である。
また、ステップS43でマーカが正しくないと判断された場合も(ステップS43:No)、制御装置820aは、交換ボード800aを搭載する機器から、機器に設定されている設定音量を取得し、出力音量に設定する(ステップS58)。そして、制御装置820aは、この出力音量で異常の旨を機器のスピーカ等で報知する(ステップS59)。
このように本変形例では、FAX制御ボードを搭載する機器に予め設定されている音量で、スピーカ又はブザー等に報知しているので、ユーザは、スピーカ又はブザー等の配置によらず、鮮明に音声を聞くことが可能となる。
(変形例2)
本変形例では、制御装置820aは、FAX制御ボードを搭載する機器に予め設定されている音量で報知するが、機器の設定がミュート(消音)となっている場合には、機器における工場出荷時の音量(以下、「デフォルト音量」という。)で報知するものである。
図10は、実施の形態2の変形例2の交換ボード800aによるコピー処理の手順を示すフローチャートである。ステップS41からS43までの処理は実施の形態2と同様に行われる。
本変形例では、ステップS43でマーカが正しいと判断された場合(ステップS43:Yes)、制御装置820aは、交換ボード800aを搭載する機器から、機器に設定されている設定音量を取得し、出力音量に設定する(ステップS54)。そして、制御装置820aは、取得した設定音量がミュートであるか否かを判断する(ステップS75)。
そして、取得した設定音量がミュートである場合には(ステップS75:Yes)、制御装置820aは、機器のデフォルト音量を取得して、このデフォルト音量を出力音量に設定する(ステップS76)。
一方、ステップS75で、取得した設定音量がミュートでない場合には(ステップS75:No)、ステップS76の処理は行われない。
そして、制御装置820aは、出力音量で正常の旨を機器のスピーカ等で報知する(ステップS55)。その後の処理(ステップS45,S46)については実施の形態2と同様である。
また、ステップS43でマーカが正しくないと判断された場合も(ステップS43:No)、制御装置820aは、交換ボード800aを搭載する機器から、機器に設定されている設定音量を取得し、出力音量に設定する(ステップS58)。そして、制御装置820aは、取得した設定音量がミュートであるか否かを判断し(ステップS81)、取得した設定音量がミュートである場合には(ステップS81:Yes)、制御装置820aは、機器のデフォルト音量を取得して、このデフォルト音量を出力音量に設定する(ステップS82)。ステップS81で、取得した設定音量がミュートでない場合には(ステップS81:No)、ステップS82の処理は行われない。そして、制御装置820aは、出力音量で異常の旨を機器のスピーカ等で報知する(ステップS55)。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100a,800a 交換ボード
100b,800b 故障ボード
101a,101b メモリコントローラ
102a,102b バッファ
105a,105b 不揮発メモリ
110a,110b コネクタ
820a 制御装置
特開2003−323298号公報

Claims (8)

  1. 制御基板であって、
    前記制御基板と同一の構成を有する他の制御基板と接続可能な接続部と、
    所定のデータを記憶する記憶部と、
    記制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが可能な第2状態とを切り替える切替え部と、
    前記他の制御基板が通電された状態で、前記他の制御基板が前記第1状態であって、かつ前記制御基板が前記第1状態である場合に、前記制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記他の制御基板が通電された状態で、前記他の制御基板が前記第2状態であって、かつ前記制御基板が前記第2状態である場合に、前記他の制御基板の記憶部からデータを読み出して前記制御基板の記憶部に保存するコピー処理を行う記憶制御部と、
    を備えたことを特徴とする制御基板。
  2. 前記切替え部は、
    前記制御基板の記憶部からのデータの読み出しが可能な前記第1状態と、前記制御基板の記憶部からのデータの読み出しが不能な前記第2状態とを切り替える第1切り替え部と、
    前記他の制御基板の記憶部からのデータの読み出しが不能な前記第1状態と、前記他の制御基板の記憶部からのデータの読み出しが可能な前記第2状態とを切り替える第2切替え部と、
    を備えたことを特徴とする請求項1に記載の制御基板。
  3. 前記第2状態に切り替えられた場合に、前記他の制御基板の記憶部に記憶された予め定められた検証用データを読み出して、読み出した検証データが正当か否かを検証する検証部、をさらに備え、
    前記記憶制御部は、前記読み出した検証データが正当である場合に、前記コピー処理を行うこと、
    を特徴とする請求項1または2に記載の制御基板。
  4. 前記検証部による前記検証データの検証結果を、外部の出力装置に報知する報知部、
    をさらに備えたことを特徴とする請求項3に記載の制御基板。
  5. 前記報知部は、前記検証結果を、予め設定された音量で音声出力すること、
    を特徴とする請求項4に記載の制御基板。
  6. 前記報知部は、さらに、前記音量の設定がミュートに設定されている場合には、前記検証結果を、デフォルト音量で音声出力すること、
    を特徴とする請求項5に記載の制御基板。
  7. 第1制御基板と、前記第1制御基板と同一の構成を有する第2制御基板とを備えた制御システムであって、
    前記第1制御基板は、
    前記第2制御基板と接続可能な第1接続部と、
    所定のデータを記憶する記憶部と、
    前記第1制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記第2制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記第1制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記第2制御基板の前記記憶部からのデータの読み出しが可能な第2状態とを切り替える切替え部と、
    前記第2制御基板が通電された状態で、前記第2制御基板が前記第1状態であって、かつ前記第1制御基板が前記第1状態である場合に、前記第1制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記第2制御基板が通電された状態で、前記第2制御基板が前記第2状態であって、かつ前記第1制御基板が前記第2状態である場合に、前記第2制御基板の記憶部からデータを読み出して前記第1制御基板の記憶部に保存するコピー処理を行う記憶制御部と
    備えたことを特徴とする制御システム。
  8. 制御基板で実行させるコピー処理方法であって、
    前記制御基板は、前記制御基板と同一の構成を有する他の制御基板と接続可能な接続部と、所定のデータを記憶する記憶部と、を備え、
    前記制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが可能な第2状態とを切り替える切替えステップと、
    前記他の制御基板が通電された状態で、前記他の制御基板が前記第1状態であって、かつ前記制御基板が前記第1状態である場合に、前記制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記他の制御基板が通電された状態で、前記他の制御基板が前記第2状態であって、かつ前記制御基板が前記第2状態である場合に、前記他の制御基板の記憶部からデータを読み出して前記制御基板の記憶部に保存するコピー処理を行う記憶制御ステップと、
    を含むことを特徴とするコピー処理方法。
JP2012152975A 2012-03-22 2012-07-06 制御基板、制御システムおよびコピー処理方法 Active JP6056225B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012152975A JP6056225B2 (ja) 2012-03-22 2012-07-06 制御基板、制御システムおよびコピー処理方法
US13/804,948 US8861245B2 (en) 2012-03-22 2013-03-14 Control circuit board, control system, and copying method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012066406 2012-03-22
JP2012066406 2012-03-22
JP2012152975A JP6056225B2 (ja) 2012-03-22 2012-07-06 制御基板、制御システムおよびコピー処理方法

Publications (2)

Publication Number Publication Date
JP2013225277A JP2013225277A (ja) 2013-10-31
JP6056225B2 true JP6056225B2 (ja) 2017-01-11

Family

ID=49211656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012152975A Active JP6056225B2 (ja) 2012-03-22 2012-07-06 制御基板、制御システムおよびコピー処理方法

Country Status (2)

Country Link
US (1) US8861245B2 (ja)
JP (1) JP6056225B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062172A (ja) 2014-09-16 2016-04-25 株式会社リコー 情報処理装置
JP2016103067A (ja) * 2014-11-27 2016-06-02 レシップホールディングス株式会社 回路ユニット
JP2016157158A (ja) * 2015-02-23 2016-09-01 アズビル株式会社 コントローラ
JP2017078958A (ja) * 2015-10-20 2017-04-27 株式会社東芝 半導体装置
US11182312B2 (en) * 2020-04-02 2021-11-23 Micron Technology, Inc. Memory sub-system manufacturing mode

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196865A (ja) * 1984-03-19 1985-10-05 Nec Corp バツクアツプメモリ回路
JPH07253856A (ja) * 1994-03-16 1995-10-03 Fuji Electric Co Ltd ディスクレス二重化制御装置
JP2000047896A (ja) * 1998-07-30 2000-02-18 Fujitsu Ltd 装置固有情報の設定装置
JP2000148520A (ja) * 1998-11-09 2000-05-30 Matsushita Electric Ind Co Ltd 不揮発性メモリのデータチェック方法とデータチェック装置
JP2001263654A (ja) * 2000-03-17 2001-09-26 Matsushita Electric Ind Co Ltd 制御装置
US7536495B2 (en) * 2001-09-28 2009-05-19 Dot Hill Systems Corporation Certified memory-to-memory data transfer between active-active raid controllers
JP2003288215A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 情報処理装置
JP2003323298A (ja) * 2002-04-30 2003-11-14 Canon Finetech Inc 情報機器
JP2005006222A (ja) * 2003-06-13 2005-01-06 Fuji Xerox Co Ltd コントローラボード、画像処理装置、コントローラボード交換システム、およびコントローラボード交換方法
JP2005216263A (ja) 2004-02-02 2005-08-11 Ricoh Co Ltd 画像形成サポートシステム、画像形成装置、および再生方法
JP2006031240A (ja) * 2004-07-14 2006-02-02 Nec Infrontia Corp 情報処理装置
CN100511162C (zh) * 2006-09-29 2009-07-08 华为技术有限公司 一种隔离总线故障的方法、装置与一种单板
JP5516569B2 (ja) * 2009-02-20 2014-06-11 富士通株式会社 情報処理装置及び制御方法
US8880768B2 (en) * 2011-05-20 2014-11-04 Promise Technology, Inc. Storage controller system with data synchronization and method of operation thereof

Also Published As

Publication number Publication date
JP2013225277A (ja) 2013-10-31
US20130250644A1 (en) 2013-09-26
US8861245B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
JP6056225B2 (ja) 制御基板、制御システムおよびコピー処理方法
US7724643B2 (en) Recovery of duplex data system after power failure
US9952966B2 (en) Control apparatus and control method therefor
JP4341571B2 (ja) 記憶装置システムおよびその制御方法、制御プログラム
US8310698B2 (en) Image forming apparatus and activating method thereof
JP2008033836A (ja) 伝送装置およびソフトウェア自動更新方法
US20150124279A1 (en) Image forming apparatus, method of controlling the same, and storage medium
US8423729B2 (en) Part information restoration method, part information management method and electronic apparatus
CN101681278A (zh) 用于防止存储介质中错误的系统和方法
JP2687927B2 (ja) 外部バスの障害検出方法
CN105244050A (zh) 图像形成装置及图像形成装置的控制方法
JP2007293802A (ja) ディスクアレイ装置、ディスクアレイ装置の制御方法及びディスクアレイ装置の制御プログラム。
JP2743756B2 (ja) 半導体ディスク装置
JP4966610B2 (ja) 情報処理システム、情報処理システムの緊急時電源断方法
JPH0667910A (ja) 温度検出機能を備える情報処理システム
JP2005115472A (ja) 運行管理装置
JP4294568B2 (ja) ディスクアレイ装置及びその制御方法
JP6923255B2 (ja) オプションカード、制御方法及びプログラム
JP2007148684A (ja) メモリチェック装置、携帯端末、携帯電話機およびそのメモリチェック方法
JP2009146070A (ja) トレーサビリティシステム、メモリモジュール故障のトレーサビリティ方法およびプログラム
JP2016212460A (ja) プログラマブルデバイス、情報処理装置、およびプログラマブルデバイスにおける処理回路の制御方法
JP2013077331A (ja) ディスクアレイ装置
JP2006277592A (ja) プロセス制御用コンピュータシステム
CN101546586A (zh) 电子信息存储装置和方法、信息处理装置及图像形成装置
JP2003015961A (ja) 記録媒体接続チェック装置、および、制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R151 Written notification of patent or utility model registration

Ref document number: 6056225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151