JP6056225B2 - 制御基板、制御システムおよびコピー処理方法 - Google Patents
制御基板、制御システムおよびコピー処理方法 Download PDFInfo
- Publication number
- JP6056225B2 JP6056225B2 JP2012152975A JP2012152975A JP6056225B2 JP 6056225 B2 JP6056225 B2 JP 6056225B2 JP 2012152975 A JP2012152975 A JP 2012152975A JP 2012152975 A JP2012152975 A JP 2012152975A JP 6056225 B2 JP6056225 B2 JP 6056225B2
- Authority
- JP
- Japan
- Prior art keywords
- control board
- data
- board
- state
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Facsimiles In General (AREA)
- Hardware Redundancy (AREA)
Description
本実施の形態における制御基板は、ファクシミリ装置やファクシミリ機能を備えた複合機に搭載されるFAX制御ボードである。ただし、制御基板としては、FAX制御ボードに限定されるものではない。
実施の形態1では、図2を用いてCS端子について説明したが、この変形例1では、リード信号、ライト信号、データバス、アドレスバスについて示している。図5は、実施の形態1の変形例1の制御システムを構成する故障ボードと交換ボードの回路構成図である。リード信号、ライト信号は、データバス、アドレスバス、アクセスをしない不揮発メモリに対して入力されても問題ないので、図5に示すように、IC4回路だけ実装された簡素な回路として構成してもよい。
実施の形態1では、リストア制御信号をLow,Highに切り替えるためのスイッチとして、スイッチSW2を使っていたが、この変形例2では、スイッチSW2を用いずに、リストア制御信号をLow,Highに切り替える。
実施の形態2は、制御基板に報知する機能を設けるとともに、故障ボードの不揮発メモリをコピーする場合に、不揮発メモリの故障の有無を判断するものである。図13,14は、従来の制御システムの構成図である。従来技術では、冶具ボード1200にLED1202が実装されており、このLED1202を、交換ボード1300の制御装置1306が制御し、LED1202の点滅および点灯方法を変えることでデータコピーの終了を通知する。しかし、このような従来技術では、LED1202を制御する信号線がさらに必要になり、ケーブルがさらに増加してしまう。
本変形例では、制御装置820aは、FAX制御ボードを搭載する機器に予め設定されている音量で、スピーカ又はブザー等に報知するものである。
本変形例では、制御装置820aは、FAX制御ボードを搭載する機器に予め設定されている音量で報知するが、機器の設定がミュート(消音)となっている場合には、機器における工場出荷時の音量(以下、「デフォルト音量」という。)で報知するものである。
100b,800b 故障ボード
101a,101b メモリコントローラ
102a,102b バッファ
105a,105b 不揮発メモリ
110a,110b コネクタ
820a 制御装置
Claims (8)
- 制御基板であって、
前記制御基板と同一の構成を有する他の制御基板と接続可能な接続部と、
所定のデータを記憶する記憶部と、
前記制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが可能な第2状態とを切り替える切替え部と、
前記他の制御基板が通電された状態で、前記他の制御基板が前記第1状態であって、かつ前記制御基板が前記第1状態である場合に、前記制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記他の制御基板が通電された状態で、前記他の制御基板が前記第2状態であって、かつ前記制御基板が前記第2状態である場合に、前記他の制御基板の記憶部からデータを読み出して前記制御基板の記憶部に保存するコピー処理を行う記憶制御部と、
を備えたことを特徴とする制御基板。 - 前記切替え部は、
前記制御基板の記憶部からのデータの読み出しが可能な前記第1状態と、前記制御基板の記憶部からのデータの読み出しが不能な前記第2状態とを切り替える第1切り替え部と、
前記他の制御基板の記憶部からのデータの読み出しが不能な前記第1状態と、前記他の制御基板の記憶部からのデータの読み出しが可能な前記第2状態とを切り替える第2切替え部と、
を備えたことを特徴とする請求項1に記載の制御基板。 - 前記第2状態に切り替えられた場合に、前記他の制御基板の記憶部に記憶された予め定められた検証用データを読み出して、読み出した検証データが正当か否かを検証する検証部、をさらに備え、
前記記憶制御部は、前記読み出した検証データが正当である場合に、前記コピー処理を行うこと、
を特徴とする請求項1または2に記載の制御基板。 - 前記検証部による前記検証データの検証結果を、外部の出力装置に報知する報知部、
をさらに備えたことを特徴とする請求項3に記載の制御基板。 - 前記報知部は、前記検証結果を、予め設定された音量で音声出力すること、
を特徴とする請求項4に記載の制御基板。 - 前記報知部は、さらに、前記音量の設定がミュートに設定されている場合には、前記検証結果を、デフォルト音量で音声出力すること、
を特徴とする請求項5に記載の制御基板。 - 第1制御基板と、前記第1制御基板と同一の構成を有する第2制御基板とを備えた制御システムであって、
前記第1制御基板は、
前記第2制御基板と接続可能な第1接続部と、
所定のデータを記憶する記憶部と、
前記第1制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記第2制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記第1制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記第2制御基板の前記記憶部からのデータの読み出しが可能な第2状態とを切り替える切替え部と、
前記第2制御基板が通電された状態で、前記第2制御基板が前記第1状態であって、かつ前記第1制御基板が前記第1状態である場合に、前記第1制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記第2制御基板が通電された状態で、前記第2制御基板が前記第2状態であって、かつ前記第1制御基板が前記第2状態である場合に、前記第2制御基板の記憶部からデータを読み出して前記第1制御基板の記憶部に保存するコピー処理を行う記憶制御部と、
を備えたことを特徴とする制御システム。 - 制御基板で実行させるコピー処理方法であって、
前記制御基板は、前記制御基板と同一の構成を有する他の制御基板と接続可能な接続部と、所定のデータを記憶する記憶部と、を備え、
前記制御基板の記憶部からのデータの読み出しが可能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが不能な第1状態と、前記制御基板の記憶部からのデータの読み出しが不能であって、前記接続部により接続された前記他の制御基板の記憶部からのデータの読み出しが可能な第2状態とを切り替える切替えステップと、
前記他の制御基板が通電された状態で、前記他の制御基板が前記第1状態であって、かつ前記制御基板が前記第1状態である場合に、前記制御基板の記憶部に対するデータの書き込みまたは読み出しを行い、前記他の制御基板が通電された状態で、前記他の制御基板が前記第2状態であって、かつ前記制御基板が前記第2状態である場合に、前記他の制御基板の記憶部からデータを読み出して前記制御基板の記憶部に保存するコピー処理を行う記憶制御ステップと、
を含むことを特徴とするコピー処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012152975A JP6056225B2 (ja) | 2012-03-22 | 2012-07-06 | 制御基板、制御システムおよびコピー処理方法 |
US13/804,948 US8861245B2 (en) | 2012-03-22 | 2013-03-14 | Control circuit board, control system, and copying method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066406 | 2012-03-22 | ||
JP2012066406 | 2012-03-22 | ||
JP2012152975A JP6056225B2 (ja) | 2012-03-22 | 2012-07-06 | 制御基板、制御システムおよびコピー処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013225277A JP2013225277A (ja) | 2013-10-31 |
JP6056225B2 true JP6056225B2 (ja) | 2017-01-11 |
Family
ID=49211656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012152975A Active JP6056225B2 (ja) | 2012-03-22 | 2012-07-06 | 制御基板、制御システムおよびコピー処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8861245B2 (ja) |
JP (1) | JP6056225B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016062172A (ja) | 2014-09-16 | 2016-04-25 | 株式会社リコー | 情報処理装置 |
JP2016103067A (ja) * | 2014-11-27 | 2016-06-02 | レシップホールディングス株式会社 | 回路ユニット |
JP2016157158A (ja) * | 2015-02-23 | 2016-09-01 | アズビル株式会社 | コントローラ |
JP2017078958A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | 半導体装置 |
US11182312B2 (en) * | 2020-04-02 | 2021-11-23 | Micron Technology, Inc. | Memory sub-system manufacturing mode |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60196865A (ja) * | 1984-03-19 | 1985-10-05 | Nec Corp | バツクアツプメモリ回路 |
JPH07253856A (ja) * | 1994-03-16 | 1995-10-03 | Fuji Electric Co Ltd | ディスクレス二重化制御装置 |
JP2000047896A (ja) * | 1998-07-30 | 2000-02-18 | Fujitsu Ltd | 装置固有情報の設定装置 |
JP2000148520A (ja) * | 1998-11-09 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのデータチェック方法とデータチェック装置 |
JP2001263654A (ja) * | 2000-03-17 | 2001-09-26 | Matsushita Electric Ind Co Ltd | 制御装置 |
US7536495B2 (en) * | 2001-09-28 | 2009-05-19 | Dot Hill Systems Corporation | Certified memory-to-memory data transfer between active-active raid controllers |
JP2003288215A (ja) * | 2002-03-28 | 2003-10-10 | Mitsubishi Electric Corp | 情報処理装置 |
JP2003323298A (ja) * | 2002-04-30 | 2003-11-14 | Canon Finetech Inc | 情報機器 |
JP2005006222A (ja) * | 2003-06-13 | 2005-01-06 | Fuji Xerox Co Ltd | コントローラボード、画像処理装置、コントローラボード交換システム、およびコントローラボード交換方法 |
JP2005216263A (ja) | 2004-02-02 | 2005-08-11 | Ricoh Co Ltd | 画像形成サポートシステム、画像形成装置、および再生方法 |
JP2006031240A (ja) * | 2004-07-14 | 2006-02-02 | Nec Infrontia Corp | 情報処理装置 |
CN100511162C (zh) * | 2006-09-29 | 2009-07-08 | 华为技术有限公司 | 一种隔离总线故障的方法、装置与一种单板 |
JP5516569B2 (ja) * | 2009-02-20 | 2014-06-11 | 富士通株式会社 | 情報処理装置及び制御方法 |
US8880768B2 (en) * | 2011-05-20 | 2014-11-04 | Promise Technology, Inc. | Storage controller system with data synchronization and method of operation thereof |
-
2012
- 2012-07-06 JP JP2012152975A patent/JP6056225B2/ja active Active
-
2013
- 2013-03-14 US US13/804,948 patent/US8861245B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013225277A (ja) | 2013-10-31 |
US20130250644A1 (en) | 2013-09-26 |
US8861245B2 (en) | 2014-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6056225B2 (ja) | 制御基板、制御システムおよびコピー処理方法 | |
US7724643B2 (en) | Recovery of duplex data system after power failure | |
US9952966B2 (en) | Control apparatus and control method therefor | |
JP4341571B2 (ja) | 記憶装置システムおよびその制御方法、制御プログラム | |
US8310698B2 (en) | Image forming apparatus and activating method thereof | |
JP2008033836A (ja) | 伝送装置およびソフトウェア自動更新方法 | |
US20150124279A1 (en) | Image forming apparatus, method of controlling the same, and storage medium | |
US8423729B2 (en) | Part information restoration method, part information management method and electronic apparatus | |
CN101681278A (zh) | 用于防止存储介质中错误的系统和方法 | |
JP2687927B2 (ja) | 外部バスの障害検出方法 | |
CN105244050A (zh) | 图像形成装置及图像形成装置的控制方法 | |
JP2007293802A (ja) | ディスクアレイ装置、ディスクアレイ装置の制御方法及びディスクアレイ装置の制御プログラム。 | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
JPH0667910A (ja) | 温度検出機能を備える情報処理システム | |
JP2005115472A (ja) | 運行管理装置 | |
JP4294568B2 (ja) | ディスクアレイ装置及びその制御方法 | |
JP6923255B2 (ja) | オプションカード、制御方法及びプログラム | |
JP2007148684A (ja) | メモリチェック装置、携帯端末、携帯電話機およびそのメモリチェック方法 | |
JP2009146070A (ja) | トレーサビリティシステム、メモリモジュール故障のトレーサビリティ方法およびプログラム | |
JP2016212460A (ja) | プログラマブルデバイス、情報処理装置、およびプログラマブルデバイスにおける処理回路の制御方法 | |
JP2013077331A (ja) | ディスクアレイ装置 | |
JP2006277592A (ja) | プロセス制御用コンピュータシステム | |
CN101546586A (zh) | 电子信息存储装置和方法、信息处理装置及图像形成装置 | |
JP2003015961A (ja) | 記録媒体接続チェック装置、および、制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6056225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |