JP6055355B2 - インバータ回路 - Google Patents

インバータ回路 Download PDF

Info

Publication number
JP6055355B2
JP6055355B2 JP2013071731A JP2013071731A JP6055355B2 JP 6055355 B2 JP6055355 B2 JP 6055355B2 JP 2013071731 A JP2013071731 A JP 2013071731A JP 2013071731 A JP2013071731 A JP 2013071731A JP 6055355 B2 JP6055355 B2 JP 6055355B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
full
inverter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013071731A
Other languages
English (en)
Other versions
JP2014197920A (ja
Inventor
杵村 弘志
弘志 杵村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013071731A priority Critical patent/JP6055355B2/ja
Publication of JP2014197920A publication Critical patent/JP2014197920A/ja
Application granted granted Critical
Publication of JP6055355B2 publication Critical patent/JP6055355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、インバータ回路に関する。
直流入力を交流出力に変換するインバータ回路は従来様々に開発されている。従来のインバータ回路の構成としては、図5及び図6に示すような構成のものがよく用いられる。
先ず図5に示す構成のインバータ回路30であるが、これは直流入力を矩形波状の交流出力に変換するものである(なお、矩形波の交流を出力するインバータ回路の一例は特許文献1に開示されている)。
図5に示す例は、小型のもの、あるいは通過電力の小さなもの、例えば、自動車のシガレット出力(13.5V直流)を取り出してAC100V負荷を駆動する目的のインバータ回路によく用いられている。
図5に示すインバータ回路30は、絶縁型昇圧DC/DCコンバータ301と、その後段側に接続された極性反転スイッチ回路302とから構成される。前段の絶縁型昇圧DC/DCコンバータ301によって、入力された13.5Vの直流電圧を140V程度の直流電圧に変換する。そして、後段の極性反転スイッチ回路302によって、前段から入力された140V程度の直流電圧が矩形波状の交流電圧に変換される。
極性反転スイッチ回路302は、所謂ブリッジ回路が用いられる(例えば特許文献1の図1に記載されたスイッチング素子Q1〜Q4によって構成されるブリッジ回路)。例えば50Hzの交流出力を得るとして、ブリッジ回路における各スイッチング素子のオンオフ制御を20msec(50Hz交流の1周期)ごとに繰り返せば、図5の右端に示す矩形波状の交流出力が得られる。
次に、従来のインバータ回路構成として図6に示す構成について説明する。図6に示すインバータ回路40において、前段の絶縁型昇圧DC/DCコンバータ401に関しては、前述の図5に示す従来の回路構成と同じである。
しかしながら、この従来例の場合、通過電力が大きい場合にも用いられ、太陽電池等の出力電圧が高い(数100V〜)直流供給源が用いられる事もあるため、昇圧DC/DCコンバータ回路ではなく、降圧DC/DCコンバータ回路が用いられることもある。
絶縁型昇圧DC/DCコンバータ401の後段側に接続されたPWM高速極性反転スイッチ回路は、図5に示す例と同じように、商用交流(例えば50Hz)の半周期毎に+/−極を反転させる機能を有するが、片極において、スイッチング素子を高速にオンオフし、且つPWM入力とする事で、階段波状の出力を得る。この構成の場合、図6に示す大型フィルタ403によって波形を整形して、図6の右端に示すような正弦波状の交流出力を得る。
特開2008−67591号公報
上記従来のインバータ回路構成については、それぞれ問題点が存在しており、以下にその問題点を述べる。
先ず、図5に示す従来の構成については、前段のDC/DCコンバータで生成した直流を商用交流の周期で導通、非導通を繰り返すだけであるので、出力の波形は図5の右端に示すような矩形波形になる。このような波形で負荷を駆動した場合、非導通期間(出力が0Vの期間)が存在するため、サイリスタ制御による調光機能を有する照明器具や、風量を同じくサイリスタ制御で調整する扇風機などの機器は誤動作を起こす場合がある。これらの機器では、電力供給源として商用の正弦波を想定しているため、導通角を制御する際に狂いが生じる。
また、サイリスタ制御を用いない場合でも、非導通期間の存在のため、蛍光灯等、応答の速い照明機器ではチラツキを発生する。(白熱球のように、温度放射型の光源は非導通期間が存在しても、点滅しない。)
また、出力が矩形であるということは、高調波成分を多く含んでおり、負荷として接続された機器のみならず、周辺で動かしている機器に対して、ノイズ障害を発生する可能性がある。
次に、図6に示す従来の回路構成に関していえば、出力波形については正弦波に近い波形をしており、商用交流電源と同じであるとみなすことが出来るので、上記図5に示す従来例のような出力波形に起因する問題は発生しない。
しかしながら、前段の絶縁型昇圧DC/DCコンバータ401と後段のPWM高速極性反転スイッチ回路402の両方で、高速スイッチング動作が必要となる。半導体素子による高速スイッチング動作は損失の増大を招く。素子の導通期間の損失は動作周波数には依存しないが、オン→オフ遷移、オフ→オン遷移時の損失については、動作周波数にほぼ比例する。
図5に示す構成例では後段側のブリッジ回路(極性反転スイッチ回路302)が商用周波数の2倍で動作するのに対し、図6に示す構成例では、PWM機能にて数10kHzで動作させる必要があり、損失が増大する。
上記問題点に鑑み、本発明は、損失を増大させることなく、ほぼ正弦波状の交流電圧を出力できるインバータ回路を提供することを目的とする。
上記目的を達成するために、本明細書中に開示されているインバータ回路は、直流の第1電圧を生成するDC/DCコンバータ回路と、前記第1電圧を交流の第2電圧に変換する直流/交流変換回路と、正弦波を全波整流した全波整流波形を反転させた波形の第3電圧を生成する電圧生成回路と、を備え、前記DC/DCコンバータ回路は、前記第1電圧の印加箇所と前記第3電圧の印加箇所間の電圧を分圧して基準電圧を生成する分圧抵抗と、前記基準電圧が一定となるように前記第1電圧の帰還制御を行う制御部と、を有しており、前記第1電圧として、正弦波を全波整流した全波整流波形の電圧を出力することを特徴とする。
また、上記構成において、前記DC/DCコンバータ回路は、トランスを有する絶縁型であり、前記制御部は、フォトカプラと、前記基準電圧が一定となるように前記フォトカプラを駆動するプログラマブルツェナーダイオードと、前記フォトカプラの出力信号に応じて前記トランスを制御するコントローラと、を有することとしてもよい。
また、上記構成において、前記電圧生成回路は、PWM信号を出力するマイクロプロセッサと、前記PWM信号を入力されるCRフィルタ回路と、前記CRフィルタ回路の出力に応じて前記第3電圧を生成するボルテージフォロワと、を有することとしてもよい。
また、上記構成において、 前記マイクロプロセッサは、テーブルからPWMデータを逐次取り出すことでデューティを変化させた前記PWM信号を出力することとしてもよい。
また、上記いずれかの構成において、前記マイクロプロセッサは、負荷に応じて、複数のテーブルから使用するテーブルを切り替えることとしてもよい。
本発明によると、損失を増大させることなく、ほぼ正弦波状の交流電圧を出力できる。
本発明の一実施形態に係るインバータ回路の概略構成図である。 本発明の一実施形態に係るインバータ回路の具体的な回路図である。 本発明の一実施形態に係るインバータ回路におけるDC/DCコンバータの各部信号波形の一例を示すタイミングチャートである。 負荷変動によるDC/DCコンバータ出力電圧の波形歪の一例を示す図である。 従来のインバータ回路の一構成例を示す図である。 従来のインバータ回路の他の構成例を示す図である。
以下に本発明の一実施形態について図面を参照して説明する。本発明の一実施形態に係るインバータ回路の概略構成を図1に示す。
図1に示すように、本発明の一実施形態に係るインバータ回路10は、直流電圧が入力される絶縁型可変昇圧DC/DCコンバータ101と、その後段側に接続される低速極性反転スイッチ回路102を備えている。図1において直流入力は12Vと記載しているが、この限りではない。可搬型蓄電機器に搭載されているリチウムイオン電池の出力が12Vであるので一例として記載している。例えば自動車のシガレット出力であれば13.5Vとしてもよい。以下、直流電圧が12Vであるとして説明する。
前段側に設けられた絶縁型可変昇圧DC/DCコンバータ101は、入力される直流電圧(例えば直流12V)を、正弦波を全波整流した波形の電圧出力に昇圧して変換する回路である。そして、後段側の低速極性反転スイッチ回路102は、絶縁型可変昇圧DC/DCコンバータ101から入力される全波整流波形の電圧に基づき、低速のスイッチング制御により半周期ごとに極性を反転させた正弦波状の電圧を出力する。低速極性反転スイッチ回路102は、直流/交流変換回路に相当する。
ここで、図1に示したインバータ回路10の、より詳細な構成について図2の回路図を用いて説明する。
図2に示すように、絶縁型可変昇圧DC/DCコンバータ101は、ノイズフィルタ101A、バッファ回路101B、プッシュプル回路101C、ダイオードD1〜D4、チョークコイルL1、コンデンサC3、及びPWM(pulse width modulation)コントローラU1を備えている。
先ず、ノイズフィルタ101Aの入力端子T1及びグランド端子T2間に直流電圧12Vが外部より印加される。印加された入力電圧は、コンデンサC101〜C104及びコイルL2により構成されるフィルタを通過することでノイズを除去され、ノイズが除去された12V直流電圧が絶縁型可変昇圧DC/DCコンバータ101の各部に供給される。
ICであるPWMコントローラU1は、上記12V直流電圧が電源として端子VCCに入力されると、端子OUT1及びOUT2からPWM信号を出力する。
バッファ回路101Bは、コンプリメンタルに接続されたバイポーラトランジスタQ1とQ2の組及びQ3とQ4の組と、抵抗R2〜R5を備えている。バイポーラトランジスタQ1及びQ3には、上記12V直流電圧が印加される。
PWMコントローラU1のOUT1及びOUT2から出力されたPWM信号は、それぞれバッファ回路101Bを介して、プッシュプル回路101Cのスイッチング素子(FET)Q6及びQ5のゲートに入力される。ここで、絶縁型可変昇圧DC/DCコンバータ101の各部の信号波形例を図3に示す。なお、図3におけるp1電圧、及びP2電圧は、トランスT1の2次巻線N2のピンp1及びp2の各電圧である。
プッシュプル回路101Cは、スイッチング素子Q5及びQ6と、トランスT1を備えている。トランスT1の1次巻線N1の中点には上記12V直流電圧が印加される。
スイッチング素子Q5及びQ6のゲート駆動により、トランスT1の2次巻線N2に発生する電力は、ダイオードD1〜D4のダイオード群、チョークコイルL1及びコンデンサC3を介して後段に供給される。図2における電圧Vod(チョークコイルL1の右側)が正弦波を全波整流した形状の全波整流波形となる。
なお、トランスT1の3次巻線N3の後段側には、ダイオードD5、コンデンサC4〜C6、及び3端子レギュレータRG1(シリーズドロッパIC)から成る電源電圧生成回路が接続され、当該回路によって15Vの直流電圧が生成される。生成された15V直流電圧は、バッファ回路B1〜B4、フォトカプラPCの駆動等に用いられる。また、ダイオードD5のカソード側に接続された端子PTから取り出された電圧に基づき、不図示の電源電圧生成回路(シリーズドロッパICを含む)によって5Vの直流電圧も生成する。生成された5V直流電圧は、マイクロプロセッサU2やオペアンプOP1の電源となる。
ここで、電圧Vod、即ち絶縁型可変昇圧DC/DCコンバータ101の出力電圧を全波整流波形状とする手段について説明する。
プログラマブルツェナーダイオードZのリファレンス端子(基準電圧端子)には、オペアンプOP1によるボルテージフォロアの出力電圧Vip及び電圧Vodにより(1)式で表される電圧Vrefが印加される。電圧Vodの印加箇所と出力電圧Vipの印加箇所間の電圧が分圧抵抗である抵抗R8及びR11によって分圧される。抵抗R8とR11の接続点は、抵抗R13を介して上記リファレンス端子に接続される。
Vref≒(Vod−Vip)×R11/(R8+R11)+Vip (1)
(但し、R8:抵抗R8の抵抗値、R11:抵抗R11の抵抗値)
PWMコントローラU1は、電圧Vrefに基づいて生成されて端子INに印加される電圧に基づいて、電圧Vrefが一定となるようPWM信号(端子OUT1、OUT2の出力)のデューティを制御する。
より具体的には、プログラマブルツェナーダイオードZはリファレンス端子の電圧Vrefが高くなると、C端子を開き、フォトカプラPCをオンさせる。電圧Vrefが低くなるとC端子を閉じ、フォトカプラPCをオフさせる。フォトカプラPCがオンして端子INの電圧が高くなると、PWMコントローラU1はPWM信号のオンデューティを下げ、電圧Vodを低くする。フォトカプラPCがオフして端子INの電圧が低くなると、PWMコントローラU1はPWM信号のオンデューティを上げ、電圧Vodを高くする。
従って、(2)式で表される目的となる全波整流波形を得るためには、(1)式を変形した(3)式に(2)式を代入して得られる電圧Vipを、オペアンプOP1によるボルテージフォロアから出力すればよい。この電圧Vipは、全波整流波形を反転させた形状の電圧となる。
Vod=Vp×|sin(2πft)| (2)
(但し、fは商用交流周波数(例えば50Hz又は60Hz))
Vip=Vref−Vod{R11/(R8+R11)} (3)
マイクロプロセッサU2は、PWM出力機能を有し、上記の全波整流波形を反転させた形状の電圧Vipを生成するために動作する。マイクロプロセッサU2が端子PWM_OUTから出力したPWM信号は、抵抗R20、コンデンサC11、抵抗R19、及びコンデンサC10から成る2段フィルタ(CRフィルタ回路)を通過することにより、上記全波整流波形を反転させた形状の電圧に変換される。そして、当該電圧がオペアンプOP1によるボルテージフォロアを経て電圧Vipとなって出力される。
マイクロプロセッサU2は、自己が内蔵するメモリ上のテーブルからPWMデータを逐次取り出すことでデューティを変化させたPWM信号を出力する。ここで、負荷の変動により図4に一例を示すように電圧Vodの波形に歪が生じる場合がある。図4に示す実線は電圧Vodの標準の波形を示す。負荷が小さい場合は、図4に示す破線のように、電圧Vodはすぐに立ち上がり、なかなか立ち下がらない形状となる。また、負荷が大きい場合、図4に示す一点鎖線のように、立ち上がりが遅く、すぐに立ち下がる形状となる。
そこで、後述するブリッジ回路102Aにおけるスイッチング素子Q9及びQ10に接続され、抵抗R22、R24、及びオペアンプOP2からなる電流検知回路により、負荷に比例する電流を検知し、検知信号をマイクロプロセッサU2のアナログ入力端子CUR_SENに入力させる。そして、マイクロプロセッサU2は、内蔵するメモリ上に複数のPWMデータのテーブルを予め格納され、アナログ入力端子CUR_SENに入力される信号に応じて、使用するPWMデータのテーブルを切替える。これにより、負荷の変動による電圧Vodの波形歪を抑制できる。
絶縁型可変昇圧DC/DCコンバータ101の全波整流波形の出力電圧Vodは、微小抵抗R21(過大電流を検知して制限するのに用いる)を介して、スイッチング素子(FET)Q7〜Q10により構成されるブリッジ回路102Aに入力される。低速極性反転スイッチ回路102は、ブリッジ回路102Aと、その後段に端子T3及びT4を介して接続されるノイズフィルタ102Bとから構成される。
ブリッジ回路102Aにおいては、スイッチング素子Q7とQ9、スイッチング素子Q8とQ10がそれぞれ直列接続される。そして、それぞれの組が並列接続される。スイッチング素子Q7とQ9の接続点に端子T3が接続され、スイッチング素子Q8とQ10の接続点に端子T4が接続される。
スイッチング素子Q7はバッファ回路B1を介して、スイッチング素子Q8はバッファ回路B2を介して、スイッチング素子Q9はバッファ回路B3を介して、スイッチング素子Q10はバッファ回路B4を介して、マイクロプロセッサU2によりゲート駆動される。マイクロプロセッサU2は、端子PO1〜PO4から駆動信号を出力することにより、各スイッチング素子Q7〜Q10をスイッチングする。
マイクロプロセッサU2により、商用交流周波数(例えば50Hz又は60Hz)の半周期の期間だけ、スイッチング素子Q7及びQ10をオンとし、スイッチング素子Q8及びQ9をオフとすると、端子T3が+、端子T4が−となる電圧がノイズフィルタ102Bに出力される。残りの半周期の期間では逆に、スイッチング素子Q7及びQ10をオフとし、スイッチング素子Q8及びQ9をオンとすることで、端子T3が−、端子T4が+となる電圧がノイズフィルタ102Bに出力される。
ブリッジ回路102Aの入力波形が全波整流波形であることから、商用交流周波数の半周期ごとに極性が反転した波形、即ち正弦波状の電圧がノイズフィルタ102Bに出力される。端子T3及びT4を介してノイズフィルタ102Bに入力された正弦波状の電圧はノイズを除去され、出力端子T5から負荷側へ出力される。
これにより、低速極性反転スイッチ回路102では商用交流周波数の2倍の周波数(例えば100Hz又は120Hz)で極性の反転を行えばよいので、スイッチングによる損失が増大することがない。また、インバータ回路10からは正弦波状の交流電圧を出力できるので、上述したような矩形波状の交流電圧を出力することによる問題を回避できる。
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々変形が可能である。
10 インバータ回路
101 絶縁型可変昇圧DC/DCコンバータ
101A ノイズフィルタ
101B バッファ回路
101C プッシュプル回路
102 低速極性反転スイッチ回路
102A ブリッジ回路
102B ノイズフィルタ
U1 PWMコントローラ
U2 マイクロプロセッサ

Claims (5)

  1. 直流の第1電圧を生成するDC/DCコンバータ回路と、
    前記第1電圧を交流の第2電圧に変換する直流/交流変換回路と、
    正弦波を全波整流した全波整流波形を反転させた波形の第3電圧を生成する電圧生成回路と、
    を備え
    前記DC/DCコンバータ回路は、前記第1電圧の印加箇所と前記第3電圧の印加箇所間の電圧を分圧して基準電圧を生成する分圧抵抗と、前記基準電圧が一定となるように前記第1電圧の帰還制御を行う制御部と、を有しており、前記第1電圧として、正弦波を全波整流した全波整流波形の電圧を出力することを特徴とするインバータ回路。
  2. 前記DC/DCコンバータ回路は、トランスを有する絶縁型であり、
    前記制御部は、フォトカプラと、前記基準電圧が一定となるように前記フォトカプラを駆動するプログラマブルツェナーダイオードと、前記フォトカプラの出力信号に応じて前記トランスを制御するコントローラと、を有することを特徴とする請求項に記載のインバータ回路。
  3. 前記電圧生成回路は、
    PWM信号を出力するマイクロプロセッサと、
    前記PWM信号を入力されるCRフィルタ回路と、
    前記CRフィルタ回路の出力に応じて前記第3電圧を生成するボルテージフォロワと、
    を有することを特徴とする請求項または請求項に記載のインバータ回路。
  4. 前記マイクロプロセッサは、テーブルからPWMデータを逐次取り出すことでデューティを変化させた前記PWM信号を出力することを特徴とする請求項3に記載のインバータ回路。
  5. 前記マイクロプロセッサは、負荷に応じて、複数のテーブルから使用するテーブルを切り替えることを特徴とする請求項4に記載のインバータ回路。
JP2013071731A 2013-03-29 2013-03-29 インバータ回路 Active JP6055355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013071731A JP6055355B2 (ja) 2013-03-29 2013-03-29 インバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013071731A JP6055355B2 (ja) 2013-03-29 2013-03-29 インバータ回路

Publications (2)

Publication Number Publication Date
JP2014197920A JP2014197920A (ja) 2014-10-16
JP6055355B2 true JP6055355B2 (ja) 2016-12-27

Family

ID=52358366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013071731A Active JP6055355B2 (ja) 2013-03-29 2013-03-29 インバータ回路

Country Status (1)

Country Link
JP (1) JP6055355B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944977A (ja) * 1982-09-07 1984-03-13 Hitachi Ltd 交流電源制御装置
JPH07114424A (ja) * 1993-10-14 1995-05-02 Sony Corp 電源電圧制御方法
JP3245523B2 (ja) * 1995-10-16 2002-01-15 シャープ株式会社 インバータ制御方法およびインバータ制御装置
JP2005304211A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電力変換装置
JP2012125025A (ja) * 2010-12-07 2012-06-28 Sanken Electric Co Ltd 電力変換装置

Also Published As

Publication number Publication date
JP2014197920A (ja) 2014-10-16

Similar Documents

Publication Publication Date Title
JP5110197B2 (ja) Led駆動装置及びled照明装置
Alonso et al. Analysis and design of the integrated double buck–boost converter as a high-power-factor driver for power-LED lamps
JP5564239B2 (ja) Led駆動回路
US9543824B2 (en) Active power factor correction control circuit, chip and LED driving circuit thereof
JP2003153551A (ja) 電源装置とそれが用いるインバータ
Alonso et al. Analysis and design of the quadratic buck-boost converter as a high-power-factor driver for power-LED lamps
WO2017038097A1 (ja) 調光装置
JP2015198074A (ja) 調光装置
Jha et al. Bridgeless ZETA PFC converter for low voltage high current LED driver
EP3098950A1 (en) Single stage low voltage input dc/ac inverter
WO2018024220A1 (zh) Led驱动电路及led灯管
JP5528883B2 (ja) Led駆動回路
JP6055355B2 (ja) インバータ回路
WO2015141319A1 (ja) パワーコンディショナおよびその制御方法
Sharma et al. Modeling, design and control of zeta converter for dimmable LED lights
JP2011238439A (ja) Led点灯装置
JP2016170894A (ja) 点灯装置、照明器具
US9024534B2 (en) Power conversion and control systems and methods for solid-state lighting
CN103052237A (zh) 一种脉宽调制调光的led系统
CN112654108B (zh) 调光控制电路、控制芯片、电源转换装置以及调光方法
TW201742507A (zh) 調光模組、調光方法以及照明裝置
US20140063881A1 (en) Inverter and driving method thereof
CN105792444B (zh) Led驱动电路
Gupta et al. Stability analysis of a universal LED driver
Nguyen et al. The LED driver compatible with electronic ballasts by variable switched capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161202

R150 Certificate of patent or registration of utility model

Ref document number: 6055355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150