JP6052392B2 - Method for reducing forward voltage variation of semiconductor wafer - Google Patents
Method for reducing forward voltage variation of semiconductor wafer Download PDFInfo
- Publication number
- JP6052392B2 JP6052392B2 JP2015504049A JP2015504049A JP6052392B2 JP 6052392 B2 JP6052392 B2 JP 6052392B2 JP 2015504049 A JP2015504049 A JP 2015504049A JP 2015504049 A JP2015504049 A JP 2015504049A JP 6052392 B2 JP6052392 B2 JP 6052392B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- density
- wafer
- forward voltage
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 67
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 230000007547 defect Effects 0.000 claims description 125
- 239000012535 impurity Substances 0.000 claims description 96
- 239000002245 particle Substances 0.000 claims description 77
- 230000002093 peripheral effect Effects 0.000 claims description 57
- 239000002131 composite material Substances 0.000 claims description 23
- 239000006096 absorbing agent Substances 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 137
- 239000001307 helium Substances 0.000 description 81
- 229910052734 helium Inorganic materials 0.000 description 81
- -1 helium ions Chemical class 0.000 description 78
- 230000000087 stabilizing effect Effects 0.000 description 49
- 238000009826 distribution Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Elimination Of Static Electricity (AREA)
Description
本発明は、半導体ウエハの平面視における順電圧のばらつきを低減する方法に関する。本明細書では、説明を簡単にするため、「半導体ウエハ」を単純に「ウエハ」と称することがある。また、「P型半導体層」を単純に「P層」と称し、「N型半導体層」を単純に「N層」と称することがある。 The present invention relates to a method for reducing variations in forward voltage in a plan view of a semiconductor wafer. In this specification, in order to simplify the description, the “semiconductor wafer” may be simply referred to as “wafer”. Further, the “P-type semiconductor layer” may be simply referred to as “P layer”, and the “N-type semiconductor layer” may be simply referred to as “N layer”.
ダイオードの逆回復時間を短縮するため、ライフタイム制御という手法が知られている。この手法は、P層とN層が積層されたウエハに荷電粒子を照射し、N層に意図的に結晶欠陥を生成する技術である。キャリアは結晶欠陥にトラップされ、そのライフタイムが終了する。荷電粒子は、イオンあるいは電子である。イオンの種類としては、典型的にはヘリウムイオンやプロトンが選定される。 In order to shorten the reverse recovery time of the diode, a technique called lifetime control is known. This technique is a technique for intentionally generating crystal defects in an N layer by irradiating a wafer in which a P layer and an N layer are stacked with charged particles. Carriers are trapped by crystal defects and their lifetime ends. The charged particles are ions or electrons. Typically, helium ions and protons are selected as the type of ions.
結晶欠陥について概説する。ウエハに照射された荷電粒子は、結晶構造中のシリコン原子をはじき出す。そうすると、結晶構造の中に、シリコン原子が欠如した空孔が形成される。この空孔は点欠陥と呼ばれる。点欠陥は、それだけでは不安定であり、他の要因と結び付いて安定化する。安定な欠陥の態様の一つは、複数の点欠陥が結びついたものであり、複空孔欠陥と呼ばれる。安定な欠陥の別の態様は、ウエハに含まれる不純物と点欠陥が結び付いたものであり、複合欠陥と呼ばれる。つまり、点欠陥と不純物が結びついて複合欠陥となる。ここで、「不純物」は、半導体の導電型を決定付ける不純物ではなく、導電型に寄与しない物質である。この、導電型に寄与せず、点欠陥の安定化に寄与する不純物を、本明細書では、便宜上、欠陥安定化不純物と称し、導電型を決定付ける不純物と区別する。なお、導電型を決定付ける不純物の典型は、ボロンとリンであり、欠陥安定化不純物の典型は、酸素と炭素である。 The crystal defects will be outlined. The charged particles irradiated on the wafer eject silicon atoms in the crystal structure. Then, vacancies lacking silicon atoms are formed in the crystal structure. This hole is called a point defect. Point defects are unstable by themselves and are stabilized in combination with other factors. One of the stable defect modes is a combination of a plurality of point defects, which is called a double-hole defect. Another mode of stable defects is a combination of impurities contained in a wafer and point defects, which is called a composite defect. In other words, point defects and impurities are combined to form a composite defect. Here, the “impurity” is not an impurity that determines the conductivity type of the semiconductor and is a substance that does not contribute to the conductivity type. This impurity that does not contribute to the conductivity type but contributes to the stabilization of point defects is referred to as a defect stabilization impurity in this specification for the sake of convenience and is distinguished from an impurity that determines the conductivity type. Typical impurities that determine the conductivity type are boron and phosphorus, and typical defect stabilizing impurities are oxygen and carbon.
他方、ライフタイムは、欠陥位置のウエハ方向の深さと関係していることが知られている(特開2007−251003号公報や特開2009−239269号公報)。ウエハの深さ方向の欠陥の位置は、照射する荷電粒子に与えるエネルギによって調整することができる。 On the other hand, it is known that the lifetime is related to the depth of the defect position in the wafer direction (Japanese Unexamined Patent Application Publication Nos. 2007-25003 and 2009-239269). The position of the defect in the depth direction of the wafer can be adjusted by the energy applied to the charged particles to be irradiated.
ところで、従来、ダイオードを作るには、拡散ウエハが良く用いられていた。他方、近年の電気自動車の普及に伴い、インバータの改良が進み、IGBTなどのトランジスタ素子とダイオードを一つのチップ上に形成する半導体デバイスの開発が検討されている。インバータには、トランジスタとダイオードの逆並列回路が多用されるからである。一つのチップに、IGBTとダイオードの逆並列回路を形成したデバイスは、逆導通型IGBT(RCIGBT: Reverse Conducted Insulated Gate Bipolar Transistor)と呼ばれる。 By the way, conventionally, a diffusion wafer is often used to manufacture a diode. On the other hand, with the spread of electric vehicles in recent years, the improvement of inverters has progressed, and the development of semiconductor devices in which transistor elements such as IGBTs and diodes are formed on one chip has been studied. This is because an inverse parallel circuit of a transistor and a diode is frequently used for the inverter. A device in which an antiparallel circuit of an IGBT and a diode is formed on one chip is called a reverse conducting IGBT (RCIGBT: Reverse Conducted Insulated Gate Bipolar Transistor).
IGBTなどのトランジスタとダイオードを形成するためのウエハとしては、IGBTを作るのに適したウエハを用いるのがよい。IGBTを作るには、FZ法(Floating Zone 法)やMCZ法(Magnetic CZ法)によって作られたウエハが適している。即ち、ダイオードを形成するのに適したウエハと、IGBTを形成するのに適したウエハは異なっていた。 As a wafer for forming a transistor such as an IGBT and a diode, a wafer suitable for manufacturing an IGBT is preferably used. For making an IGBT, a wafer made by FZ method (Floating Zone method) or MCZ method (Magnetic CZ method) is suitable. That is, the wafer suitable for forming the diode and the wafer suitable for forming the IGBT were different.
本願の発明者は、RCIGBTにおいてもダイオードのライフタイム特性を改善すべく、元来IGBTに使われていたウエハに荷電粒子を均一に照射した。そうすると、ウエハの順電圧Vfが、ウエハ平面視における位置に依存したばらつきを生じることを発見した。具体的には、ウエハを平面視したときの中央領域における順電圧Vfが、周縁領域における順電圧Vfよりも高くなる。なお、順電圧Vfとは、ダイオードに、徐々に大きくなる順方向の電圧を加えたときに、電流が急激に大きくなる境界の電圧を意味する。従来のダイオードに使われていたウエハ(拡散ウエハなど)では、順電圧Vfの面内ばらつきは見られなかった(見られたとしても極僅かであった)。しかし、IGBTに使われていたウエハに荷電粒子を照射すると、面内の位置に依存した順電圧Vfのばらつきが生じる。一つのウエハから複数の半導体デバイスを作ることができるため、順電圧Vfのばらつきは好ましくない。本明細書は、P層とN層が積層したウエハの順電圧Vfのばらつきを低減する方法を開示する。 The inventor of the present application uniformly irradiated charged particles onto a wafer originally used in the IGBT in order to improve the lifetime characteristic of the diode in the RCIGBT. Then, it has been found that the forward voltage Vf of the wafer has a variation depending on the position in a plan view of the wafer. Specifically, the forward voltage Vf in the central region when the wafer is viewed in plan is higher than the forward voltage Vf in the peripheral region. The forward voltage Vf means a boundary voltage at which the current increases rapidly when a gradually increasing forward voltage is applied to the diode. In a wafer (such as a diffusion wafer) used for a conventional diode, no in-plane variation in the forward voltage Vf was observed (if any). However, when charged particles are irradiated onto a wafer that has been used in an IGBT, the forward voltage Vf varies depending on the position in the plane. Since a plurality of semiconductor devices can be made from one wafer, variation in the forward voltage Vf is not preferable. The present specification discloses a method for reducing variation in forward voltage Vf of a wafer in which a P layer and an N layer are stacked.
荷電粒子を一様に照射しているにも関わらず、半導体ウエハが順電圧Vfのばらつきを有する原因を追及したところ、次の知見が得られた。ダイオードに使われていたウエハ(拡散ウエハ、CZ法によるウエハ)とIGBTに使われていたウエハ(FZ法やMCZ法によるウエハ)では、欠陥安定化不純物の含有密度(濃度)が大きく異なっていた。ダイオードによく使われるウエハでは、欠陥安定化不純物の含有密度が、概ね、4.0xE+17[atom/cm3]よりも大きい。他方、IGBTによく使われるウエハでは、欠陥安定化不純物の含有密度は、概ね、4.0xE+17[atom/cm3]よりも小さい。この相違は、ウエハの製造方法に起因するものと推測される。以後、欠陥安定化不純物の含有密度が、概ね、4.0xE+17[atom/cm3]よりも大きいウエハを不純物高密度ウエハと称し、4.0xE+17[atom/cm3]よりも小さいウエハを不純物低密度ウエハと称することにする。Although the charged particles were uniformly irradiated, the following findings were obtained when the cause of the variation in the forward voltage Vf of the semiconductor wafer was investigated. Wafers used for diodes (diffusion wafers, wafers using the CZ method) and wafers used for IGBTs (wafers using the FZ method or MCZ method) differed greatly in the density (concentration) of defect-stabilizing impurities. . In a wafer often used for a diode, the content density of defect stabilizing impurities is generally larger than 4.0 × E + 17 [atom / cm 3 ]. On the other hand, in a wafer often used for IGBT, the content density of defect stabilizing impurities is generally smaller than 4.0 × E + 17 [atom / cm 3 ]. This difference is presumed to be caused by the wafer manufacturing method. Hereinafter, a wafer whose defect stabilizing impurity content density is generally higher than 4.0 × E + 17 [atom / cm 3 ] is referred to as an impurity high density wafer, and a wafer whose density is lower than 4.0 × E + 17 [atom / cm 3 ] is low in impurity. It will be called a density wafer.
さらに、発明者の検討によると、荷電粒子を照射して欠陥を生成する場合、不純物高密度ウエハでは、点欠陥の密度(これは、即ち、照射する荷電粒子の密度に等価である)が複合欠陥の密度を決める支配的要因であり、他方、不純物低密度ウエハの場合は、欠陥安定化不純物の密度が、複合欠陥の密度を決める支配的要因であること判明した。そして、不純物低密度ウエハでは、欠陥安定化不純物の密度が面内でばらついており、それゆえ、荷電粒子を均一に照射しても、欠陥安定化不純物の含有密度のばらつきに起因して、複合欠陥の密度にばらつきが生じ、その結果、順電圧Vfにばらつきが生じるものと推測される。 Further, according to the inventor's study, when defects are generated by irradiating charged particles, the density of point defects (that is, equivalent to the density of charged particles to be irradiated) is complex in an impurity high-density wafer. On the other hand, it has been found that the density of defect-stabilizing impurities is the dominant factor that determines the density of complex defects in the case of a low-density impurity wafer. Further, in the impurity low density wafer, the density of the defect stabilizing impurity varies in the plane. Therefore, even when the charged particles are uniformly irradiated, the composite density is increased due to the variation in the density of the defect stabilizing impurity. It is presumed that the defect density varies, and as a result, the forward voltage Vf varies.
なお、不純物高密度ウエハの場合は、仮に欠陥安定化不純物の分布にばらつきが存在したとしても、ばらつきの分布は、生成される複合欠陥の密度には大きく影響しない。このことは、欠陥安定化不純物の密度が全体に高ければ、ばらつきが存在したとしても、荷電粒子の照射で生じるほぼ全ての点欠陥と相互作用して複合欠陥を生成するのに十分な欠陥安定化不純物が存在するからであると考えられる。従って、ダイオードによく用いられていたウエハでは、欠陥安定化不純物のウエハ面内のばらつきの影響は顕著ではなく、荷電粒子をウエハ表面に均一に照射すれば、ウエハの全面でほぼ均一な順電圧Vfが得られた。 In the case of a high-density impurity wafer, even if there is a variation in the distribution of defect stabilizing impurities, the distribution of variation does not significantly affect the density of composite defects that are generated. This means that if the density of defect-stabilizing impurities is high overall, even if there is variation, the defect stability is sufficient to interact with almost all point defects generated by charged particle irradiation and generate complex defects. This is considered to be due to the presence of impurities. Therefore, in wafers often used for diodes, the influence of variation in the wafer surface of defect stabilizing impurities is not significant, and if charged particles are evenly irradiated on the wafer surface, the forward voltage is almost uniform over the entire wafer surface. Vf was obtained.
ところが、IGBT用の不純物低密度ウエハの場合は、荷電粒子を均一に照射しても、欠陥安定化不純物の面内のばらつきが顕著に影響し、順電圧Vfが面内でばらつくことになる。前述したように、FZ法あるいはMCZ法で作られたウエハでは、ウエハの面内において中央領域が周辺領域よりも欠陥安定化不純物の密度が高く、それゆえ、中央領域の順電圧Vfが周縁領域の順電圧Vfよりも高くなる。 However, in the case of an IGBT impurity low-density wafer, even if charged particles are uniformly irradiated, the in-plane variation of the defect-stabilizing impurity is significantly affected, and the forward voltage Vf varies in the surface. As described above, in the wafer made by the FZ method or the MCZ method, the density of the defect stabilizing impurities is higher in the central region than in the peripheral region in the plane of the wafer, so that the forward voltage Vf in the central region is the peripheral region. Higher than the forward voltage Vf.
上記の知見に基づき、本明細書は、ウエハ面内の順電圧Vfのばらつきを低減する方法を提供する。その方法は、ウエハのN層に荷電粒子を打ち込んで結晶欠陥(点欠陥)を生成するのに際して、ウエハの中央領域に照射する荷電粒子の照射密度が、周縁領域に照射する荷電粒子の照射密度よりも低くなるように荷電粒子を照射する。逆に言えば、周縁領域に照射する荷電粒子の照射密度が、中央領域に照射する荷電粒子の照射密度よりも高くなるように荷電粒子を照射する。即ち、欠陥安定化不純物の密度が低い周縁領域では、照射する荷電粒子の密度を高くして、多くの複合欠陥が生成されるようにする。そうすることで、中央領域で生成される複合欠陥の密度が周縁領域の複合欠陥の密度とバランスし、順電圧Vfが面内で均一化される。つまり、荷電粒子照射によって、複合欠陥のばらつきが小さくなり、その結果、順電圧Vfの均一化される。ここで、「照射密度」は、ウエハの単位面積当たりに照射する荷電粒子の量を意味する。 Based on the above findings, this specification provides a method for reducing variations in the forward voltage Vf in the wafer plane. In the method, when charged particles are implanted into the N layer of the wafer to generate crystal defects (point defects), the irradiation density of the charged particles irradiated to the central region of the wafer is the irradiation density of the charged particles irradiated to the peripheral region. The charged particles are irradiated so as to be lower. In other words, the charged particles are irradiated so that the irradiation density of the charged particles irradiated to the peripheral region is higher than the irradiation density of the charged particles irradiated to the central region. That is, in the peripheral region where the density of defect stabilizing impurities is low, the density of charged particles to be irradiated is increased so that many composite defects are generated. By doing so, the density of the composite defects generated in the central region balances with the density of the composite defects in the peripheral region, and the forward voltage Vf is made uniform in the plane. That is, the charged particle irradiation reduces the variation of the composite defect, and as a result, the forward voltage Vf is made uniform. Here, “irradiation density” means the amount of charged particles irradiated per unit area of a wafer.
また、前述したように、N層とP層が積層したウエハにおいては、順電圧Vfは、N層に生成される複合欠陥の位置のP層からの距離に依存することが知られている。即ち、N層に生成される複合欠陥の位置がP層から遠いほど、Vfは高くなる。生成される複合欠陥の位置(深さ)は、打ち込む荷電粒子の深さ方向の到達位置にほぼ等価である。そこで、ウエハの中央領域に照射する荷電粒子の到達位置が、ウエハの周縁領域に照射する荷電粒子の到達位置よりもP層に近くなるように荷電粒子を照射することでも、順電圧Vfを均一化することができる。 Further, as described above, in the wafer in which the N layer and the P layer are laminated, it is known that the forward voltage Vf depends on the distance from the P layer at the position of the composite defect generated in the N layer. That is, Vf increases as the position of the composite defect generated in the N layer is farther from the P layer. The position (depth) of the generated composite defect is substantially equivalent to the arrival position in the depth direction of the charged particle to be implanted. Therefore, the forward voltage Vf can be made uniform even by irradiating the charged particles so that the arrival position of the charged particles irradiated to the central region of the wafer is closer to the P layer than the arrival position of the charged particles irradiated to the peripheral region of the wafer. Can be
本明細書が開示する技術は、欠陥安定化不純物の密度のばらつきが上記したタイプと異なるばらつきを有するウエハにも適用することができる。例えば、欠陥安定化不純物の密度が、ウエハ平面視において中央領域で低く、周縁領域で高い場合は、荷電粒子の照射密度が周縁領域よりも中央領域で高くなるように照射すればよい。あるいは、照射する荷電粒子のウエハ深さ方向の到達位置が、周縁領域よりも中央領域においてP層から遠くなるように荷電粒子を照射すればよい。本明細書が開示する技術を、欠陥安定化不純物のばらつきを一般化して表現すれば、次のとおりである。本明細書は、半導体ウエハの平面視においてN型半導体層に含まれている欠陥安定化不純物の密度がばらついている半導体ウエハの順電圧Vfのばらつきを低減する方法を開示する。そのばらつき低減方法は、欠陥安定化不純物の密度に応じて深さ方向の到達位置あるいは照射密度が異なるように荷電粒子を照射する、と表現できる。もう少し具体的には、本明細書が開示する順電圧Vfのばらつき低減方法は、ウエハの平面視においてN層に欠陥安定化不純物を第1密度で含む第1領域に照射する荷電粒子のウエハ深さ方向の到達位置が、欠陥安定化不純物を第1密度よりも低い第2密度で含む第2領域に照射する荷電粒子の到達位置よりもP層に近くなるように荷電粒子を照射する、と表現できる。あるいは、本明細書が開示する方法は、第1領域に照射する荷電粒子の照射密度が、第2領域に照射する荷電粒子の照射密度よりも低くなるように荷電粒子を照射してもよい。 The technique disclosed in this specification can also be applied to a wafer in which the variation in the density of the defect stabilizing impurities is different from the above-described type. For example, when the density of the defect stabilizing impurity is low in the central region and high in the peripheral region in the wafer plan view, irradiation may be performed so that the irradiation density of charged particles is higher in the central region than in the peripheral region. Alternatively, the charged particles may be irradiated so that the arrival position of the charged particles to be irradiated in the wafer depth direction is farther from the P layer in the central region than in the peripheral region. The technique disclosed in this specification can be expressed by generalizing the variation of defect stabilizing impurities as follows. This specification discloses a method for reducing variations in forward voltage Vf of a semiconductor wafer in which the density of defect stabilizing impurities contained in the N-type semiconductor layer varies in plan view of the semiconductor wafer. The variation reducing method can be expressed as irradiating charged particles so that the arrival position in the depth direction or the irradiation density differs according to the density of the defect stabilizing impurity. More specifically, the forward voltage Vf variation reducing method disclosed in this specification is based on the wafer depth of charged particles that irradiates a first region containing defect stabilizing impurities at a first density on the N layer in a planar view of the wafer. The charged particles are irradiated so that the arrival position in the vertical direction is closer to the P layer than the arrival position of the charged particles that irradiate the second region containing the defect stabilizing impurity at the second density lower than the first density. Can express. Alternatively, in the method disclosed in this specification, the charged particles may be irradiated such that the irradiation density of the charged particles irradiated to the first region is lower than the irradiation density of the charged particles irradiated to the second region.
荷電粒子の到達深さは「飛程」と呼ばれることがある。飛程は、荷電粒子に与えるエネルギに依存する。即ち、与えるエネルギ(加速エネルギ)が小さければ、飛程は短くなる。そこで、面内の領域に応じて飛程を変えるには、与えるエネルギを変えながら荷電粒子を照射すればよい。あるいは、一定のエネルギの荷電粒子を、ウエハ面内の位置に対応して厚みが異なる金属板を通過させてウエハに照射すればよい。金属の厚みが大きいほど荷電粒子のエネルギが減少するので、照射される荷電粒子の飛程をウエハの位置に応じて制御することができる。そのような金属板は、アブソーバと呼ばれる。例えば、欠陥安定化不純物の密度が周縁領域よりも中央領域で高い場合には、中央領域に対向する領域の厚みが周縁領域に対向する領域よりも薄いアブソーバを通じてN層側から荷電粒子を照射すればよい。あるいは、中央領域に対向する領域の厚みが周縁領域に対向する領域よりも厚いアブソーバを通じてP層側からイオン又は電子を照射しても、同じ効果を得られる。 The arrival depth of the charged particles is sometimes called “range”. The range depends on the energy given to the charged particles. That is, the range is shortened if the applied energy (acceleration energy) is small. Therefore, in order to change the range according to the in-plane region, it is sufficient to irradiate the charged particles while changing the applied energy. Alternatively, the charged particles having a certain energy may be irradiated to the wafer through a metal plate having a different thickness corresponding to the position in the wafer surface. Since the energy of charged particles decreases as the metal thickness increases, the range of charged particles to be irradiated can be controlled according to the position of the wafer. Such a metal plate is called an absorber. For example, when the density of defect stabilizing impurities is higher in the central region than in the peripheral region, charged particles are irradiated from the N layer side through an absorber whose thickness in the region facing the central region is thinner than that in the region facing the peripheral region. That's fine. Alternatively, the same effect can be obtained by irradiating ions or electrons from the P layer side through an absorber in which the thickness of the region facing the central region is thicker than the region facing the peripheral region.
なお、荷電粒子の照射は、ウエハ全面に行う必要はない。IGBTとダイオードを同一ウエハに生成する場合、ダイオード形成予定領域に荷電粒子を照射し、IGBT形成予定領域には荷電粒子を照射しないという態様でもよい。そのような場合でも、ウエハ全面に分散している複数のダイオード形成予定領域のうち、N層に不純物を第1密度で含む第1予定領域に照射する荷電粒子の到達位置が、不純物を第1密度よりも低い第2密度で含む第2予定領域に照射する荷電粒子の到達位置よりもP層に近くなるように荷電粒子を照射すればよい。あるいは、第1予定領域に照射する荷電粒子の照射密度が、第2予定領域に照射する荷電粒子の照射密度よりも低くなるように荷電粒子を照射すればよい。 It is not necessary to irradiate charged particles over the entire wafer surface. When the IGBT and the diode are generated on the same wafer, a mode in which charged particles are irradiated to the diode formation scheduled region and charged particles are not irradiated to the IGBT formation planned region may be employed. Even in such a case, the arrival position of the charged particles that irradiate the first predetermined region including the N layer with the impurity at the first density among the plurality of diode formation planned regions dispersed on the entire surface of the wafer is the first impurity. What is necessary is just to irradiate a charged particle so that it may become near P layer rather than the arrival position of the charged particle irradiated to the 2nd predetermined area | region included with 2nd density lower than a density. Or what is necessary is just to irradiate a charged particle so that the irradiation density of the charged particle irradiated to a 1st plan area may become lower than the irradiation density of the charged particle irradiated to a 2nd plan area.
上記の技術を使って順電圧Vfの面内ばらつきが低減されたウエハを用いると、順電圧が均一な複数の半導体デバイスを製造することができることも本明細書が開示する技術の一つである。本明細書が開示する技術の詳細とさらなる改良は、実施例にて説明する。 One of the techniques disclosed in this specification is that a plurality of semiconductor devices having uniform forward voltages can be manufactured by using a wafer in which in-plane variation of the forward voltage Vf is reduced by using the above technique. . Details and further improvements of the technology disclosed herein are described in the examples.
図面を参照して本明細書が開示する半導体ウエハの順電圧のばらつき低減方法を説明する。 A method for reducing variation in forward voltage of a semiconductor wafer disclosed in this specification will be described with reference to the drawings.
(第1実施例)図1Aは、IGBTとダイオードを逆並列に接続した逆導通型IGBT(RCIGBT:Reverse Conducted Insulated Gate Bipolar Transistor)を製造するためのウエハ2(半導体ウエハ)の模式的平面図である。ウエハ2は、例えば、FZ法(Floating Zone 法)、あるいは、MCZ法(Magnetic CZ法)で製造されており、N層(N型半導体層)に含有される欠陥安定化不純物の密度は、4.0xE+17[atom/cm3]よりも小さい。ここで、欠陥安定化不純物は、具体的には酸素分子あるいは炭素分子である。欠陥安定化不純物の密度が、4.0xE+17[atom/cm3]よりも小さいウエハ2を、不純物低密度ウエハと称する。FIG. 1A is a schematic plan view of a wafer 2 (semiconductor wafer) for manufacturing a reverse conducting IGBT (RCIGBT: Reverse Conducted Insulated Gate Bipolar Transistor) in which an IGBT and a diode are connected in reverse parallel. is there. The
ウエハ2は、平面視したときの中央領域R1と、周縁領域R3と、それらの中間の領域R2では、欠陥安定化不純物の密度が異なっている。欠陥安定化不純物の密度は、中央領域R1で最も高く、次に中間領域R2が高く、周縁領域R3が最も低い。別言すれば、欠陥安定化不純物の密度は、周縁領域R3よりも中央領域R1で高い。欠陥安定化不純物の密度が、4.0xE+17[atom/cm3]以下でばらつきを有すると、一様な荷電粒子をウエハ全面に照射した場合でも、順電圧Vfがばらついてしまう。欠陥安定化不純物の密度が、4.0xE+17[atom/cm3]以下では、欠陥安定化不純物の密度が低いほど順電圧Vfが低くなる。一例では、荷電粒子としてヘリウムイオンをウエハ全面に一様に照射すると、中央領域R1における順電圧Vfが約0.15[ボルト]であり、中間領域R2における順電圧Vfが約0.10[ボルト]であり、周縁領域R3における順電圧Vfは約0.05[ボルト]以下となる。The
第1実施例の順電圧のばらつき低減方法を、図1Bを使って説明する。図1Bは、図1Aのウエハ2を1B−1B線における断面を模式的に示したものである。ただし、図1Bでは、断面を表すハッチングは図示を省略している。ウエハ2は、P層3(P型半導体層)と、N層4、5(N型半導体層)が積層している。なお、N層は、N型不純物を多く含むN+層5と、N+層5よりもN型不純物の含有量が少ないN−層4とで構成される。N−層4はN+層5よりも電気抵抗が高く、図1Bの構成のダイオードはPINダイオードと呼ばれる。本明細書では、N−層4とN+層5を合わせて「N層」と総称する。P層3、N層4及び5の生成方法は、よく知られているので説明は省略する。A method for reducing variation in forward voltage in the first embodiment will be described with reference to FIG. 1B. FIG. 1B schematically shows a cross section taken along
第1実施例の順電圧のばらつき低減方法では、N層側表面Bからヘリウムイオン(He+)81aをウエハ2の全面に照射する。ヘリウムイオンの照射強度(加速エネルギ)は、荷電粒子の到達深さがP層3のすぐ手前まで到達する大きさに調整されている。本実施例では、凹型のアブソーバ9を介してヘリウムイオンを照射する。アブソーバ9の前ではヘリウムイオン照射81aは、均一な強さを有している。アブソーバ9は、ウエハ2の中央領域R1に対向する領域の厚みが周縁領域R3に対向する領域よりも薄い凹型形状を有している。そのようなアブソーバ9を通過した後のヘリウムイオン照射81bは、中央領域R1ではエネルギが高く、周縁領域R3ではエネルギが低くなる。その結果、中央領域R1ではヘリウムイオンの飛程は長くなり、周縁領域R3では飛程が短くなる。別言すれば、第1実施例の順電圧のばらつき低減方法では、ウエハ2の平面視において、中央領域R1に照射するヘリウムイオンの深さ方向の到達位置が、周縁領域R3に照射するヘリウムイオンの到達位置よりもP層3(P層とN層との境界)に近くなるように荷電粒子を照射する。図1Bの符号Eが、ヘリウムイオンの到達位置を示している。ヘリウムイオンの到達位置でシリコン原子がはじき出され、点欠陥が生じるので、符号Eが示すX印は、ヘリウムイオン照射により発生する点欠陥を示している。図1Bに示すように、生成される点欠陥Eは、中央領域R1でP層3に近く、周縁に向かうにつれてP層3から離れる。なお、生成される点欠陥Eは、深さ方向に分布を有するが、ヘリウムイオン到達位置の深さ方向の分布幅は極めて小さく(例えば1.0ミクロン程度である)、ピークの位置を、ヘリウムイオンの到達位置とみなしてよい。In the forward voltage variation reducing method of the first embodiment, the entire surface of the
前述したように、点欠陥は安定ではなく、付近に存在する欠陥安定不純物と結び付いて安定化する。点欠陥と欠陥安定化不純物が結びついた欠陥は複合欠陥と呼ばれる。ヘリウムイオン照射によって形成された点欠陥は全てが複合欠陥となるわけではない。特に、ウエハ2の場合、領域に依存して欠陥安定化不純物の密度が異なり、密度の高い中央領域R1では高い比率で複合欠陥が生成され、密度が低い周縁領域R3では複合欠陥が生成される確率は低い。図中の「欠陥E」は、ヘリウムイオン照射直後は点欠陥を意味するが、点欠陥の一部は欠陥安定化不純物と結び付くので複合欠陥を意味することとなる。
As described above, point defects are not stable, but are stabilized in combination with defect stable impurities present in the vicinity. A defect in which a point defect and a defect stabilizing impurity are combined is called a composite defect. Not all point defects formed by helium ion irradiation become complex defects. In particular, in the case of the
他方、ヘリウムイオンの到達位置とP層との距離に依存して順電圧Vfが異なる。図2に、ヘリウムイオンの到達位置のP層からの距離と、順電圧Vfとの関係の一例を示す。図2のグラフは、複合欠陥の生成確立が欠陥安定化不純物の密度に依存しない、不純物高密度ウエハに一様にヘリウムイオンを照射した実験結果に基づくものである。この例では、イオン粒子の到達位置がP層から5ミクロン以下では順電圧Vfはほぼゼロであり、P層からの距離が17.5ミクロンでは順電圧Vfは0.05ボルトとなり、P層からの距離が30ミクロンでは順電圧Vfは0.10ボルトとなる。 On the other hand, the forward voltage Vf differs depending on the distance between the arrival position of helium ions and the P layer. FIG. 2 shows an example of the relationship between the distance from the P layer at the arrival position of helium ions and the forward voltage Vf. The graph of FIG. 2 is based on the experimental results of uniformly irradiating helium ions on a high-density impurity wafer, in which the formation of complex defects does not depend on the density of impurity-stabilizing impurities. In this example, the forward voltage Vf is almost zero when the arrival position of ion particles is 5 microns or less from the P layer, and the forward voltage Vf is 0.05 volts when the distance from the P layer is 17.5 microns. When the distance is 30 microns, the forward voltage Vf is 0.10 volts.
先に述べたように、ウエハ2にヘリウムイオンを一様に照射した場合、順電圧Vfは、中央領域R1では約0.15ボルトとなり、中間領域では約0.10ボルトとなり、周縁領域R3では約0.05ボルトとなる。それゆえ、ヘリウムイオン到達位置とP層との距離dが、中央領域R1ではd1=0.05ミクロン以下となり、中間領域R2ではd2=0.10ミクロンとなり、周縁領域R3ではd3=0.30ミクロンとなるようにアブソーバ9の厚みを調整すれば、イオン照射後の順電圧Vfは、ウエハ全面で概ね一定となる。図1Bでは、ヘリウムイオンEの到達位置とP層との距離dが、中央領域R1で最も短く、次いで中間領域R2で次に長く、周縁領域R3で最も長くなっていることを示されている。なお、ヘリウムイオンの照射強さは、ウエハの周方向には一定であり、照射されるヘリウムイオンの分布は、P層側に向かって中央が突出する凸状となる。
As described above, when the
次に、図3を参照して、第1実施例の変形例を説明する。第1実施例では、ヘリウムイオンを、ウエハ2のN層側から照射した。その際には、中央領域R1に対向する領域の厚みが周縁領域R3に対向する領域よりも薄いアブソーバ9を通じてN層側表面Bからヘリウムイオンを照射した。一様なヘリウムイオン照射81aは、アブソーバ9を通過した後の照射81bは、中央領域に照射されるヘリウムイオンのエネルギが周縁領域に照射されるヘリウムイオンのエネルギよりも高くなってウエハ2に到達する。その結果、中央領域R1ではP層に近く、周縁領域R3ではP層から遠くなっている欠陥Eの分布を得ることができる。同じ効果は、中央領域R1に対向する領域の厚みが周縁領域R3に対向する領域よりも厚いアブソーバ39を通じてP層側表面Fからヘリウムイオンを照射しても得られる(図3参照)。一様なヘリウムイオン照射81aは、中央領域R1に照射されるヘリウムイオンのエネルギが周縁領域R3に照射されるヘリウムイオンのエネルギよりも低くなってウエハ2に到達する(照射81c)。その結果、中央領域R1ではP層に近く、周縁領域R3ではP層から遠くなっている欠陥Eの分布を得ることができる。図3は、中央領域R1におけるヘリウムイオン到達位置とP層との距離d1が、周縁領域R3におけるヘリウムイオン到達位置とP層との距離d3よりも短いことを示している。
Next, a modification of the first embodiment will be described with reference to FIG. In the first embodiment, helium ions were irradiated from the N layer side of the
(第2実施例)次に、図4Aと図4Bを参照して第2実施例の順電圧のばらつき低減方法を説明する。この実施例では、N層(特にN型不純物を高密度に含むN+層5)の厚みが、欠陥安定化不純物密度の低い中央領域で薄く、欠陥安定化不純物密度の高い周縁領域で厚いウエハ42を準備する。そのウエハ42のN層側表面Bからウエハ全面にエネルギが一様なヘリウムイオン81aを照射する(図4A参照)。ヘリウムイオンのエネルギは一定なので、ヘリウムイオンの飛程は、N層表面Bから一定の深さとなる。ただし、N層の厚みが中央領域で薄く、周縁領域で厚いので、ヘリウムイオンの到達位置とP層(P層とN層の境界)との間の距離は、中央領域で短く、周縁領域で長くなる。即ち、ヘリウムイオンの照射によって生成される欠陥Eは、中央領域でP層3に近く、周縁にいくほどP層から遠くなる分布を有することになる。(Second Embodiment) Next, a forward voltage variation reducing method of the second embodiment will be described with reference to FIGS. 4A and 4B. In this embodiment, the thickness of the N layer (particularly the N + layer 5 containing N-type impurities in a high density) is thin in the central region where the defect stabilizing impurity density is low and thick in the peripheral region where the defect stabilizing impurity density is high. 42 is prepared. The entire surface of the
次に、図4Bに示すように、N層側の表面を平坦に削り取る。図4Bにおいて、符号RVが示す破線部分が、削り取る部分を示している。N層側表面を削り取ると、第1実施例と同様に、順電圧Vfのばらつきが抑制されたウエハが得られる。 Next, as shown in FIG. 4B, the surface on the N layer side is cut off flatly. In FIG. 4B, the broken line portion indicated by the symbol RV indicates the portion to be scraped off. When the surface of the N layer side is scraped off, a wafer in which the variation in the forward voltage Vf is suppressed is obtained as in the first embodiment.
(第3実施例)次に、図5Aから図5Cを参照して、第3実施例のばらつき低減方法を説明する。ウエハ2は、図1Aに示したウエハと同じタイプであり、N層において、中央領域で欠陥安定化不純物の密度が高く、周縁領域では低い。この実施例では、欠陥安定化不純物の密度が高い中央領域ではヘリウムイオンの照射密度を低く、欠陥安定化不純物の密度が低い周縁領域にはヘリウムイオンの照射密度を高くする。なお、照射密度は、ウエハ単位面積当たりに照射するヘリウムイオンの量を意味する。照射密度と順電圧Vfの関係の一例を図6に例示する。
(Third Embodiment) Next, the variation reducing method of the third embodiment will be described with reference to FIGS. 5A to 5C. The
照射するヘリウムイオンのエネルギはウエハ全面で一定でよい。欠陥安定化不純物密度の低い周縁領域に高密度のヘリウムイオンを照射することで、複合欠陥が生成される可能性を高くして、中央領域で生成される複合欠陥の密度とのバランスをとる。 The energy of helium ions to be irradiated may be constant over the entire surface of the wafer. By irradiating a peripheral region with a low defect stabilizing impurity density with high-density helium ions, the possibility of generating a composite defect is increased, and a balance with the density of the composite defect generated in the central region is achieved.
ウエハの面内でヘリウムイオンの密度を異ならしめる方法を、図5A〜図5Cを使って説明する。この例では、エネルギが一定のヘリウムイオンを3回照射する。第1回目は、エネルギが一定のヘリウムイオン82aをウエハの全面に照射する。その結果、ウエハの全領域R11で打ち込まれるイオンの面密度は一定となる(図5A)。
A method for varying the density of helium ions in the plane of the wafer will be described with reference to FIGS. 5A to 5C. In this example, helium ions having a constant energy are irradiated three times. In the first round, the entire surface of the wafer is irradiated with
次に、ウエハ2の中央領域のみを覆う小径の第1遮蔽板59aを通じてエネルギが一定のヘリウムイオン82bを照射する。第1遮蔽板59aは、ヘリウムイオンを通さない。それゆえ、第1遮蔽板59aで覆われた範囲ではヘリウムイオンがウエハ2に届かず、打ち込まれたヘリウムイオンの密度は第1回目の照射時のままである。他方、第1遮蔽板59aで覆われていない領域には、第2回目のヘリウムイオン照射82bが到達するので、打ち込まれるヘリウムイオンの密度が高まる(図5B)。図5Bにおいて、中央領域R21におけるヘリウムイオン密度よりも、その周囲の領域R22におけるヘリウムイオン密度が高くなる。
Next,
次に、第1遮蔽板59aよりも径が大きい第2遮蔽板59bを通じてエネルギが一定のヘリウムイオン82cを照射する。第2遮蔽板59bもヘリウムイオンを通さず、それゆえ、第2遮蔽板59bで覆われた範囲ではヘリウムイオンがウエハ2に届かず、打ち込まれたヘリウムイオンの密度は第2回目の照射時のままである。他方、第2遮蔽板59bで覆われていない領域には、第3回目のヘリウムイオン照射82cが到達するので、打ち込まれるヘリウムイオンの密度がさらに高まる(図5C)。結局、中央領域R31では打ち込まれるヘリウムイオンの密度がもっとも低く、中央領域R31の周囲の中間領域R32では、打ち込まれるヘリウムイオンの密度が中央領域R31に次に高く、中間領域R32の周囲の周縁領域R33では、打ち込まれるヘリウムイオンの密度が最も高くなる(図5C参照)。こうして、中央領域で打ち込まれるヘリウムイオンの密度が最も低く、周縁にいくほど密度が高くなる分布を実現できる。前述したように、ヘリウムイオンの到達位置には点欠陥Eが生成される。周縁領域では中央領域と比較して欠陥安定化不純物の密度は低いが点欠陥の密度が中央領域と比較して高くなるため、結果として生成される複合欠陥の密度は中央領域と周縁領域で均一化される。その結果、面内での順電圧Vfのばらつきを抑制することができる。
Next,
(第4実施例)次に、順電圧のばらつき低減方法の第4実施例を説明する。第4実施例は、第1実施例から第3実施例で用いたウエハとは欠陥安定化不純物の分布が異なるウエハに対して本技術を適用したものである。図7Aに示すウエハ62は、平面図において、N層における欠陥安定化不純物の密度が、中央領域R4で最も低く、中間領域R5で次に高く、周縁領域R6で最も高い。それゆえ、このウエハ62の全面にエネルギが一定のヘリウムイオンを照射すると、中央領域R4での順電圧Vfが低くなり、周縁に向かうにつれて順電圧Vfが高くなるばらつきが生じる。そこで、この実施例では、中央領域R4に対向する領域の厚みが周縁領域R6に対向する領域よりも厚いアブソーバ69を通じてN層表面Bの側から一様なヘリウムイオン83aを照射する(図7B)。なお、図7Bは、図7Aのウエハ2を7B−7B線における断面を模式的に示したものである。ただし、図7Bでは、断面を表すハッチングは図示を省略している。
(Fourth Embodiment) Next, a fourth embodiment of the forward voltage variation reducing method will be described. In the fourth embodiment, the present technology is applied to a wafer having a distribution of defect stabilizing impurities different from that of the wafer used in the first to third embodiments. In the plan view of the
アブソーバ69を通過した後のヘリウムイオン照射83cは、中央領域でエネルギが低く、周縁領域でエネルギが高い分布を有する。このヘリウムイオンが照射されると、ウエハ62では、ヘリウムイオンの到達位置が、中央領域R4でP層3(P層とN層との境界)から最も遠く、周縁に近づくにつれてP層3に近づく分布となる。ヘリウムイオンの到達位置は、結合欠陥の位置と等価である。このウエハ62では、中央領域R4では、複合欠陥Eの密度は低いがその位置はP層3から遠く、周縁領域R6ではその逆に複合欠陥Eの密度は高いがその位置はP層3に近い。複合欠陥Eの位置がP層3から遠いことは、順電圧Vfを高める傾向がある。それゆえ、欠陥安定化不純物の密度が中央領域R4で低く、周縁領域R6で高いことと、P層からヘリウムイオンの到達位置までの距離が中央領域R4で遠く、周縁領域R6で近いことは、順電圧Vfへの寄与が相殺し、その結果、順電圧Vfの面内ばらつきが抑制される。
The helium ion irradiation 83c after passing through the
第1〜第3実施例で使用したウエハ2と、第4実施例で使用したウエハ62は、ともに不純物低密度ウエハであるが、N層に含まれる欠陥安定化不純物の面内分布が異なる。しかし、本明細書が開示する技術は、欠陥安定化不純物の分布のばらつきが異なるいずれのウエハに対しても適用可能である。即ち、本明細書が開示する技術は、N層における欠陥安定化不純物の分布が面内でばらついているウエハの順電圧Vfのばらつきを低減する方法を提供する。例えば、欠陥安定化不純物の密度が、ウエハ平面視において中央領域で低く、周縁領域で高い場合は、荷電粒子の照射密度が周縁領域よりも中央領域で高くなるように照射すればよい。あるいは、照射する荷電粒子のウエハ深さ方向の到達位置が、周縁領域よりも中央領域においてP層から遠くなるように荷電粒子を照射すればよい。本明細書が開示する技術を、欠陥安定化不純物のばらつきを一般化して表現すれば、次のとおりである。この明細書が開示する技術は、ウエハの面内の順電圧Vfのばらつきを低減する方法である。より具体的には、P型半導体層とN型半導体層が積層している半導体ウエハに荷電粒子を照射してN型半導体層に欠陥を生じさせて順電圧のばらつきを低減する方法である。この明細書が開示する技術は、特に、N層に含まれる欠陥安定化不純物の密度が、4.0xE+17[atom/cm3]よりも小さいウエハに適している。その方法では、半導体ウエハの平面視において、不純物の密度に応じて深さ方向の到達位置あるいは照射密度が異なるように荷電粒子を照射する。より具体的には、本明細書が開示する方法では、半導体ウエハの平面視において、N層に不純物を第1密度で含む第1領域に照射するイオン(荷電粒子)のウエハ深さ方向の到達位置が、不純物を第1密度よりも低い第2密度で含む第2領域に照射するイオンの到達位置よりもP層に近くなるようにイオンを照射する。あるいは、第1領域に照射するイオンの照射密度が、第2領域に照射するイオンの照射密度よりも低くなるようにイオンを照射する。上記の表現は、第1〜第4実施例を含む。第1〜第3実施例では、中央領域が第1領域の一例に相当し、周縁領域が第2領域の一例に相当する。また、第4実施例では、周縁領域が第1領域の一例に相当し、中央領域が第2領域の一例に相当する。The
(第5実施例)さらに、本明細書が開示する技術の別の実施例を、図8を参照して説明する。本明細書が開示する技術は、照射するヘリウムイオンのエネルギ、あるいは、密度を、ウエハ面内の各領域における欠陥安定化不純物の密度に応じて変更する。その方法は、ヘリウムイオンビームを照射するビームガン71を、ウエハ面内でスキャンすることのできる装置で実現できる。図8のビームガン71は、ウエハ上をスキャンしながらウエハ72のN層側表面72bからヘリウムイオンビームを照射することができる。スキャンスピードを遅くすれば、イオンの密度(即ち、生成される点欠陥の密度)が高くなる。ビームのエネルギを強めれば、飛程が大きくなり、生成される点欠陥の位置がP層に近くなる。従って、ビームガン71を用いることで、第1実施例から第4実施例と同じ結果を得ることができる。
(Fifth Embodiment) Further, another embodiment of the technique disclosed in this specification will be described with reference to FIG. The technology disclosed in the present specification changes the energy or density of helium ions to be irradiated according to the density of defect stabilizing impurities in each region in the wafer surface. This method can be realized by an apparatus capable of scanning the
実施例で説明した技術に関する留意点を述べる。実施例では、不純物低密度ウエハのN層にヘリウムイオンを照射し、点欠陥を生成する。照射する荷電粒子はヘリウムイオンに限られない。照射する荷電粒子は、プロトンや電子であってもよい。 Points to be noted regarding the technology described in the embodiments will be described. In the embodiment, helium ions are irradiated to the N layer of the impurity low density wafer to generate point defects. The charged particles to be irradiated are not limited to helium ions. The charged particles to be irradiated may be protons or electrons.
荷電粒子の照射は、ウエハの全面に行わなくともよい。RCIGBTを作成する際にダイオードを生成する領域に対して離散的に荷電粒子を生成してもよい。その場合であっても、欠陥安定化不純物の含有密度が高い領域には、低い領域と比較して高い密度で荷電粒子を照射する。あるいは、欠陥安定化不純物の含有密度が高い領域には、低い領域と比較してP層に近い位置まで達するように荷電粒子を照射する。 Irradiation of charged particles may not be performed on the entire surface of the wafer. When the RCIGBT is created, charged particles may be generated discretely with respect to the region where the diode is generated. Even in such a case, the charged particle is irradiated to the region where the content density of the defect stabilizing impurity is high as compared with the low region. Alternatively, the charged particle is irradiated to the region where the content density of the defect stabilizing impurity is high so as to reach a position closer to the P layer as compared with the low region.
上記したいずれかの実施例で順電圧Vfの面内ばらつきを抑制したウエハを使えば、一つのウエハから作られる複数のRCIGBTの順電圧特性のばらつきを小さくすることができる。 If a wafer in which the in-plane variation of the forward voltage Vf is suppressed in any of the above-described embodiments, the variation in the forward voltage characteristics of a plurality of RCIGBTs made from one wafer can be reduced.
基礎的データとして、不純物の一つである酸素を例に、不純物の含有密度と順方向電圧Vfの関係の具体例を紹介する。図9は、酸素の含有密度が2.0xE+17[atom/cm3]の半導体ウエハと、4.0xE+17[atom/cm3]のウエハについて、順電圧Vfと逆回復損失Qrrを計測した結果である。なお、図9の結果は、幾つかの計測値の平均を示している。図9から理解されるように、酸素の含有密度が高いと順方向電圧が高くなる傾向がある。一例では、酸素含有密度に2倍の差があると、順方向電圧で1.0[V]の差が生じる。発明者らの測定では、一サンプルの半導体ウエハに、酸素濃度が2.0xE+17[atom/cm3]の領域と4.0xE+17[atom/cm3]の領域の双方が観測された。As basic data, a specific example of the relationship between the impurity density and the forward voltage Vf will be introduced by taking oxygen as one of the impurities as an example. FIG. 9 shows the results of measuring the forward voltage Vf and the reverse recovery loss Qrr for a semiconductor wafer having an oxygen density of 2.0 × E + 17 [atom / cm 3 ] and a wafer having 4.0 × E + 17 [atom / cm 3 ]. . In addition, the result of FIG. 9 has shown the average of several measured values. As can be understood from FIG. 9, the forward voltage tends to increase when the oxygen content density is high. In one example, if there is a two-fold difference in oxygen-containing density, a difference of 1.0 [V] occurs in the forward voltage. According to the measurement by the inventors, both a region having an oxygen concentration of 2.0 × E + 17 [atom / cm 3 ] and a region having a concentration of 4.0 × E + 17 [atom / cm 3 ] were observed on one semiconductor wafer.
また、図9に示すように、酸素含有密度と逆回復損失の間にも特定の関係がある。酸素の含有密度が高いと逆回復損失が小さくなる傾向がある。 Further, as shown in FIG. 9, there is also a specific relationship between the oxygen content density and the reverse recovery loss. When the oxygen content density is high, the reverse recovery loss tends to be small.
本発明の代表的かつ非限定的な具体例について、図面を参照して詳細に説明した。この詳細な説明は、本発明の好ましい例を実施するための詳細を当業者に示すことを単純に意図しており、本発明の範囲を限定することを意図したものではない。また、開示された追加的な特徴ならびに発明は、さらに改善された順電圧のばらつき低減方法を提供するために、他の特徴や発明とは別に、又は共に用いることができる。 Representative and non-limiting specific examples of the present invention have been described in detail with reference to the drawings. This detailed description is intended merely to present those skilled in the art with the details for practicing the preferred embodiments of the present invention and is not intended to limit the scope of the invention. In addition, the disclosed additional features and inventions can be used separately from or in conjunction with other features and inventions to provide further improved forward voltage variation reduction methods.
また、上記の詳細な説明で開示された特徴や工程の組み合わせは、最も広い意味において本発明を実施する際に必須のものではなく、特に本発明の代表的な具体例を説明するためにのみ記載されるものである。さらに、上記の代表的な具体例の様々な特徴、ならびに、独立及び従属請求項に記載されるものの様々な特徴は、本発明の追加的かつ有用な実施形態を提供するにあたって、ここに記載される具体例のとおりに、あるいは列挙された順番のとおりに組合せなければならないものではない。 Further, the combinations of features and steps disclosed in the above detailed description are not indispensable when practicing the present invention in the broadest sense, and are only for explaining representative specific examples of the present invention. It is described. Moreover, various features of the representative embodiments described above, as well as various features of those set forth in the independent and dependent claims, are described herein in providing additional and useful embodiments of the invention. They do not have to be combined in the specific examples or in the order listed.
本明細書及び/又は請求の範囲に記載された全ての特徴は、実施例及び/又は請求の範囲に記載された特徴の構成とは別に、出願当初の開示ならびに請求の範囲に記載された特定事項に対する限定として、個別に、かつ互いに独立して開示されることを意図するものである。さらに、全ての数値範囲及びグループ又は集団に関する記載は、出願当初の開示ならびに請求の範囲に記載された特定事項に対する限定として、それらの中間の構成を開示する意図を持ってなされている。 All the features described in this specification and / or the claims are independent of the configuration of the features described in the examples and / or the claims. As a limitation to the matter, it is intended to be disclosed individually and independently of each other. Furthermore, all numerical ranges and descriptions regarding groups or groups are intended to disclose intermediate configurations as a limitation to the specific matters described in the original disclosure and claims.
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
Claims (6)
半導体ウエハの平面視において、不純物を第1密度で含む第1領域に照射する荷電粒子の照射密度が、不純物を第1密度よりも低い第2密度で含む第2領域に照射する荷電粒子の照射密度よりも低くなるように荷電粒子を照射して、点欠陥と不純物が結びついた複合欠陥のばらつきを照射前と比べて小さくすることを特徴とする順電圧のばらつき低減方法。 It is an N-type semiconductor wafer containing an impurity associated with a point defect, and is a method for reducing variations in forward voltage of a semiconductor wafer in which the density of the impurity varies in a plan view of the semiconductor wafer.
Irradiation of charged particles for irradiating a second region including an impurity at a second density lower than the first density in the plan view of the semiconductor wafer. A method for reducing variation in forward voltage, characterized by irradiating charged particles so as to be lower than the density, and reducing variation in compound defects in which point defects and impurities are combined as compared to before irradiation.
前記不純物は、点欠陥と結びついて複合欠陥となるものであり、
半導体ウエハの平面視において、不純物を第1密度で含む第1領域に照射する荷電粒子の到達位置が、不純物を第1密度よりも低い第2密度で含む第2領域に照射する荷電粒子の到達位置よりもP型半導体層に近くなるように荷電粒子を照射し、点欠陥と不純物が結びついた複合欠陥のばらつきを照射前と比べて小さくする、ことを特徴とする半導体ウエハの順電圧のばらつき低減方法。 A semiconductor wafer in which a P-type semiconductor layer and an N-type semiconductor layer are stacked, and the variation in forward voltage of the semiconductor wafer in which the density of impurities contained in the N-type semiconductor layer varies in a plan view of the semiconductor wafer. Is a way to reduce,
The impurities are combined with point defects to become composite defects,
In the plan view of the semiconductor wafer, the arrival position of the charged particles that irradiate the first region containing the impurity at the first density reaches the second region that contains the impurity at the second density lower than the first density. Irradiating charged particles closer to the P-type semiconductor layer than the position, and reducing the variation of the composite defect in which point defects and impurities are combined compared to before the irradiation, variation in forward voltage of the semiconductor wafer Reduction method.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/056112 WO2014136215A1 (en) | 2013-03-06 | 2013-03-06 | Method for reducing variations in forward voltage of semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6052392B2 true JP6052392B2 (en) | 2016-12-27 |
JPWO2014136215A1 JPWO2014136215A1 (en) | 2017-02-09 |
Family
ID=51490778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015504049A Expired - Fee Related JP6052392B2 (en) | 2013-03-06 | 2013-03-06 | Method for reducing forward voltage variation of semiconductor wafer |
Country Status (6)
Country | Link |
---|---|
US (1) | US9337058B2 (en) |
JP (1) | JP6052392B2 (en) |
CN (1) | CN104160488B (en) |
DE (1) | DE112013006780B4 (en) |
TW (1) | TWI512970B (en) |
WO (1) | WO2014136215A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140374882A1 (en) * | 2013-06-21 | 2014-12-25 | Infineon Technologies Austria Ag | Semiconductor Device with Recombination Centers and Method of Manufacturing |
JP6787690B2 (en) * | 2016-05-19 | 2020-11-18 | ローム株式会社 | High-speed diode and its manufacturing method |
JP6665713B2 (en) * | 2016-06-28 | 2020-03-13 | トヨタ自動車株式会社 | Semiconductor device |
US10651281B1 (en) * | 2018-12-03 | 2020-05-12 | Globalfoundries Inc. | Substrates with self-aligned buried dielectric and polycrystalline layers |
WO2021152651A1 (en) * | 2020-01-27 | 2021-08-05 | 三菱電機株式会社 | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108346A (en) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | Chip type semiconductor element and its manufacturing method |
JP2008091705A (en) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2010222241A (en) * | 2009-02-25 | 2010-10-07 | Sumco Corp | Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt |
JP2010265143A (en) * | 2009-05-15 | 2010-11-25 | Sumco Corp | Method for producing silicon single crystal, and method for producing silicon wafer |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4230791A (en) * | 1979-04-02 | 1980-10-28 | General Electric Company | Control of valley current in a unijunction transistor by electron irradiation |
US6828690B1 (en) | 1998-08-05 | 2004-12-07 | Memc Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
EP1110236B1 (en) | 1998-08-05 | 2006-10-18 | MEMC Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
DE19835528A1 (en) * | 1998-08-06 | 2000-02-10 | Asea Brown Boveri | Method for adjusting the carrier life in a semiconductor component |
WO2001099144A2 (en) * | 2000-06-22 | 2001-12-27 | Proteros, Llc | Ion implantation uniformity correction using beam current control |
JP5080744B2 (en) | 2006-03-17 | 2012-11-21 | 株式会社豊田中央研究所 | Semiconductor device and manufacturing method thereof |
JP2011044529A (en) * | 2009-08-20 | 2011-03-03 | Mitsubishi Electric Corp | Metallic mask |
EP2477226B1 (en) * | 2009-09-07 | 2016-06-22 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device including semiconductor substrate having diode region and igbt region |
WO2011074075A1 (en) * | 2009-12-15 | 2011-06-23 | トヨタ自動車株式会社 | Method for manufacturing semiconductor device |
JP2011129619A (en) * | 2009-12-16 | 2011-06-30 | Toyota Motor Corp | Method of manufacturing semiconductor device |
JP5499692B2 (en) * | 2009-12-24 | 2014-05-21 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP5605073B2 (en) * | 2010-08-17 | 2014-10-15 | 株式会社デンソー | Semiconductor device |
WO2012063342A1 (en) * | 2010-11-10 | 2012-05-18 | トヨタ自動車株式会社 | Method of manufacturing semiconductor device |
-
2013
- 2013-03-06 DE DE112013006780.3T patent/DE112013006780B4/en not_active Expired - Fee Related
- 2013-03-06 CN CN201380001765.0A patent/CN104160488B/en not_active Expired - Fee Related
- 2013-03-06 US US14/769,011 patent/US9337058B2/en not_active Expired - Fee Related
- 2013-03-06 JP JP2015504049A patent/JP6052392B2/en not_active Expired - Fee Related
- 2013-03-06 WO PCT/JP2013/056112 patent/WO2014136215A1/en active Application Filing
-
2014
- 2014-02-27 TW TW103106770A patent/TWI512970B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108346A (en) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | Chip type semiconductor element and its manufacturing method |
JP2008091705A (en) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2010222241A (en) * | 2009-02-25 | 2010-10-07 | Sumco Corp | Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt |
JP2010265143A (en) * | 2009-05-15 | 2010-11-25 | Sumco Corp | Method for producing silicon single crystal, and method for producing silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
TWI512970B (en) | 2015-12-11 |
JPWO2014136215A1 (en) | 2017-02-09 |
US20160005622A1 (en) | 2016-01-07 |
CN104160488A (en) | 2014-11-19 |
DE112013006780T5 (en) | 2015-12-17 |
TW201501291A (en) | 2015-01-01 |
DE112013006780B4 (en) | 2021-01-21 |
US9337058B2 (en) | 2016-05-10 |
CN104160488B (en) | 2016-08-31 |
WO2014136215A1 (en) | 2014-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6052392B2 (en) | Method for reducing forward voltage variation of semiconductor wafer | |
US11239324B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP6428945B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6311840B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6516957B2 (en) | Method of manufacturing epitaxial wafer and method of manufacturing bonded wafer | |
US20080079119A1 (en) | Semiconductor device and method for manufacturing the same | |
JP6708266B2 (en) | Semiconductor device | |
JP5261324B2 (en) | Semiconductor device and manufacturing method thereof | |
KR102029647B1 (en) | Defect density evaluation method for silicon single-crystal substrate | |
WO2012169022A1 (en) | Semiconductor device and method for producing same | |
JP6109432B2 (en) | Method for manufacturing power semiconductor device | |
JP2007158320A (en) | Semiconductor device and method of manufacturing the same | |
JP5561217B2 (en) | Method for measuring lifetime value and method for selecting wafer using the same | |
JP2007251003A (en) | Semiconductor device and method for manufacturing the same | |
JP2015119039A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6365790B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2010114368A (en) | Semiconductor device and method of manufacturing the same | |
JP2008172145A (en) | Method for manufacturing diode | |
WO2024122541A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US11799022B2 (en) | Semiconductor device comprising a buffer layer including a complex defect of interstice carbon and interstice oxygen | |
JP5609078B2 (en) | Manufacturing method of semiconductor device | |
CN106158928A (en) | Semiconductor device and manufacture method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6052392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |