JP5261324B2

JP5261324B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP5261324B2
Application number: JP2009195633A
Authority: JP
Inventors: 信也山崎; 仁坂根; 成志伊藤
Original assignee: Toyota Motor Corp; S H I Examination and Inspection Ltd
Current assignee: Toyota Motor Corp; S H I Examination and Inspection Ltd
Priority date: 2009-08-26
Filing date: 2009-08-26
Publication date: 2013-08-14
Anticipated expiration: 2029-08-26
Also published as: JP2011049300A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device whose leak current can be reduced while actualizing a life-time control function for a carrier, and a method of manufacturing the same. <P>SOLUTION: The semiconductor device 100 includes an anode region 6, a cathode region 2, and a drift region 4. In the drift region 4, a plurality of crystal defects are formed at both positions shallower and deeper than an intermediate depth D2 of the drift region 4. A crystal defect formed in the drift region 4 includes a crystal defect of a trap level generated by performing termination processing to the crystal defect formed in a region of <0.2 eV in an energy difference from the center of a band gap. The crystal defect of the trap level generated by performing termination processing to the crystal defect formed in the region of <0.2 eV in the energy difference from the center of the band gap is small in dependency with respect to a leak current. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置とその製造方法に関する。特に、シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が形成されている半導体装置とその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof. In particular, the present invention relates to a semiconductor device in which crystal defects for controlling the lifetime of carriers are formed in a silicon substrate and a manufacturing method thereof.

半導体装置の製造過程において、シリコン基板内に結晶欠陥を形成することによって、シリコン基板内におけるキャリアのライフタイムを制御する技術が知られている。この技術では、シリコン基板内に形成された結晶欠陥によって、キャリアの再結合が促進されてキャリアのライフタイムが短縮される。なお、結晶欠陥とは、シリコン基板の結晶構造に乱れを生じさせるものを意味し、格子欠陥、即ち、シリコン原子の一部が欠落した空孔や格子位置から外れたシリコン原子である格子間シリコンだけでなく、不純物原子や不純物原子と格子欠陥との複合体や集合体をも含む意味である。 A technique for controlling the lifetime of carriers in a silicon substrate by forming crystal defects in the silicon substrate during the manufacturing process of the semiconductor device is known. In this technique, carrier recombination is promoted by a crystal defect formed in the silicon substrate, and the lifetime of the carrier is shortened. The crystal defect means that the crystal structure of the silicon substrate is disturbed, and is a lattice defect, that is, an interstitial silicon that is a vacancy in which a part of the silicon atom is missing or a silicon atom deviated from the lattice position In addition to the above, it also includes a complex or aggregate of impurity atoms or impurity atoms and lattice defects.

特許文献１に、キャリアのライフタイム制御機能を実現できるダイオードの製造方法が開示されている。この製造方法では、シリコン基板の表面に臨む範囲にアノード領域を形成する。次に、シリコン基板の裏面に臨む範囲にカソード領域を形成する。アノード領域とカソード領域の間にはドリフト領域が形成される。次に、シリコン基板の表面からヘリウムイオンを照射し、ドリフト領域の中間深さより浅い位置に結晶欠陥を形成する。次に、シリコン基板の裏面からヘリウムイオンを照射し、ドリフト領域の中間深さより深い位置に結晶欠陥を形成する。この製造方法によると、シリコン基板の中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されるため、良好なスイッチング機能を確保することができる。 Patent Document 1 discloses a diode manufacturing method capable of realizing a carrier lifetime control function. In this manufacturing method, the anode region is formed in a range facing the surface of the silicon substrate. Next, a cathode region is formed in a range facing the back surface of the silicon substrate. A drift region is formed between the anode region and the cathode region. Next, helium ions are irradiated from the surface of the silicon substrate to form crystal defects at a position shallower than the intermediate depth of the drift region. Next, helium ions are irradiated from the back surface of the silicon substrate to form crystal defects at a position deeper than the intermediate depth of the drift region. According to this manufacturing method, since a crystal defect is formed at both a position shallower than the intermediate depth of the silicon substrate and a deep position, a good switching function can be ensured.

特開平８−１０２５４５号公報JP-A-8-102545

しかしながら、特許文献１の技術では、ドリフト領域内に形成されている結晶欠陥の量が多くなると、半導体装置に逆方向電圧を印加したときに、結晶欠陥に起因するリーク電流が増加する。一方で、リーク電流を低減するためにドリフト領域内に形成されている結晶欠陥の量を低減させると、ドリフト領域内でキャリアの再結合が促進されなくなる。このため、キャリアのライフタイム制御機能を実現することができない。 However, in the technique of Patent Document 1, when the amount of crystal defects formed in the drift region increases, a leakage current due to the crystal defects increases when a reverse voltage is applied to the semiconductor device. On the other hand, when the amount of crystal defects formed in the drift region is reduced in order to reduce the leakage current, carrier recombination is not promoted in the drift region. For this reason, the lifetime control function of the carrier cannot be realized.

上記の課題に鑑み、本発明は、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置を提供することを目的とする。また、そのような半導体装置を製造する方法を提供することをも目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device capable of reducing a leakage current while realizing a lifetime control function of carriers. Another object of the present invention is to provide a method for manufacturing such a semiconductor device.

本発明の発明者らは、上記の課題を解決するため、ダイオードのドリフト領域内に形成されている結晶欠陥とその結晶欠陥に起因するリーク電流の関係を検討した。その結果、下記のことが判明した。
図１２に、ドリフト領域内に形成されている結晶欠陥のバンドギャップの中心からのエネルギー差とリーク電流の関係を表すグラフを示す。ここでいうバンドギャップの中心からのエネルギー差とは、結晶欠陥が形成されているトラップ準位のエネルギーと、バンドギャップの中心位置のエネルギーとの間のエネルギー差をいう。図１２において、横軸は、ドリフト領域内に形成されている結晶欠陥のバンドギャップの中心からのエネルギー差Ｅｇａｐ（ｅＶ）を示す。縦軸は、ドリフト領域内に形成されている結晶欠陥によって生じるリーク電流を規格化した電流値Ｉｌｅａｋ（Ａ）を示す。バンドギャップの中心からのエネルギー差Ｅｇａｐは、結晶欠陥のトラップ準位の深さが浅くなるにつれて増加する。図１２に示すように、バンドギャップの中心からのエネルギー差Ｅｇａｐが減少するにつれて、即ち、結晶欠陥のトラップ準位の深さが深くなるにつれて、リーク電流の電流値Ｉｌｅａｋは増加する。特に、バンドギャップの中心からのエネルギー差Ｅｇａｐが０．２ｅＶを境界としてリーク電流Ｉｌｅａｋが急激に増加する。以下の説明では、バンドギャップの中心からのエネルギー差が０．２ｅＶ未満のトラップ準位を、深いトラップ準位という。また、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上のトラップ準位を、浅いトラップ準位という。図１２のグラフから、リーク電流の電流値Ｉｌｅａｋは深いトラップ準位の結晶欠陥に対する依存性が強いことが分かる。 In order to solve the above-described problems, the inventors of the present invention have studied the relationship between crystal defects formed in the drift region of the diode and leakage current resulting from the crystal defects. As a result, the following was found.
FIG. 12 is a graph showing the relationship between the energy difference from the center of the band gap of the crystal defect formed in the drift region and the leakage current. The energy difference from the center of the band gap here means an energy difference between the energy of the trap level where the crystal defect is formed and the energy of the center position of the band gap. In FIG. 12, the horizontal axis represents the energy difference Egap (eV) from the center of the band gap of the crystal defect formed in the drift region. The vertical axis represents a current value Ileak (A) obtained by standardizing a leakage current generated by a crystal defect formed in the drift region. The energy difference Egap from the center of the band gap increases as the depth of the trap level of the crystal defect decreases. As shown in FIG. 12, the current value Ileak of the leakage current increases as the energy difference Egap from the center of the band gap decreases, that is, as the trap level depth of the crystal defect increases. In particular, the leakage current Ileak increases abruptly when the energy difference Egap from the center of the band gap is 0.2 eV as a boundary. In the following description, a trap level whose energy difference from the center of the band gap is less than 0.2 eV is referred to as a deep trap level. A trap level having an energy difference of 0.2 eV or more from the center of the band gap is called a shallow trap level. From the graph of FIG. 12, it can be seen that the current value Ileak of the leakage current is strongly dependent on the crystal defects of the deep trap level.

図１３に、各トラップ準位の結晶欠陥の密度とその結晶欠陥に起因するリーク電流の関係を表すグラフを示す。図１３において、横軸は、各トラップ準位の結晶欠陥の密度Ｎｔ（ｃｍ^−３）を示しており、図の左側から右側に向かって結晶欠陥の密度Ｎｔが増加している。縦軸は、リーク電流を規格化した電流値Ｉｌｅａｋ（Ａ）を示す。図１３に示すように、深いトラップ準位では、結晶欠陥の密度Ｎｔが増加するにつれてリーク電流の電流値Ｉｌｅａｋが増加する。これに対し、浅いトラップ準位の結晶欠陥では、結晶欠陥の密度が増加してもリーク電流の電流値Ｉｌｅａｋの増加率は低い。従って、リーク電流の電流値Ｉｌｅａｋは、浅いトラップ準位の結晶欠陥の密度に比して深いトラップ準位の結晶欠陥の密度に対する依存性が強いことが分かる。 FIG. 13 is a graph showing the relationship between the density of crystal defects at each trap level and the leakage current resulting from the crystal defects. In FIG. 13, the horizontal axis indicates the crystal defect density Nt (cm ⁻³ ) at each trap level, and the crystal defect density Nt increases from the left side to the right side of the figure. The vertical axis represents the current value Ileak (A) obtained by standardizing the leakage current. As shown in FIG. 13, at the deep trap level, the current value Ileak of the leakage current increases as the density of crystal defects Nt increases. On the other hand, in the crystal defect of the shallow trap level, the increase rate of the leak current value Ileak is low even if the density of crystal defects increases. Therefore, it can be seen that the current value Ileak of the leakage current is more dependent on the density of crystal defects at deep trap levels than at the density of crystal defects at shallow trap levels.

図１４に、各トラップ準位の結晶欠陥の密度と順方向電圧の関係を表すグラフを示す。半導体装置では、キャリアのライフタイムが短縮するにつれて順方向電圧が増加する。このため、順方向電圧を測定することによってキャリアのライフタイム制御機能を確認することができる。図１４において、横軸は、各トラップ準位の結晶欠陥の密度Ｎｔ（ｃｍ^−３）であり、図の左側から右側に向かって結晶欠陥の密度Ｎｔが増加することを示す。縦軸は順方向電圧を規格化した電圧Ｖｆ（Ｖ）を示す。図１４に示すように、結晶欠陥の密度Ｎｔが増加するにつれて順方向電圧Ｖｆが増加する。ここで図１４のグラフでは、深いトラップ準位の結晶欠陥と浅いトラップ準位の結晶欠陥の両者において、結晶欠陥の密度Ｎｔが増加するにつれて順方向電圧Ｖｆが増加している。従って、順方向電圧Ｖｆは、結晶欠陥の密度Ｎｔに対する依存性が強く、結晶欠陥が形成されているトラップ準位に対する依存性が弱いことがわかる。 FIG. 14 is a graph showing the relationship between the density of crystal defects at each trap level and the forward voltage. In a semiconductor device, the forward voltage increases as the carrier lifetime decreases. For this reason, the lifetime control function of the carrier can be confirmed by measuring the forward voltage. In FIG. 14, the horizontal axis represents the crystal defect density Nt (cm ⁻³ ) at each trap level, and indicates that the crystal defect density Nt increases from the left side to the right side of the figure. The vertical axis represents the voltage Vf (V) obtained by normalizing the forward voltage. As shown in FIG. 14, the forward voltage Vf increases as the density Nt of crystal defects increases. In the graph of FIG. 14, the forward voltage Vf increases as the crystal defect density Nt increases in both the deep trap level crystal defects and the shallow trap level crystal defects. Therefore, it can be seen that the forward voltage Vf is highly dependent on the density Nt of crystal defects and weakly dependent on the trap level where the crystal defects are formed.

図１２〜図１４のグラフより、結晶欠陥の量を変えることなく浅いトラップ準位の結晶欠陥を多くする一方で深いトラップ準位の結晶欠陥を少なくすることによって、順方向電圧Ｖｆを変化させることなくリーク電流の電流値Ｉｌｅａｋを低減できることが分かる。換言すれば、キャリアのライフタイム制御機能を低下させることなくリーク電流の電流値Ｉｌｅａｋを低減できることが分かる。なお、このような傾向はダイオードに限定されるものではなく、ライフタイム制御機能を有する全ての半導体装置に対して見られる傾向である。 From the graphs of FIGS. 12 to 14, the forward voltage Vf is changed by increasing the number of shallow trap level crystal defects while reducing the number of deep trap level crystal defects without changing the amount of crystal defects. It can be seen that the leakage current value Ileak can be reduced. In other words, it can be seen that the leakage current value Ileak can be reduced without degrading the carrier lifetime control function. Such a tendency is not limited to a diode, but is a tendency seen for all semiconductor devices having a lifetime control function.

本発明は、上記の知見から得られた。すなわち、本発明は、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置とその製造方法を実現した。 The present invention was obtained from the above findings. That is, the present invention has realized a semiconductor device and a manufacturing method thereof that can reduce leakage current while realizing a carrier lifetime control function.

本発明は、シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が形成されている半導体装置に関する。本発明の半導体装置は、第１領域と、第２領域と、第３領域を備えている。第１領域は、第１導電型であり、シリコン基板の表面に臨む範囲に形成されている。第２領域は、第２導電型であり、シリコン基板の裏面に臨む範囲に形成されている。第３領域は、シリコン基板内の第１領域と第２領域の間に形成されている。第３領域には、その中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されている。なお、本明細書でいう第３領域の中間深さとは、第１領域の下端に対応する深さと第２領域の上端に対応する深さの中間の深さをいう。第３領域の中間深さより浅い位置に形成されている結晶欠陥には、バンドギャップの中心からのエネルギー差が０．２ｅＶ未満の領域内に形成されている結晶欠陥を水素で終端処理することにより生じるトラップ準位の結晶欠陥が含まれている。第３領域の中間深さより深い位置に形成されている結晶欠陥には、電子線照射によって形成されている結晶欠陥が含まれている。
The present invention relates to a semiconductor device in which crystal defects for controlling the lifetime of carriers are formed in a silicon substrate. The semiconductor device of the present invention includes a first region, a second region, and a third region. The first region is of the first conductivity type and is formed in a range facing the surface of the silicon substrate. The second region is of a second conductivity type and is formed in a range facing the back surface of the silicon substrate. The third region is formed between the first region and the second region in the silicon substrate. In the third region, crystal defects are formed both at a position shallower than the intermediate depth and at a deep position. Note that the intermediate depth of the third region in this specification refers to the intermediate depth between the depth corresponding to the lower end of the first region and the depth corresponding to the upper end of the second region. For crystal defects formed at a position shallower than the intermediate depth of the third region, the crystal defects formed in a region where the energy difference from the center of the band gap is less than 0.2 eV is terminated with hydrogen. The crystal defect of the trap level to be generated is included. Crystal defects formed at positions deeper than the intermediate depth of the third region include crystal defects formed by electron beam irradiation .

深いトラップ準位の結晶欠陥は、終端処理することにより浅いトラップ準位の結晶欠陥にシフトする。即ち、深いトラップ準位の結晶欠陥が終端処理されると、深いトラップ準位の結晶欠陥が減少し、浅いトラップ準位の結晶欠陥が形成される。本発明の半導体装置では、第３領域の中間深さより浅い位置に、深いトラップ準位の結晶欠陥を終端処理することにより生じる浅いトラップ準位の結晶欠陥が含まれている。リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥が終端処理により減少しているため、リーク電流が低減される。一方で、終端処理の前後で結晶欠陥の量は変化せず、第３領域内にはリーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥が増加している。また、第３領域の中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されている。このため、キャリアのライフタイム制御機能を実現することができる。なお、終端処理により生じる浅いトラップ準位の結晶欠陥は検出することができる。また、終端処理により生じる浅いトラップ準位の結晶欠陥は、他の浅いトラップ準位の結晶欠陥と区別することができる。
A deep trap level crystal defect is shifted to a shallow trap level crystal defect by termination treatment. That is, when a deep trap level crystal defect is terminated, the deep trap level crystal defect is reduced, and a shallow trap level crystal defect is formed. In the semiconductor device of the present invention, a shallow trap level crystal defect generated by terminating the deep trap level crystal defect is included at a position shallower than the intermediate depth of the third region. Since crystal defects at deep trap levels, which are strongly dependent on the leakage current, are reduced by the termination process, the leakage current is reduced. On the other hand, the amount of crystal defects does not change before and after the termination process, and there are increasing crystal defects at shallow trap levels that are weakly dependent on the leakage current in the third region. In addition, crystal defects are formed both at a position shallower than the intermediate depth of the third region and at a deep position. For this reason, the lifetime control function of a carrier is realizable. Note that a crystal defect at a shallow trap level caused by the termination process can be detected. Further, a crystal defect at a shallow trap level caused by termination treatment can be distinguished from a crystal defect at another shallow trap level.

本発明の半導体装置では、第３領域の中間深さより浅い位置に形成されている結晶欠陥の量は、第３領域の中間深さより深い位置に形成されている結晶欠陥の量よりも多いことが好ましい。また、第３領域に形成されている結晶欠陥の深さ方向の密度分布が、第３領域の中間深さより浅い位置にピークを有していることが好ましい。第１導電型の第１領域と第２導電型の第２領域の境界近傍における第３領域の中間深さより浅い位置に結晶欠陥が多く形成されているため、良好なキャリアのライフタイム制御機能を実現することができる。 In the semiconductor device of the present invention, the amount of crystal defects formed at a position shallower than the intermediate depth of the third region may be larger than the amount of crystal defects formed at a position deeper than the intermediate depth of the third region. preferable. Moreover, it is preferable that the density distribution in the depth direction of the crystal defects formed in the third region has a peak at a position shallower than the intermediate depth of the third region. Since many crystal defects are formed at a position shallower than the intermediate depth of the third region in the vicinity of the boundary between the first region of the first conductivity type and the second region of the second conductivity type, an excellent carrier lifetime control function is provided. Can be realized.

本発明の半導体装置では、第３領域の中間深さより深い位置に形成されている結晶欠陥が電子線照射によって形成されている。この場合、第３領域の結晶欠陥の深さ方向の密度分布は、第３領域の中間深さより深い位置から第２領域の上端に対応する深さにおいて略一定となる。この結果、良好な破壊耐量特性を確保することができる。
In the semiconductor device of the present invention, crystal defects are formed deeper than an intermediate depth of the third region positions that are formed by electron beam irradiation. In this case, the density distribution of crystal defects in the third region in the depth direction is substantially constant from a position deeper than the intermediate depth of the third region to a depth corresponding to the upper end of the second region. As a result, good breakdown resistance characteristics can be ensured.

本発明の半導体装置の製造方法は、シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が配置されている半導体装置を製造する方法に関する。本方法は、第１結晶欠陥形成工程と、第２結晶欠陥形成工程と、終端処理工程を備えている。第１結晶欠陥形成工程では、シリコン基板に対して第１の粒子線照射を行うことによってシリコン基板内に第１の結晶欠陥を形成する。第２結晶欠陥形成工程では、シリコン基板に対して第２の粒子線照射を行うことによって、シリコン基板内に第２の結晶欠陥を形成する。終端処理工程では、第１結晶欠陥形成工程と第２結晶欠陥形成工程によって形成された第１及び第２の結晶欠陥に含まれるバンドギャップの中心からのエネルギー差が０．２ｅＶ未満の領域内に形成されている結晶欠陥を水素で終端処理する。
The method for manufacturing a semiconductor device of the present invention relates to a method for manufacturing a semiconductor device in which crystal defects for controlling the lifetime of carriers are arranged in a silicon substrate. The present method includes a first crystal defect forming step, a second crystal defect forming step, and a termination processing step. In the first crystal defect forming step, the first crystal defect is formed in the silicon substrate by irradiating the silicon substrate with the first particle beam. In the second crystal defect forming step, the second crystal defect is formed in the silicon substrate by irradiating the silicon substrate with the second particle beam. In the termination process, the energy difference from the center of the band gap included in the first and second crystal defects formed by the first crystal defect forming process and the second crystal defect forming process is within a region of less than 0.2 eV. The formed crystal defects are terminated with hydrogen .

本方法では、第１結晶欠陥形成工程と第２結晶欠陥形成工程という２つの結晶欠陥形成工程を実施することで、シリコン基板内の深さ方向の広い範囲に多数の結晶欠陥を形成することができる。終端処理工程では、深いトラップ準位の結晶欠陥を終端処理することによって深いトラップ準位の結晶欠陥を浅いトラップ準位の結晶欠陥にシフトさせることができる。これによって、本方法で製造された半導体装置は、リーク電流に対する依存性が強い深い準位の結晶欠陥を減少させることができ、リーク電流を低減させることができる。一方で、終端処理工程後もリーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥がシリコン基板内に多数残存しているために、キャリアのライフタイム制御機能を実現することができる。 In this method, a large number of crystal defects can be formed in a wide range in the depth direction in the silicon substrate by performing two crystal defect formation processes, a first crystal defect formation process and a second crystal defect formation process. it can. In the termination process, the deep trap level crystal defects can be shifted to the shallow trap level crystal defects by terminating the deep trap level crystal defects. As a result, the semiconductor device manufactured by this method can reduce deep level crystal defects that are strongly dependent on the leakage current, and can reduce the leakage current. On the other hand, since a large number of shallow trap level crystal defects that remain weakly dependent on leakage current remain in the silicon substrate even after the termination process, a carrier lifetime control function can be realized.

本発明によると、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置とその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can reduce a leakage current, implement | achieving the lifetime control function of a carrier, and its manufacturing method can be provided.

（ａ）は、第１実施例である半導体装置１００の断面図を示す。（ｂ）は、半導体装置１００の結晶欠陥の分布を表すグラフを示す。(A) shows sectional drawing of the semiconductor device 100 which is 1st Example. (B) shows a graph showing the distribution of crystal defects in the semiconductor device 100. 半導体装置１００を製造する方法の工程（１）を示す。2 shows a step (1) of a method for manufacturing the semiconductor device 100. 半導体装置１００を製造する方法の工程（２）を示す。Step (2) of the method for manufacturing the semiconductor device 100 will be described. 半導体装置１００を製造する方法の工程（３）を示す。Step (3) of the method for manufacturing the semiconductor device 100 will be described. （ａ）は、終端処理前における結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式的に示している。（ｂ）は、終端処理後における結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式的に示している。(A) schematically shows a bonding state of silicon atoms in the vicinity of the crystal defect 14a before the termination treatment. (B) schematically shows the bonding state of silicon atoms in the vicinity of the crystal defect 14a after termination. （ａ）は、終端処理前におけるシリコン基板内のバンドギャップ間を模式的に示している。（ｂ）は、終端処理後におけるシリコン基板内のバンドギャップ間の模式的に示している。(A) has shown typically between the band gaps in a silicon substrate before termination processing. (B) schematically shows the band gap in the silicon substrate after termination treatment. （ａ）は、第２実施例である半導体装置２００の断面図を示す。（ｂ）は、半導体装置２００の結晶欠陥の分布を表すグラフを示す。(A) shows sectional drawing of the semiconductor device 200 which is 2nd Example. FIG. 4B is a graph showing the distribution of crystal defects in the semiconductor device 200. FIG. 半導体装置２００を製造する方法の工程（１）を示す。2 shows a step (1) of a method for manufacturing the semiconductor device 200. 半導体装置２００を製造する方法の工程（２）を示す。Step (2) of the method for manufacturing the semiconductor device 200 will be described. 半導体装置２００を製造する方法の工程（３）を示す。Step (3) of the method for manufacturing the semiconductor device 200 will be described. （ａ）は、第３実施例である半導体装置３００の断面図を示す。（ｂ）は、半導体装置３００の結晶欠陥の分布を表すグラフを示す。(A) shows sectional drawing of the semiconductor device 300 which is 3rd Example. FIG. 6B is a graph showing the distribution of crystal defects in the semiconductor device 300. FIG. トラップ準位のバンドギャップの中心位置からのエネルギー差とリーク電流の関係を表すグラフを示す。The graph showing the relationship between the energy difference from the center position of the band gap of the trap level and the leakage current is shown. トラップ準位の密度とリーク電流の関係を表すグラフを示す。3 is a graph showing the relationship between trap level density and leakage current. トラップ準位の密度と順方向電圧の関係を表すグラフを示す。The graph showing the relationship between the trap level density and the forward voltage is shown. 従来の半導体装置におけるトラップ準位とトラップ準位における結晶欠陥の密度の関係を表すＤＬＴＳ法測定結果を示す。The DLTS method measurement result showing the relationship between the trap level in the conventional semiconductor device and the density of crystal defects in the trap level is shown. 本発明の半導体装置におけるトラップ準位とトラップ準位における結晶欠陥の密度の関係を表すＤＬＴＳ法測定結果を示す。The DLTS method measurement result showing the relationship between the trap level in the semiconductor device of the present invention and the density of crystal defects in the trap level is shown.

以下、本発明の実施の形態について詳細に説明する。
（形態１）第３領域内に形成されている結晶欠陥では、深いトラップ準位の結晶欠陥の量が、浅いトラップ準位の結晶欠陥の量よりも少ない。
（形態２）第１及び第２結晶欠陥工程では、シリコン基板に対して水素イオン又は電子線を照射する。終端処理工程では、照射した水素イオンを熱処理する。
（形態３）第１結晶欠陥形成工程では、シリコン基板の表面から水素イオンを照射する。第２結晶欠陥形成工程では、シリコン基板の表面又は裏面から電子線を照射する。
（形態４）第１結晶欠陥形成工程では、シリコン基板の表面から水素イオンを照射する。第２結晶欠陥形成工程では、シリコン基板の裏面から水素イオンを照射する。
（形態５）第１及び第２結晶欠陥形成工程において水素イオン又は電子線を加速照射するときに、結晶欠陥を形成する位置に応じて加速エネルギーを調整する。
（形態６）第１及び第２結晶欠陥形成工程において水素イオンを加速照射するときに、結晶欠陥を形成する位置に応じてアブソーバーの厚みを調整する。 Hereinafter, embodiments of the present invention will be described in detail.
(Embodiment 1) In the crystal defects formed in the third region, the amount of crystal defects in the deep trap level is smaller than the amount of crystal defects in the shallow trap level.
(Mode 2) In the first and second crystal defect steps, the silicon substrate is irradiated with hydrogen ions or electron beams. In the termination process, the irradiated hydrogen ions are heat-treated.
(Mode 3) In the first crystal defect forming step, hydrogen ions are irradiated from the surface of the silicon substrate. In the second crystal defect forming step, the electron beam is irradiated from the front surface or the back surface of the silicon substrate.
(Mode 4) In the first crystal defect forming step, hydrogen ions are irradiated from the surface of the silicon substrate. In the second crystal defect forming step, hydrogen ions are irradiated from the back surface of the silicon substrate.
(Embodiment 5) In the first and second crystal defect forming steps, when accelerating irradiation with hydrogen ions or electron beams, the acceleration energy is adjusted according to the position where the crystal defects are formed.
(Mode 6) When the hydrogen ions are accelerated and irradiated in the first and second crystal defect forming steps, the thickness of the absorber is adjusted according to the position where the crystal defects are formed.

（第１実施例）
図１（ａ）に、第１実施例の半導体装置１００の断面図を示す。
図１（ａ）に示すように、半導体装置１００はＰＩＮダイオードである。半導体装置１００は、シリコン基板８の表面に形成されているアノード電極１０と、シリコン基板８の裏面に形成されているカソード電極１２を備えている。シリコン基板８内には、アノード領域６と、カソード領域２と、ドリフト領域４が形成されている。アノード領域６は、ｐ^＋型であり、シリコン基板８の表面８ａに臨む範囲の一部に形成されている。カソード領域２は、ｎ^＋型であり、シリコン基板８の裏面に臨む範囲に形成されている。ドリフト領域４は、ｉ型であり、シリコン基板８内のアノード領域６とカソード領域２の間に形成されている。ドリフト領域４内には、ドリフト領域４の中間深さＤ２より浅い位置と深い位置の両者に、図示しない結晶欠陥が形成されている。なお、ドリフト領域６の中間深さＤ２は、アノード領域６の下端に対応する深さＤ１とカソード領域２の上端に対応する深さＤ３の中間の深さをいう。結晶欠陥は、バンドギャップ内の各トラップ準位に形成されている。ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥の量は、ドリフト領域４の中間深さＤ２より深い位置に形成されている結晶欠陥の量よりも多い。ドリフト領域４内に形成されている結晶欠陥には、深いトラップ準位に形成されている結晶欠陥を水素終端処理することによる生じるトラップ準位の結晶欠陥が含まれている。 (First embodiment)
FIG. 1A is a sectional view of the semiconductor device 100 of the first embodiment.
As shown in FIG. 1A, the semiconductor device 100 is a PIN diode. The semiconductor device 100 includes an anode electrode 10 formed on the surface of the silicon substrate 8 and a cathode electrode 12 formed on the back surface of the silicon substrate 8. In the silicon substrate 8, an anode region 6, a cathode region 2, and a drift region 4 are formed. The anode region 6 is p ⁺ type and is formed in a part of the range facing the surface 8 a of the silicon substrate 8. The cathode region 2 is an n ⁺ type and is formed in a range facing the back surface of the silicon substrate 8. The drift region 4 is i-type and is formed between the anode region 6 and the cathode region 2 in the silicon substrate 8. In the drift region 4, crystal defects (not shown) are formed both at a position shallower and deeper than the intermediate depth D <b> 2 of the drift region 4. The intermediate depth D2 of the drift region 6 is an intermediate depth between the depth D1 corresponding to the lower end of the anode region 6 and the depth D3 corresponding to the upper end of the cathode region 2. Crystal defects are formed at each trap level in the band gap. The amount of crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 6 is larger than the amount of crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 4. The crystal defects formed in the drift region 4 include trap level crystal defects generated by hydrogen termination of crystal defects formed in deep trap levels.

次に、図１（ａ）の半導体装置１００のドリフト領域４内に形成されている結晶欠陥の深さ方向の密度分布を表すグラフを、図１（ｂ）を参照して説明する。図１（ｂ）のグラフは、シリコン基板８の深さ方向に沿った結晶欠陥の密度分布を示している。グラフの横軸は、結晶欠陥の密度を示している。グラフの縦軸は、シリコン基板８の深さを示しており、図１（ａ）の半導体装置１００の断面図と対応している。参照符号１６は、後述する製造過程において、シリコン基板８の表面からヘリウムイオンを照射したときに形成される結晶欠陥の分布を示している。参照符号１４は、後述する製造過程において、シリコン基板８の裏面から電子線を照射したときに形成される結晶欠陥の分布を示している。ドリフト領域４内に形成されている結晶欠陥は、ドリフト領域４の中間深さＤ２より浅い位置に１つのピークＰ１を有している。一方で、ドリフト領域４内に形成されている結晶欠陥は、ドリフト領域４の中間深さＤ２より深い位置からカソード領域２の上端に対応する深さＤ３において略一定となっている。 Next, a graph representing the density distribution in the depth direction of crystal defects formed in the drift region 4 of the semiconductor device 100 of FIG. 1A will be described with reference to FIG. The graph of FIG. 1B shows the density distribution of crystal defects along the depth direction of the silicon substrate 8. The horizontal axis of the graph indicates the density of crystal defects. The vertical axis of the graph indicates the depth of the silicon substrate 8 and corresponds to the cross-sectional view of the semiconductor device 100 of FIG. Reference numeral 16 indicates a distribution of crystal defects formed when helium ions are irradiated from the surface of the silicon substrate 8 in the manufacturing process described later. Reference numeral 14 indicates a distribution of crystal defects formed when an electron beam is irradiated from the back surface of the silicon substrate 8 in the manufacturing process described later. The crystal defect formed in the drift region 4 has one peak P1 at a position shallower than the intermediate depth D2 of the drift region 4. On the other hand, crystal defects formed in the drift region 4 are substantially constant from a position deeper than the intermediate depth D2 of the drift region 4 to a depth D3 corresponding to the upper end of the cathode region 2.

ドリフト領域４内に形成されている結晶欠陥の量及び結晶欠陥の種類は、例えばＤＬＴＳ（Deep Level Transient Spectroscopy）法によって、シリコン基板８の深さ方向に沿って分析することができる。なお、深いトラップ準位の結晶欠陥が終端処理されると、浅いトラップ準位の結晶欠陥が形成される。終端処理により生じる浅いトラップ準位の結晶欠陥は、特定のトラップ準位を有する結晶欠陥を含んでおり、その特定のトラップ準位を有する結晶欠陥は、終端処理前には形成されていない。このため、ＤＬＴＳ法を利用することによって、終端処理により生じる浅いトラップ準位の結晶欠陥が検出されると、半導体装置に終端処理が行われたのか否かを判断することができる。図１５、１６に、ＤＬＴＳ法による測定結果を示す。図１５は、ライフタイム制御機能を有する半導体装置の水素終端処理前における、トラップ準位Ｅｔと各トラップ準位における結晶欠陥の密度Ｎｔの関係の一例を示す。図１６は、ライフタイム制御機能を有する半導体装置の水素終端処理後における、トラップ準位Ｅｔと各トラップ準位における結晶欠陥の密度Ｎｔの関係の一例を示す。図１５、１６において、横軸はバンドギャップ間に形成されているトラップ準位Ｅｔを示しており、図の左側から右側に向かうにつれてバンドギャップの中心に近くなっている。縦軸は各トラップ準位における結晶欠陥の密度Ｎｔを示しており、図の下側から上側に向かうにつれて結晶欠陥の密度Ｎｔが増加している。図示Ｎｔ＿ｄは、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の密度を示している。図示Ｎｔ＿ｓは、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥の密度を示している。図１６のＮｔＨは、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥のうち水素終端処理により生じる特定のトラップ準位ＥｔＨの結晶欠陥の密度を示している。結晶欠陥の密度Ｎｔは結晶欠陥の量に比例する。なお、図１５、１６に示すように、ＤＬＴＳ法では測定結果が連続する値となるが、図に示すピークの位置にのみトラップ準位Ｅｔおよび結晶欠陥が存在しており、他の部分にはトラップ準位Ｅｔ及び結晶欠陥は存在しない。 The amount of crystal defects formed in the drift region 4 and the types of crystal defects can be analyzed along the depth direction of the silicon substrate 8 by, for example, DLTS (Deep Level Transient Spectroscopy). Note that when a deep trap level crystal defect is terminated, a shallow trap level crystal defect is formed. A crystal defect having a shallow trap level caused by the termination process includes a crystal defect having a specific trap level, and the crystal defect having the specific trap level is not formed before the termination process. Therefore, by using the DLTS method, when a crystal defect at a shallow trap level generated by the termination process is detected, it is possible to determine whether or not the termination process has been performed on the semiconductor device. 15 and 16 show the measurement results by the DLTS method. FIG. 15 shows an example of the relationship between the trap level Et and the crystal defect density Nt at each trap level before the hydrogen termination of the semiconductor device having the lifetime control function. FIG. 16 shows an example of the relationship between the trap level Et and the crystal defect density Nt at each trap level after the hydrogen termination of the semiconductor device having the lifetime control function. 15 and 16, the horizontal axis indicates the trap level Et formed between the band gaps, and is closer to the center of the band gap as it goes from the left side to the right side of the figure. The vertical axis indicates the density Nt of crystal defects at each trap level, and the density Nt of crystal defects increases from the lower side to the upper side in the figure. Nt_d shown in the figure indicates the density of crystal defects of the deep trap level Et_d. Nt_s in the drawing indicates the density of crystal defects in the shallow trap level Et_s. NtH in FIG. 16 indicates the density of crystal defects at a specific trap level EtH generated by the hydrogen termination treatment among the crystal defects at the shallow trap level Et_s. The density Nt of crystal defects is proportional to the amount of crystal defects. As shown in FIGS. 15 and 16, in the DLTS method, the measurement result is a continuous value. However, the trap level Et and the crystal defect exist only at the peak position shown in the figure, and in other parts There are no trap levels Et and no crystal defects.

図１５に示すように、従来の半導体装置では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の密度Ｎｔ＿ｄが、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥の密度Ｎｔ＿ｓよりも充分に大きいことが分かる。これに対し、図１６に示すように、本実施例の半導体装置１００では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の密度Ｎｔ＿ｄが、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥のうち水素終端処理により生じるトラップ準位ＥｔＨの結晶欠陥の密度ＮｔＨよりも小さいことが分かる。図１５において、図１６のトラップ準位ＥｔＨの位置に対応する位置にはトラップ準位が形成されていない。図１５における深いトラップ準位Ｅｔ＿ｄの結晶欠陥が終端されることにより、浅いトラップ準位Ｅｔ＿ｓにトラップ準位ＥｔＨの結晶欠陥が生じる。 As shown in FIG. 15, in the conventional semiconductor device, it can be seen that the density Nt_d of crystal defects in the deep trap level Et_d is sufficiently larger than the density Nt_s of crystal defects in the shallow trap level Et_s. On the other hand, as shown in FIG. 16, in the semiconductor device 100 of the present embodiment, the density Nt_d of the crystal defects at the deep trap level Et_d is the trap level generated by the hydrogen termination process among the crystal defects at the shallow trap level Et_s. It can be seen that the density of crystal defects at the position EtH is smaller than the density NtH. In FIG. 15, the trap level is not formed at a position corresponding to the trap level EtH in FIG. When the crystal defect of the deep trap level Et_d in FIG. 15 is terminated, a crystal defect of the trap level EtH is generated in the shallow trap level Et_s.

ここで、図１に示す半導体装置１００では以下の式（１）〜式（３）が成立する。
式（１） ΣＮｔ１＞ΣＮｔ２
式（２） ΣＮｔ１＿ｓ＞ΣＮｔ１＿ｄ
式（３） ΣＮｔ２＿ｓ＞ΣＮｔ２＿ｄ
上記のΣＮｔ１は、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥の量を示している。ΣＮｔ２は、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥の量を示している。ΣＮｔ１＿ｓは、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥のうち浅いトラップ準位の結晶欠陥の量を示している。ΣＮｔ１＿ｄは、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥のうち深いトラップ準位の結晶欠陥の量を示している。ΣＮｔ２＿ｓは、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥のうち浅いトラップ準位の結晶欠陥の量を示している。ΣＮｔ２＿ｄは、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥のうち深いトラップ準位の結晶欠陥の量を示している。 Here, in the semiconductor device 100 shown in FIG. 1, the following formulas (1) to (3) are established.
Formula (1) ΣNt1> ΣNt2
Formula (2) ΣNt1_s> ΣNt1_d
Formula (3) ΣNt2_s> ΣNt2_d
The ΣNt1 indicates the amount of crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 6. ΣNt2 indicates the amount of crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 6. ΣNt1_s indicates the amount of crystal defects at a shallow trap level among crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 6. ΣNt1_d indicates the amount of crystal defects at deep trap levels among crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 6. ΣNt2_s indicates the amount of crystal defects having a shallow trap level among crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 6. ΣNt2_d indicates the amount of crystal defects at deep trap levels among crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 6.

式（１）は、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥の量が、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥の量よりも多いことを示している。式（２）は、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥のうち、深いトラップ準位の結晶欠陥の量が、浅いトラップ準位の結晶欠陥の量よりも少ないことを示している。式（３）は、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥のうち、深いトラップ準位の結晶欠陥の量が、浅いトラップ準位の結晶欠陥の量よりも少ないことを示している。 Equation (1) indicates that the amount of crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 6 is greater than the amount of crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 6. It shows that there are many. Expression (2) indicates that among crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 6, the amount of crystal defects at the deep trap level is smaller than the amount of crystal defects at the shallow trap level. It is shown that. Equation (3) indicates that among the crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 6, the amount of crystal defects at the deep trap level is smaller than the amount of crystal defects at the shallow trap level. It is shown that.

本実施例の半導体装置１００では、ドリフト領域４内の、深いトラップ準位Ｅｔ＿ｄの結晶欠陥が水素終端処理することにより浅いトラップ準位の結晶欠陥にシフトされている。リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥が水素終端処理によって減少しているため、リーク電流が低減される。一方で、ドリフト領域４内のリーク電流に対する依存性が弱い浅いトラップ準位Ｅｔ＿ｓの結晶欠陥は終端処理により増加しており、ドリフト領域４の中間深さＤ２より深い位置にも結晶欠陥が形成されているために、キャリアのライフタイム制御機能を実現することができる。 In the semiconductor device 100 of the present embodiment, the crystal defects of the deep trap level Et_d in the drift region 4 are shifted to the crystal defects of the shallow trap level by performing the hydrogen termination process. Since the deep trap level crystal defects having a strong dependence on the leakage current are reduced by the hydrogen termination treatment, the leakage current is reduced. On the other hand, the crystal defects of the shallow trap level Et_s that are weakly dependent on the leakage current in the drift region 4 are increased by the termination process, and crystal defects are also formed at positions deeper than the intermediate depth D2 of the drift region 4. Therefore, it is possible to realize a carrier lifetime control function.

さらに、半導体装置１００では、ドリフト領域４内に形成されている結晶欠陥は、ドリフト領域４の中間深さＤ２より深い位置からカソード領域２の上端に対応する深さＤ３において略一定となっている。このため、良好な破壊耐量特性を確保することができる。このような結晶欠陥の略一定の密度分布は、後述するように、例えばシリコン基板８に対して電子線を照射することによって実現することができる。 Further, in the semiconductor device 100, the crystal defects formed in the drift region 4 are substantially constant from the position deeper than the intermediate depth D 2 of the drift region 4 to the depth D 3 corresponding to the upper end of the cathode region 2. . For this reason, it is possible to ensure good fracture resistance characteristics. Such a substantially constant density distribution of crystal defects can be realized, for example, by irradiating the silicon substrate 8 with an electron beam, as will be described later.

また、シリコン基板８内に結晶欠陥が配置されている半導体装置では、一般的に高温環境になるにつれてリーク電流が増加する傾向が見られるが、半導体装置１００では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の量が少ないために、高温環境であってもリーク電流が低減される。 In addition, in a semiconductor device in which crystal defects are arranged in the silicon substrate 8, a leakage current generally tends to increase as the temperature becomes higher. In the semiconductor device 100, however, crystal defects having a deep trap level Et_d are observed. Therefore, even in a high temperature environment, the leakage current is reduced.

次に、図２〜図４を参照にして、半導体装置１００を製造する方法を説明する。まず、ｎ⁻型のシリコン基板８を準備する。次に、図２に示すように、シリコン基板８の裏面８ｂからリンなどのｎ型不純物を注入して熱拡散させることによって、シリコン基板８の裏面８ｂに臨む範囲にｎ^＋型のカソード領域２を形成する。次に、シリコン基板８の表面８ａからボロンなどのｐ型不純物を注入して熱拡散させることによって、シリコン基板８の表面に臨む範囲の一部にｐ^＋型のアノード領域６を形成する。シリコン基板８内のカソード領域２とアノード領域６が形成されていない領域は、ｉ型のドリフト領域４となる。 Next, a method for manufacturing the semiconductor device 100 will be described with reference to FIGS. First, an n ⁻ type silicon substrate 8 is prepared. Next, as shown in FIG. 2, n ⁺ -type cathode region 2 is exposed in a range facing the back surface 8 b of the silicon substrate 8 by injecting and thermally diffusing n-type impurities such as phosphorus from the back surface 8 b of the silicon substrate 8. Form. Next, p ⁺ -type anode regions 6 are formed in a part of the range facing the surface of the silicon substrate 8 by injecting p-type impurities such as boron from the surface 8 a of the silicon substrate 8 and thermally diffusing them. A region where the cathode region 2 and the anode region 6 are not formed in the silicon substrate 8 is an i-type drift region 4.

次に、図３に示すように、シリコン基板８の表面８ａに、アノード領域６と接するアノード電極１０を形成する。次に、シリコン基板８の表面８ａから水素イオン１２を加速照射する。これによって、ドリフト領域４内に水素イオン１２の照射に起因する結晶欠陥２０ａが形成される。結晶欠陥２０ａは、ドリフト領域４の中間深さＤ２より浅い位置にピークＰ１を有する分布で形成される。次に、シリコン基板８の表面８ａ又は裏面８ｂから電子線２４を照射する。これによって、ドリフト領域４内の深さ方向に略一定の密度分布で電子線２４の照射に起因する結晶欠陥２２が形成される。電子線２４の照射に起因する結晶欠陥２２はドリフト領域４内に略一定の密度分布で形成されるため、電子線２４の照射は、シリコン基板８の表面８ａから行ってもよいし、シリコン基板８の裏面８ｂから行ってもよい。 Next, as shown in FIG. 3, an anode electrode 10 in contact with the anode region 6 is formed on the surface 8 a of the silicon substrate 8. Next, accelerated irradiation of hydrogen ions 12 from the surface 8a of the silicon substrate 8 is performed. As a result, a crystal defect 20 a caused by irradiation with the hydrogen ions 12 is formed in the drift region 4. The crystal defects 20a are formed with a distribution having a peak P1 at a position shallower than the intermediate depth D2 of the drift region 4. Next, the electron beam 24 is irradiated from the front surface 8 a or the back surface 8 b of the silicon substrate 8. As a result, crystal defects 22 due to irradiation of the electron beam 24 are formed with a substantially constant density distribution in the depth direction in the drift region 4. Since the crystal defects 22 resulting from the irradiation of the electron beam 24 are formed in the drift region 4 with a substantially constant density distribution, the irradiation of the electron beam 24 may be performed from the surface 8a of the silicon substrate 8 or the silicon substrate. You may carry out from the back surface 8b of 8.

次に、図４に示すように、シリコン基板８内に照射した水素イオン１２を熱処理する。熱処理の条件として、例えば、水素雰囲気又は窒素雰囲気で処理温度を３５０℃〜４５０℃とすることができる。他の熱処理条件として、窒素雰囲気で波長０．２μｍ〜１．５μｍの赤外線ランプで加熱してもよい。熱処理されることによって水素イオン１２がシリコン基板８内に拡散する。拡散した水素イオン１２が結晶欠陥２０ａに移動すると、結晶欠陥２０ａが終端処理される。なお、電子線２４の照射に起因する結晶欠陥２２は、浅いトラップ準位の結晶欠陥が多く含まれているため終端処理され難い。このため以下では、結晶欠陥２０ａ、２２のうち、水素イオン１２の照射に起因する結晶欠陥２０ａのみが水素イオン１２で終端処理されるものとして説明する。参照符号２０ｂは、結晶欠陥２０ａが水素イオン１２で終端処理されることにより生じる結晶欠陥を示す。次に、シリコン基板８の裏面８ｂに、カソード領域２に接するカソード電極１６を形成する。以上の工程によって、図１に示す半導体装置１００が完成する。 Next, as shown in FIG. 4, the hydrogen ions 12 irradiated into the silicon substrate 8 are heat-treated. As conditions for the heat treatment, for example, the treatment temperature can be set to 350 ° C. to 450 ° C. in a hydrogen atmosphere or a nitrogen atmosphere. As another heat treatment condition, heating may be performed with an infrared lamp having a wavelength of 0.2 μm to 1.5 μm in a nitrogen atmosphere. The hydrogen ions 12 diffuse into the silicon substrate 8 by the heat treatment. When the diffused hydrogen ions 12 move to the crystal defect 20a, the crystal defect 20a is terminated. Note that the crystal defects 22 caused by the irradiation of the electron beam 24 are difficult to be terminated because they contain many shallow trap level crystal defects. Therefore, in the following description, it is assumed that, of the crystal defects 20a and 22, only the crystal defect 20a caused by the irradiation with the hydrogen ions 12 is terminated with the hydrogen ions 12. Reference numeral 20 b indicates a crystal defect that is generated when the crystal defect 20 a is terminated with the hydrogen ions 12. Next, the cathode electrode 16 in contact with the cathode region 2 is formed on the back surface 8 b of the silicon substrate 8. Through the above steps, the semiconductor device 100 shown in FIG. 1 is completed.

図５の（ａ）に、終端処理前における、結晶欠陥２０ａ近傍の珪素原子２６の結合状態を模式的に示す。破線２５は珪素原子２６の未結合手を示している。図５の（ｂ）に、終端処理後における、結晶欠陥２０ａ近傍の珪素原子２６の結合状態を模式的に示す。図５の（ｂ）に示すように、水素イオン１２が結晶欠陥２０ａに移動することによって、未結合手２５に水素イオン１２が結合して結晶欠陥２０ａが終端処理される。参照符号２８は、珪素原子２６と結合した水素イオンを示している。これによって、結晶欠陥２０ａは水素終端処理により生じる結晶欠陥２０ｂに変化する。 FIG. 5A schematically shows the bonding state of the silicon atoms 26 in the vicinity of the crystal defect 20a before the termination treatment. A broken line 25 indicates a dangling bond of the silicon atom 26. FIG. 5B schematically shows the bonding state of the silicon atoms 26 in the vicinity of the crystal defect 20a after the termination treatment. As shown in FIG. 5B, when the hydrogen ions 12 move to the crystal defects 20a, the hydrogen ions 12 are bonded to the dangling bonds 25 and the crystal defects 20a are terminated. Reference numeral 28 indicates a hydrogen ion bonded to the silicon atom 26. As a result, the crystal defect 20a is changed to a crystal defect 20b generated by the hydrogen termination treatment.

図６の（ａ）に、終端処理前における、バンドギャップ間を模式的に示す。図６の（ａ）において、Ｅｃは伝導帯を示している。Ｅｖは荷電子帯を示している。Ｅｉはバンドギャップの中心を示す。参照符号Ｅｔは各々のトラップ準位を示している。図６の（ｂ）に、終端処理後における、バンドギャップ間を模式的に示す。図６（ａ）、（ｂ）において、各トラップ準位Ｅｔ内の破線は、各トラップ準位に形成されている結晶欠陥を示している。図６（ａ）に示すように、終端処理前では、浅いトラップ準位Ｅｔ＿ｓと深いトラップ準位Ｅｔ＿ｄの両者に結晶欠陥が含まれている。図６の（ｂ）に示すように、終端処理後では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥２０ａが水素で終端処理されることによって、浅いトラップ準位Ｅｔ＿ｓに水素終端処理により生じるトラップ準位ＥｔＨの結晶欠陥が形成され、深いトラップ準位Ｅｔ＿ｄの結晶欠陥が消滅する。 FIG. 6A schematically shows the band gap before the termination process. In FIG. 6A, Ec represents the conduction band. Ev indicates a valence band. Ei indicates the center of the band gap. Reference sign Et indicates each trap level. FIG. 6B schematically shows the band gap after the termination process. 6A and 6B, the broken lines in each trap level Et indicate crystal defects formed in each trap level. As shown in FIG. 6A, before the termination process, both the shallow trap level Et_s and the deep trap level Et_d contain crystal defects. As shown in FIG. 6B, after the termination process, the crystal defect 20a of the deep trap level Et_d is terminated with hydrogen, so that the trap level EtH generated by the hydrogen termination process at the shallow trap level Et_s. Crystal defects of the deep trap level Et_d disappear.

第１実施例の製造方法では、シリコン基板８に対して表面８ａから水素イオン１２を照射し、次いで、シリコン基板８の表面８ａ又は裏面８ｂから電子線を照射する。これによって、ドリフト領域４の中間深さＤ２より浅い位置に１つのピークを有する分布で結晶欠陥を形成することができる。また、ドリフト領域４の中間深さＤ２より深い位置に、略一定の密度分布で、結晶欠陥を形成することができる。 In the manufacturing method of the first embodiment, the silicon substrate 8 is irradiated with the hydrogen ions 12 from the front surface 8a, and then the electron beam is irradiated from the front surface 8a or the back surface 8b of the silicon substrate 8. As a result, crystal defects can be formed with a distribution having one peak at a position shallower than the intermediate depth D2 of the drift region 4. In addition, crystal defects can be formed at a position deeper than the intermediate depth D2 of the drift region 4 with a substantially constant density distribution.

（第２実施例）
図７に、第２実施例の半導体装置２００の断面図と、半導体装置２００内に形成されている結晶欠陥の分布を表すグラフを示す。
半導体装置２００はＰＩＮダイオードである。なお、半導体装置２００と半導体装置１００は同一構造であり、ドリフト領域３４内に形成されている結晶欠陥の分布のみが異なる。このため、図７において、図１の参照符号に数字２０を加えた部材は、図１で説明した部材と同一である。図７（ｂ）において、参照符号４４は、シリコン基板３８の表面から水素イオン１２を照射したときに形成された結晶欠陥の分布を示している。参照符号４６は、シリコン基板３８の裏面から水素イオン１２を照射したときに形成された結晶欠陥の分布を示している。ドリフト領域３４内に形成されている結晶欠陥の分布は、ドリフト領域３４の中間深さＤ２より浅い位置に１つのピークＰ１を有し、ドリフト領域３４の中間深さＤ２より深い位置に１つのピークＰ２を有している。ピークＰ１の位置に形成されている結晶欠陥の密度はピークＰ２の位置に形成されている結晶欠陥の密度より大きい。 (Second embodiment)
FIG. 7 shows a cross-sectional view of the semiconductor device 200 of the second embodiment and a graph showing the distribution of crystal defects formed in the semiconductor device 200.
The semiconductor device 200 is a PIN diode. The semiconductor device 200 and the semiconductor device 100 have the same structure, and only the distribution of crystal defects formed in the drift region 34 is different. For this reason, in FIG. 7, the member which added the number 20 to the referential mark of FIG. 1 is the same as the member demonstrated in FIG. In FIG. 7B, reference numeral 44 indicates the distribution of crystal defects formed when the hydrogen ions 12 are irradiated from the surface of the silicon substrate 38. Reference numeral 46 indicates a distribution of crystal defects formed when the hydrogen ions 12 are irradiated from the back surface of the silicon substrate 38. The distribution of crystal defects formed in the drift region 34 has one peak P1 at a position shallower than the intermediate depth D2 of the drift region 34 and one peak at a position deeper than the intermediate depth D2 of the drift region 34. It has P2. The density of crystal defects formed at the position of peak P1 is greater than the density of crystal defects formed at the position of peak P2.

本実施例の半導体装置２００では、ドリフト領域３４内に形成されている結晶欠陥がドリフト領域３４の中間深さＤ２より深い位置にピークを有しているため、ドリフト領域３４の中間深さＤ２より深い位置においてもキャリアの再結合が促進される。これによって、ドリフト領域３４の広い範囲でキャリアのライフタイム制御機能を実現することができる。 In the semiconductor device 200 of the present embodiment, the crystal defect formed in the drift region 34 has a peak at a position deeper than the intermediate depth D2 of the drift region 34, and therefore, from the intermediate depth D2 of the drift region 34. Carrier recombination is promoted even at deeper positions. Accordingly, the carrier lifetime control function can be realized in a wide range of the drift region 34.

次に、図８〜図１０を参照にして、半導体装置２００を製造する方法を説明する。まず、図８に示すように、シリコン基板３８内にカソード領域３２とアノード領域３６を形成する。この工程は、第１実施例の半導体装置１００の製造方法と同様であるため、詳細を省略する。 Next, a method for manufacturing the semiconductor device 200 will be described with reference to FIGS. First, as shown in FIG. 8, the cathode region 32 and the anode region 36 are formed in the silicon substrate 38. Since this process is the same as the manufacturing method of the semiconductor device 100 of the first embodiment, the details are omitted.

次に、図９に示すように、シリコン基板３８の表面３８ａに、アノード領域３６と接するアノード電極４０を形成する。次に、シリコン基板３８の表面３８ａから水素イオン１２を加速照射する。これによって、ドリフト領域４内に、その密度分布がドリフト領域３４の中間深さＤ２より浅い位置にピークＰ１を有する結晶欠陥２０ａが形成される。次に、シリコン基板３８の裏面３８ａから水素イオン１２を加速照射する。これによって、ドリフト領域４内に、その密度分布がドリフト領域３４の中間深さＤ２より深い位置にピークＰ２を有する結晶欠陥２０ａが形成される。なお、シリコン基板３８の表面３８ａから水素イオン１２を照射する工程とシリコン基板３８の裏面３８ａから水素イオン１２を照射する工程では、ドリフト領域３４の中間深さＤ２より浅い位置に形成される結晶欠陥の量が、ドリフト領域３４の中間深さＤ２より深い位置に形成される結晶欠陥の量よりも多くなるように、水素イオン１２の照射深さ及び照射エネルギーを調整する。 Next, as shown in FIG. 9, an anode electrode 40 in contact with the anode region 36 is formed on the surface 38 a of the silicon substrate 38. Next, the hydrogen ions 12 are accelerated and irradiated from the surface 38 a of the silicon substrate 38. As a result, a crystal defect 20 a having a peak P 1 at a position where the density distribution is shallower than the intermediate depth D 2 of the drift region 34 is formed in the drift region 4. Next, the hydrogen ions 12 are accelerated and irradiated from the back surface 38 a of the silicon substrate 38. As a result, a crystal defect 20 a having a peak P 2 at a position where the density distribution is deeper than the intermediate depth D 2 of the drift region 34 is formed in the drift region 4. In the step of irradiating the hydrogen ions 12 from the surface 38a of the silicon substrate 38 and the step of irradiating the hydrogen ions 12 from the back surface 38a of the silicon substrate 38, crystal defects formed at a position shallower than the intermediate depth D2 of the drift region 34. The irradiation depth and irradiation energy of the hydrogen ions 12 are adjusted so that the amount of is larger than the amount of crystal defects formed at a position deeper than the intermediate depth D2 of the drift region 34.

次に、図１０に示すように、シリコン基板３８内に照射された水素イオン１２を熱処理する。熱処理の条件は、第１実施例の製造方法で用いた熱処理条件と同様にすることができる。これによって、結晶欠陥２０ａが終端処理される。次に、シリコン基板３８の裏面３８ｂに、カソード領域３２に接するカソード電極４６を形成する。以上の工程によって、図７に示す半導体装置２００が完成する。 Next, as shown in FIG. 10, the hydrogen ions 12 irradiated into the silicon substrate 38 are heat-treated. The heat treatment conditions can be the same as those used in the manufacturing method of the first embodiment. Thereby, the crystal defect 20a is terminated. Next, a cathode electrode 46 in contact with the cathode region 32 is formed on the back surface 38 b of the silicon substrate 38. Through the above steps, the semiconductor device 200 shown in FIG. 7 is completed.

第２実施例の製造方法では、シリコン基板３８の表面３８ａから水素イオン１２を照射し、次いで、シリコン基板３８の裏面３８ｂから水素イオン１２を照射する。これによって、その密度分布がドリフト領域４の中間深さＤ２より浅い位置に１つのピークを有する結晶欠陥２０ａを形成することができる。また、その密度分布がドリフト領域４の中間深さＤ２より深い位置に１つのピークを有する結晶欠陥２０ａを形成することができる。 In the manufacturing method of the second embodiment, the hydrogen ions 12 are irradiated from the front surface 38 a of the silicon substrate 38, and then the hydrogen ions 12 are irradiated from the back surface 38 b of the silicon substrate 38. Thereby, the crystal defect 20a having one peak at a position where the density distribution is shallower than the intermediate depth D2 of the drift region 4 can be formed. Further, it is possible to form the crystal defect 20a having one peak at a position where the density distribution is deeper than the intermediate depth D2 of the drift region 4.

（第３実施例）
図１１に、第３実施例の半導体装置３００の断面図と、半導体装置３００内に形成されている結晶欠陥の分布を表すグラフを示す。
半導体装置３００はＰＩＮダイオードである。なお、半導体装置３００と半導体装置１００は同一構造であり、ドリフト領域５４内に形成されている結晶欠陥の分布のみが異なる。このため、図１１において、図１の参照符号に数字５０を加えた部材は、図１で説明した部材と同一である。図１１（ｂ）において、参照符号６４は、シリコン基板５８の表面から水素イオンを照射したときに形成された結晶欠陥の分布を示している。参照符号６６、６８、７０は、シリコン基板５８の裏面から水素イオン１２を複数回照射したときに形成された結晶欠陥の分布を示している。ドリフト領域５４内に形成される結晶欠陥の密度分布は、ドリフト領域５４の中間深さＤ２より浅い位置に１つのピークＰ１を有し、ドリフト領域５４の中間深さＤ２より深い位置にそれぞれピークＰ２、Ｐ３、Ｐ４を有している。各ピークＰ１〜Ｐ４の位置にそれぞれ形成されている結晶欠陥の密度は、ピークＰ１からピークＰ２、ピークＰ３、ピークＰ４の順に小さくなっている。 (Third embodiment)
FIG. 11 shows a cross-sectional view of the semiconductor device 300 of the third embodiment and a graph showing the distribution of crystal defects formed in the semiconductor device 300.
The semiconductor device 300 is a PIN diode. The semiconductor device 300 and the semiconductor device 100 have the same structure, and only the distribution of crystal defects formed in the drift region 54 is different. For this reason, in FIG. 11, the member which added the number 50 to the referential mark of FIG. 1 is the same as the member demonstrated in FIG. In FIG. 11B, reference numeral 64 indicates the distribution of crystal defects formed when hydrogen ions are irradiated from the surface of the silicon substrate 58. Reference numerals 66, 68, and 70 indicate distributions of crystal defects formed when the hydrogen ions 12 are irradiated a plurality of times from the back surface of the silicon substrate 58. The density distribution of crystal defects formed in the drift region 54 has one peak P1 at a position shallower than the intermediate depth D2 of the drift region 54, and each peak P2 at a position deeper than the intermediate depth D2 of the drift region 54. , P3, P4. The density of crystal defects formed at the positions of the respective peaks P1 to P4 decreases in the order of the peak P1, the peak P2, the peak P3, and the peak P4.

本実施例の半導体装置３００では、シリコン基板５８の裏面から複数回に亘って水素イオン１２が照射されている。これによって、その密度分布がドリフト領域５４の中間深さＤ２より深い位置に複数のピークＰ２、Ｐ３、Ｐ４を有する結晶欠陥を形成することができる。この場合であっても、ドリフト領域５４の広い範囲に結晶欠陥を形成できるため、良好なキャリアのライフタイム制御機能を実現することができる。また、結晶欠陥を形成後に終端処理をすることで、ライフタイム制御機能を実現しながらリーク電流を低減することができる。 In the semiconductor device 300 of this embodiment, the hydrogen ions 12 are irradiated from the back surface of the silicon substrate 58 a plurality of times. As a result, crystal defects having a plurality of peaks P2, P3, and P4 can be formed at positions where the density distribution is deeper than the intermediate depth D2 of the drift region 54. Even in this case, since a crystal defect can be formed in a wide range of the drift region 54, an excellent carrier lifetime control function can be realized. Further, by performing the termination treatment after forming the crystal defects, it is possible to reduce the leakage current while realizing the lifetime control function.

第１〜第３の実施例では、ドリフト領域内に形成されている結晶欠陥において、リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥の量が、リーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥の量よりも少ない。このため、リーク電流が効果的に低減される。 In the first to third embodiments, in the crystal defects formed in the drift region, the amount of the deep trap level crystal defect having a strong dependency on the leakage current is smaller than the shallow trap level having a low dependency on the leakage current. Less than the amount of crystal defects. For this reason, the leakage current is effectively reduced.

第１〜第３実施例の製造方法では、水素イオン又は電子線を照射し、照射した水素イオンを熱処理する。結晶欠陥を形成するために、照射した水素イオンを熱処理することによって終端処理に用いるため、終端処理をする前にシリコン基板内に水素イオンを別途導入しなくてもよい。 In the manufacturing methods of the first to third embodiments, hydrogen ions or electron beams are irradiated, and the irradiated hydrogen ions are heat-treated. In order to form crystal defects, irradiated hydrogen ions are used for termination treatment by heat treatment, so that it is not necessary to separately introduce hydrogen ions into the silicon substrate before termination treatment.

第１〜第３実施例の製造方法では、水素イオン又は電子線を加速照射するときに、ドリフト領域内の結晶欠陥を形成する位置に応じて照射時の加速エネルギーを調整する。また、ドリフト領域内の結晶欠陥を形成する位置に応じてアブソーバーの厚みを調整する。水素イオンを加速照射するときに加速エネルギー及びアブソーバーの厚みを調整することによって、ドリフト領域内に形成される結晶欠陥の量および結晶欠陥の密度分布を調整することができる。 In the manufacturing methods of the first to third embodiments, when accelerating irradiation with hydrogen ions or electron beams, the acceleration energy at the time of irradiation is adjusted according to the position where crystal defects are formed in the drift region. Further, the thickness of the absorber is adjusted according to the position where the crystal defect is formed in the drift region. The amount of crystal defects formed in the drift region and the density distribution of crystal defects can be adjusted by adjusting the acceleration energy and the thickness of the absorber when accelerated irradiation with hydrogen ions is performed.

第１〜第３実施例の製造方法では、結晶欠陥を終端処理するために水素を用いたが、例えば、水素の替わりに、重水素イオン、三重水素イオン、酸素イオン、炭素イオン、珪素イオン等を用いて終端処理を行ってもよい。この場合、シリコン基板に対してヘリウムイオンを照射することによってドリフト領域内に結晶欠陥を形成してもよい。さらに、終端処理をする前に上記のイオンをシリコン基板に導入し、導入した上記のイオンを用いて深いトラップ準位の結晶欠陥を終端処理してもよい。この場合であっても、終端処理することによって深いトラップ準位の結晶欠陥を浅いトラップ準位の結晶欠陥にシフトさせることができる。これによって、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置を製造することができる。 In the manufacturing methods of the first to third embodiments, hydrogen is used to terminate crystal defects. For example, deuterium ions, tritium ions, oxygen ions, carbon ions, silicon ions, etc. are used instead of hydrogen. Termination processing may be performed using. In this case, crystal defects may be formed in the drift region by irradiating the silicon substrate with helium ions. Further, the ions may be introduced into the silicon substrate before the termination treatment, and the deep trap level crystal defects may be terminated using the introduced ions. Even in this case, the deep trap level crystal defect can be shifted to the shallow trap level crystal defect by termination treatment. As a result, a semiconductor device capable of reducing the leakage current while realizing the carrier lifetime control function can be manufactured.

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではダイオードとその製造方法を記載したが、ＭＯＳやＩＧＢＴなど他の半導体装置とその製造方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, in the embodiments, the diode and the manufacturing method thereof are described, but other semiconductor devices such as MOS and IGBT and the manufacturing method thereof may be used.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

２，３２，５２：カソード領域
４，３４，５４：ドリフト領域
６，３６，５６：アノード領域
８，３８，５８：シリコン基板
８ａ、３８ａ、５８ａ：シリコン基板の表面
８ｂ、３８ｂ、５８ｂ：シリコン基板の裏面
１０，４０，５０：アノード電極
１２，４２，５２：カソード電極
１４：電子線照射によって形成された結晶欠陥の分布
１６、４４、４６、６４、６６、６８、７０：水素イオンの照射によって形成された結晶欠陥の分布
１８：水素イオン
２０ａ：水素イオンの照射によって形成された結晶欠陥
２０ｂ：水素終端処理により生じる結晶欠陥
２２：電子線の照射によって形成された結晶欠陥
２４：電子線
２５：未結合手
２６：珪素原子
２８：珪素原子と結合した水素イオン
１００，２００，３００：半導体装置 2, 32, 52: Cathode regions 4, 34, 54: Drift regions 6, 36, 56: Anode regions 8, 38, 58: Silicon substrates 8a, 38a, 58a: Silicon substrate surfaces 8b, 38b, 58b: Silicon substrates Back surface 10, 40, 50: anode electrode 12, 42, 52: cathode electrode 14: distribution of crystal defects formed by electron beam irradiation 16, 44, 46, 64, 66, 68, 70: irradiation with hydrogen ions Distribution of formed crystal defects 18: hydrogen ions 20a: crystal defects formed by irradiation of hydrogen ions 20b: crystal defects generated by hydrogen termination treatment 22: crystal defects formed by irradiation of electron beams 24: electron beam 25: Unbonded hand 26: silicon atom 28: hydrogen ion bonded to silicon atom 100, 200, 300: semiconductor device

Claims

A semiconductor device in which crystal defects for controlling the lifetime of carriers are formed in a silicon substrate,
A first region of a first conductivity type formed in a range facing the surface of the silicon substrate;
A second region of a second conductivity type formed in a range facing the back surface of the silicon substrate;
A third region formed between the first region and the second region in the silicon substrate;
With
In the third region, crystal defects are formed both at a position shallower than the intermediate depth and at a deep position,
For crystal defects formed at a position shallower than the intermediate depth of the third region, the amount of crystal defects formed in a region where the energy difference from the center of the band gap is less than 0.2 eV is terminated with hydrogen. includes a crystal defect of trap level caused by,
The semiconductor device, wherein a crystal defect formed at a position deeper than an intermediate depth of the third region includes a crystal defect formed by electron beam irradiation .

The amount of crystal defects formed at a position shallower than the intermediate depth of the third region is larger than the amount of crystal defects formed at a position deeper than the intermediate depth of the third region, and is formed in the third region. 2. The semiconductor device according to claim 1, wherein the density distribution of the crystal defects in the depth direction has a peak at a position shallower than the intermediate depth of the third region.

A method of manufacturing a semiconductor device in which crystal defects for controlling the lifetime of carriers are formed in a silicon substrate,
A first crystal defect forming step of forming a first crystal defect in the silicon substrate by irradiating the silicon substrate with a first particle beam;
A second crystal defect forming step of forming a second crystal defect in the silicon substrate by performing second particle beam irradiation on the silicon substrate;
An energy difference from the center of the band gap included in the first and second crystal defects formed by the first crystal defect forming step and the second crystal defect forming step is formed in a region of less than 0.2 eV. Termination process for terminating crystal defects with hydrogen ,
A method for manufacturing a semiconductor device, comprising: