JP6039374B2 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP6039374B2 JP6039374B2 JP2012249393A JP2012249393A JP6039374B2 JP 6039374 B2 JP6039374 B2 JP 6039374B2 JP 2012249393 A JP2012249393 A JP 2012249393A JP 2012249393 A JP2012249393 A JP 2012249393A JP 6039374 B2 JP6039374 B2 JP 6039374B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- video
- processing
- update
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
図6は、映像表示システムの構成を示した図である。図6において、601は、映像表示システムであり、映像信号を受信する映像受信部602、受信した映像信号に対して映像処理を行う映像処理部603、表示デバイスであるパネル605へ映像処理後の映像信号を出力する映像出力部604からなる。607は、映像処理システム601の前述したシステム基準信号と映像処理部及び映像出力部への基準信号を生成する基準信号生成モジュールである。
特許文献2では、コピーガード信号など定常的に起きる乱れた信号による誤動作を防ぐことを目的として、乱れた信号をマスクする手段が提案されている。
また、特許文献1及び特許文献2の方法では、大幅な設定値変更により切り替え時に生じる乱れた基準信号までを考慮しておらず、乱れた基準信号に対応することは難しい問題点があった。
本発明は前述の問題点に鑑み、映像表示モード切り替えをソフトリセットやアボート処理なしに素早く行うことができるようにすることを目的とする。
図1は、本実施形態の映像処理システムの全体構成を示す図である。前述した背景技術で説明した図6の映像処理システムをより詳細化し、かつ、本発明の特徴に関する構成を追加した図である。
107は、映像処理システム101のシステム基準信号と映像処理部及び映像出力部への基準信号を生成する基準信号生成モジュールである。
106は、映像処理部103が映像処理において使用するフレームメモリである。
映像出力部104は、設定により、映像出力部104から出力する映像信号を基準信号に従って出力するか、黒画面を表示するために内部で生成した黒画面の映像信号を基準信号に従って出力するかを切り替えるために設けられている。
従って、映像処理部103は、映像更新基準信号125、映像処理基準信号126に従ってデータ処理動作を実行する。映像出力部104は、出力更新基準信号127、出力処理基準信号128に従って動作する。
新設定値格納部111は、新しい設定値をあらかじめ登録しておくための格納部で、基準信号生成に使用する設定値を格納する新基準信号設定値格納部115と、更新制御部113が使用する設定値を格納する更新制御部設定値格納部116を備えている。
図2は、更新制御部113及び処理信号マスク部120を適用しない場合のタイミングチャートである。図3は、更新制御部113及び処理信号マスク部120を適用した場合のタイミングチャートである。
第1の基準信号生成部109への設定値、即ち、映像更新基準信号203及び映像処理基準信号204を生成するための設定値が
システム基準信号からの遅延:Vsync_Delay=3Hsync
VsyncからDEまでの期間:V_BP=1Hsync
DEの期間:DE_T=5Hsync
から
システム基準信号からの遅延:Vsync_Delay=1Hsync
VsyncからDEまでの期間:V_BP=1Hsync
DEの期間:DE_T=5Hsync
への切り替えを行う。
システム基準信号からの遅延:Vsync_Delay=5Hsync
VsyncからDEまでの期間:V_BP=1Hsync
DEの期間:DE_T=5Hsync
で、切り替えは行なわない。
図2と同様に、301は、システム基準信号である。システム基準信号Vsync307、308、310、311、312、313、314で基準信号がアサートされている。302は、必要なソフトウエア処理を示している。303は、映像更新基準信号であるVsyncとHsyncを示している。304は、映像処理基準信号であるDEを示している。305は、出力更新基準信号であるVsycnとHsyncを示している。306は、出力処理基準信号であるDEを示している。
第1の基準信号生成部109への設定値、即ち、映像更新基準信号303及び映像処理基準信号304を生成するための設定値が
システム基準信号からの遅延:Vsync_Delay=3Hsync
VsyncからDEまでの期間:V_BP=1Hsync
DEの期間:DE_T=5Hsync
から
システム基準信号からの遅延:Vsync_Delay=1Hsync
VsyncからDEまでの期間:V_BP=1Hsync
DEの期間:DE_T=5Hsync
への切り替えを行う。
システム基準信号からの遅延:Vsync_Delay=5Hsync
VsyncからDEまでの期間:V_BP=1Hsync
DEの期間:DE_T=5Hsync
で、切り替えは行なわない。
S401で、システム基準信号124を受けると、S402で、プロセッサによる設定値更新が完了しているか否かを新設定値格納部111のステータスを確認する。新設定値格納部111には、完了ステータスがあり、プロセッサ114は、設定途中の中途半端な設定値が使われないよう、設定が完了した時点で完了ステータスを立てるようにする。
S403で新しい設定が完了しているか否かを判断し、設定が完了していない場合にはS401に戻る。また、設定が完了していたならば、S404で、更新制御部設定値格納部116の設定値を確認する。
S406では、マスク部設定値格納部118に1を設定し、システム基準信号を1つ分、更新を遅らせるようにする。
S407では、更新制御部設定値格納部116の設定値を0に設定する。S408では、次のシステム基準信号を受信する。次に、S409で、新基準信号設定値格納部115の値を現基準信号設定値格納部117にコピーし、S410で、マスク部設定値格納部118の値を0に設定する。
S501で、システム基準信号を受けると、S502で、1クロックサイクル待機した後、S503で、現基準信号設定値格納部117から、Vsync_Delayの値を取得する。次に、S504で、基準信号生成カウンタ119で、Vsync_Delay分カウントする。S505で、現基準信号設定値格納部117からV_BPとDE_Tの値、マスク部設定値格納部118からマスク部設定値を取得する。次に、S506で、基準信号生成カウンタ119で、Vsync,Hsync、DEを生成する。
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア(コンピュータプログラム)を、ネットワーク又は各種のコンピュータ読み取り可能な記憶媒体を介してシステム或いは装置に供給する。そして、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
102 映像受信部
103 映像処理部
104 映像出力部
107 基準信号生成モジュール
108 システム基準信号生成部
109 第1の基準信号生成部
110 第2の基準信号生成部
113 更新制御部
120 処理信号マスク部
217 映像モード切り替えにより生成された乱れた基準信号
315 処理信号マスク部によりディセーブルされた映像処理基準信号
Claims (6)
- 映像信号に対して映像処理を行う映像処理手段の処理パラメータの更新を指示するための第1更新基準信号と、前記映像処理手段による映像処理タイミングを指示するための第1処理基準信号と、映像信号を出力する映像出力手段の処理パラメータの更新を指示するための第2更新基準信号と、前記映像出力手段による映像出力タイミングを指示するための第2処理基準信号とを所定の基準信号から生成する生成手段と、
前記映像処理手段の処理パラメータの変更指示を受け付ける受付手段と、
前記受付手段による前記変更指示の受け付けに応じて、前記第1及び第2更新基準信号および前記第1及び第2処理基準信号のうち前記第1処理基準信号を所定期間、無効化するための制御を行う制御手段と、
を備えることを特徴とする情報処理装置。 - 前記所定の基準信号は、入力映像信号の垂直同期信号に対応することを特徴とする請求項1に記載の情報処理装置。
- 前記所定の基準信号から前記第1及び第2更新基準信号と前記第1及び第2処理基準信号を生成するために用いる設定値を記憶する第1記憶手段と、前記受付手段により受け付けられた変更指示に基づく新たな設定値を記憶する第2記憶手段とを有し、
前記制御手段は、前記第2記憶手段に記憶された設定値の値を参照し、前記第2記憶手段に記憶された設定値を前記第1記憶手段に記憶された設定値に更新するタイミングを決定すること
を特徴とする請求項1又は2に記載の情報処理装置。 - 前記制御手段は、
前記映像出力手段により出力される映像が黒画像となるように前記情報処理装置の内部で生成された前記第1処理基準信号に対してマスクすること
を特徴とする請求項3に記載の情報処理装置。 - 映像信号に対して映像処理を行う映像処理工程の処理パラメータの更新を指示するための第1更新基準信号と、前記映像処理工程における映像処理タイミングを指示するための第1処理基準信号と、映像信号を出力する映像出力工程の処理パラメータの更新を指示するための第2更新基準信号と、前記映像出力工程における映像出力タイミングを指示するための第2処理基準信号とを所定の基準信号から生成する生成工程と、
前記映像処理工程の処理パラメータの変更指示を受け付ける受付工程と、
前記受付工程における前記変更指示の受け付けに応じて、前記第1及び第2更新基準信号および前記第1及び第2処理基準信号のうち前記第1処理基準信号を所定期間、無効化するための制御を行う制御工程と、
を備えることを特徴とする情報処理方法。 - コンピュータを請求項1乃至4の何れか1項に記載の情報処理装置の各手段として動作させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012249393A JP6039374B2 (ja) | 2012-11-13 | 2012-11-13 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012249393A JP6039374B2 (ja) | 2012-11-13 | 2012-11-13 | 情報処理装置及び情報処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014099702A JP2014099702A (ja) | 2014-05-29 |
JP2014099702A5 JP2014099702A5 (ja) | 2016-03-10 |
JP6039374B2 true JP6039374B2 (ja) | 2016-12-07 |
Family
ID=50941390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012249393A Expired - Fee Related JP6039374B2 (ja) | 2012-11-13 | 2012-11-13 | 情報処理装置及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6039374B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11331841A (ja) * | 1998-05-20 | 1999-11-30 | Hitachi Denshi Ltd | 映像伝送装置 |
JP2006071912A (ja) * | 2004-09-01 | 2006-03-16 | Canon Inc | 画像出力装置及び画像表示装置 |
JP2009027301A (ja) * | 2007-07-18 | 2009-02-05 | Sony Corp | 制御装置、制御方法、及びプログラム、並びに表示装置 |
JP2009164812A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 映像データ受信装置 |
JP2011048031A (ja) * | 2009-08-25 | 2011-03-10 | Toshiba Corp | ディスプレイ信号出力装置および表示装置 |
JP2012019381A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | 画像処理装置及び画像処理方法 |
-
2012
- 2012-11-13 JP JP2012249393A patent/JP6039374B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014099702A (ja) | 2014-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI534795B (zh) | 用以對齊圖框資料之技術 | |
WO2019153723A1 (zh) | 视频画面显示方法、装置、电视机及存储介质 | |
US9830880B1 (en) | Method and system for adjusting the refresh rate of a display device based on a video content rate | |
TWI424430B (zh) | 控制畫面輸入與輸出之裝置與方法 | |
JP2012095075A (ja) | 半導体集積回路及び全周囲映像システム | |
WO2008020506A1 (fr) | dispositif de commande d'affichage d'image, procédé D'AFFICHAGE D'IMAGE, et support de stockage d'informations | |
JP2013171296A (ja) | 信号処理装置及び半導体装置 | |
US10642561B2 (en) | Display control apparatus, display control method, and computer readable medium | |
JP6039374B2 (ja) | 情報処理装置及び情報処理方法 | |
JP5511577B2 (ja) | 画像処理装置 | |
JP2002244646A (ja) | データ処理システム及びデータ処理方法、コンピュータプログラム、記録媒体 | |
JP2017085360A (ja) | 半導体装置、映像表示システムおよび映像信号の出力方法 | |
JP5676924B2 (ja) | 投影装置及び投影方法 | |
JPH09116827A (ja) | 縮小映像信号処理回路 | |
JP2011090597A (ja) | 画像表示装置およびその制御方法 | |
JP5537392B2 (ja) | データ処理装置 | |
JP6772914B2 (ja) | 画像処理装置、表示装置および画像処理方法 | |
JP2021069087A (ja) | ビデオ変換装置及びタッチパネル付表示装置 | |
JP2008225175A (ja) | プロジェクタ、プログラム及び情報記憶媒体 | |
JP2015125411A (ja) | 映像処理装置 | |
WO2024104116A1 (zh) | 效果处理方法和电子设备 | |
JP5783740B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP2006072351A (ja) | 画像データ転送用転送矩形を連続的にトレースするシステムおよび方法 | |
JP2017169038A (ja) | 映像処理装置、映像処理方法、表示装置及びプロジェクター | |
JP6040217B2 (ja) | 投影装置及び投影方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161104 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6039374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |