JP6005756B2 - Harq組み合わせ方法及び装置 - Google Patents
Harq組み合わせ方法及び装置 Download PDFInfo
- Publication number
- JP6005756B2 JP6005756B2 JP2014546283A JP2014546283A JP6005756B2 JP 6005756 B2 JP6005756 B2 JP 6005756B2 JP 2014546283 A JP2014546283 A JP 2014546283A JP 2014546283 A JP2014546283 A JP 2014546283A JP 6005756 B2 JP6005756 B2 JP 6005756B2
- Authority
- JP
- Japan
- Prior art keywords
- harq
- combination
- harq combination
- data
- ddr2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
- H04L1/1845—Combining techniques, e.g. code combining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1874—Buffer management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1896—ARQ related signaling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するステップと、
前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するステップと、
HARQ組み合わせを計算し、計算結果を第2のデータキャッシュRAMBに記憶するステップと、を含む。
ddr2switch及びharq_addrに基づいてHARQ組み合わせ前後のアドレスを取得し、ddr2switchパラメータは、DDR2がピンポンハンドオーバーを行うかどうかを示す識別子であり、ddr2switch1は、次回にDDR2がピンポンハンドオーバーを行うかどうかを示す識別子であり、
新しいパケットである場合、ddr2swtichに値0を割り当て(assign)、
HARQ組み合わせを行い、且つDemodnumが01に等しい場合、ddr2swtichにddr2swtich1の値を割り当て、それ以外の場合は、ddr2swtichをそのまま維持し、
新しいパケットである場合、ddr2swtich1に値1を割り当て、HARQ組み合わせを行い、且つDemodnumが01に等しい場合、ddr2swtich1に反転(invert)する値を割り当て、HARQ組み合わせを行い、且つDemodnumが01に等しくない場合、ddr2swtich1をそのまま維持する。
読み取られた、HARQ組み合わせを行うかどうかを示すharq_enに基づいて、harq_enが1である場合、HARQ組み合わせを行う必要があることを示し、計算されたHARQ組み合わせ前のアドレスに基づいて、DDR2におけるデータを読み取ってRAMAに記憶する。
受信されたHARQ組み合わせゲイン係数に基づいて、RAMAにおける前回のHARQ組み合わせのデータを読み取って対応するゲイン因子b1と乗算し、同時に、レートデマッチングから出力された結果と対応するゲイン因子b2を乗算し、乗算結果を加算して、HARQ組み合わせ前のデータ×b1+HARQ組み合わせ後のデータ×b2というHARQ組み合わせ後の結果を取得してRAMBに記憶する。
HARQ組み合わせ後のアドレスに基づいて、HARQ組み合わせ後のRAMBにおけるデータをHARQ DDR2に移転し、ユーザ装置により送信される次のデータを受信できる状態になることを含む。
外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するように構成されるパラメータ制御ユニットと、
前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するように構成されるデータキャッシュユニットと、
HARQ組み合わせを計算し、計算結果を第2のデータキャッシュRAMBに記憶するように構成される加算ユニットと、を備える。
計算プロセスは、次の通りである。
new_ueが1である場合、ユーザ装置により送信されたパケットが新しいパケットであることを示し、ddr2swtichに値0を割り当てる(assign)。
harq_enが1に等しい場合、Harq組み合わせを行うことを示し、且つDemodnumが01に等しい場合、ddr2swtichにddr2swtich1の値を割り当て(assign)、それ以外の場合は、そのまま維持する。
計算プロセスは、次の通りである。
harq_enが1に等しい場合、Harq組み合わせを行うことを示し、且つDemodnumが01に等しい場合、ddr2swtich1に反転(invert)する値を割り当て、
harq_enが1に等しい場合、Harq組み合わせを行うことを示し、且つDemodnumが01に等しくない場合、ddr2swtich1をそのまま維持する。
(1)外部的に設定されたHARQ組み合わせのパラメータであるe_demodnum、harq_en、harq_num、harq_addr、b1、b2を受信する。e_demodnumが01であり、harq_enが1であり、harq_numが7であり、harq_addrが51609600であると仮定する。
(2)harq_numが7であることに基づいて、b1、b2がそれぞれ0と2であることを得る。前のddr2switch1が1であると仮定すると、ddr2switchが0である。harq_addrが51609600であると仮定すると、harq_addr_eが51609700であり、harq_addr_bが100である。
(3)harq_enが1であり、harq_addr_bが100であることに基づいて、HARQ組み合わせ前のデータを読み取ってRAMAに記憶する。
(4)b2が2であるので、HARQ組み合わせ前のデータを右に2ビット移転してレートデマッチング後のデータと加算してRAMBに記憶する。
(5)harq_addr_eが51609700であることに基づいて、データをアドレス51609700のDDR2に記憶する。
外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するように構成されるパラメータ制御ユニットと、
前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するように構成されるデータキャッシュユニットと、
HARQ組み合わせを計算し、計算結果を第2のデータキャッシュRAMBに記憶するように構成される加算ユニットと、を備える。
Claims (7)
- 外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するステップと、
前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するステップと、
HARQ組み合わせを計算し、計算結果を第2のデータキャッシュRAMBに記憶するステップと、を含み、
前記受信される外部的に設定されたHARQ組み合わせの関連パラメータは、
現在のユーザ装置により送信されたパケットが新しいパケットであるかどうかを示すnew_ue、
現在の状態が同じユーザ装置の何回目の復調であるかどうかを示すe_demodnum、
HARQ組み合わせを行うかどうかを示すharq_en、
HARQ再送回数を示すharq_num、
HARQ組み合わせのアドレスを示すharq_addr、及び
HARQ組み合わせの2つのゲイン因子b1、b2を含むことを特徴とするHARQ組み合わせ方法。 - 前記DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得することは、
ddr2switch及びharq_addrに基づいてHARQ組み合わせ前後のアドレスを取得し、ddr2switchパラメータは、DDR2がピンポンハンドオーバーを行うかどうかを示す識別子であり、ddr2switch1は、次回にDDR2がピンポンハンドオーバーを行うかどうかを示す識別子であり、
new_ueが1である場合、前記現在のユーザ装置により送信されたパケットが新しいパケットであることを示し、ddr2swtichに値0を割り当て、
harq_enが1に等しい場合、HARQ組み合わせを行うことを示し、且つDemodnumが01に等しい場合、ddr2swtichにddr2swtich1の値を割り当て、それ以外の場合は、ddr2swtichをそのまま維持し、且つ、
new_ueが1である場合、
前記現在のユーザ装置により送信されたパケットが新しいパケットであることを示し、ddr2swtich1に値1を割り当て、
new_ueが0である場合において、
harq_enが1に等しい場合、HARQ組み合わせを行うことを示し、且つDemodnumが01に等しい場合、ddr2swtich1に反転(invert)する値を割り当て、
harq_enが1に等しい場合、HARQ組み合わせを行うことを示し、且つDemodnumが01に等しくない場合、ddr2swtich1をそのまま維持することを含むことを特徴とする
請求項1に記載のHARQ組み合わせ方法。 - 前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データをデータキャッシュRAMAに記憶することは、
読み取られたHARQ組み合わせを行うかどうかを示すharq_enに基づいて、harq_enが1である場合、HARQ組み合わせを行う必要があることを示し、計算されたHARQ組み合わせ前のアドレスに基づいて、DDR2におけるデータを読み取ってRAMAに記憶することを含むことを特徴とする
請求項2に記載のHARQ組み合わせ方法。 - HARQ組み合わせを計算し、計算結果をデータキャッシュRAMBに記憶することは、
受信されたHARQ組み合わせのためのゲイン係数に基づいて、RAMAにおける前回のHARQ組み合わせのデータを読み取って対応するゲイン因子b1と乗算し、同時にレートデマッチングから出力された結果と対応するゲイン因子b2を乗算し、乗算結果を加算して、HARQ組み合わせ前のデータ×b1+HARQ組み合わせ後のデータ×b2というHARQ組み合わせ後の結果を取得し、前記結果をRAMBに記憶することを含むことを特徴とする
請求項3に記載のHARQ組み合わせ方法。 - HARQ組み合わせ後のアドレスに基づいて、HARQ組み合わせ後のRAMBにおけるデータをHARQ DDR2に移転し、ユーザ装置により送信される次のデータを受信できる状態になることを含むことを特徴とする
請求項1〜4のいずれか一項に記載のHARQ組み合わせ方法。 - 外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するように構成されるパラメータ制御ユニットと、
前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するように構成されるデータキャッシュユニットと、
HARQ組み合わせを計算し、計算結果を第2のデータキャッシュRAMBに記憶するように構成される加算ユニットと、を備え、
前記パラメータ制御ユニットにより受信される、外部的に設定されたHARQ組み合わせの関連パラメータは、
現在の状態が同じユーザ装置の何回目の復調であるかどうかを示すe_demodnum、HARQ組み合わせを行うかどうかを示すharq_en、HARQ再送回数を示すharq_num、HARQ組み合わせのアドレスを示すharq_addr、及びHARQ組み合わせの2つのゲイン因子b1、b2を含むことを特徴とする
HARQ組み合わせ装置。 - 前記加算ユニットは、さらに、HARQ組み合わせ後のアドレスに基づいて、HARQ組み合わせ後のRAMBにおけるデータをHARQ DDR2に移転し、ユーザ装置により送信される次のデータを受信できる状態になるように構成されることを特徴とする
請求項6に記載のHARQ組み合わせ装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110418216.6 | 2011-12-14 | ||
CN201110418216.6A CN103166747B (zh) | 2011-12-14 | 2011-12-14 | 一种harq合并的方法及装置 |
PCT/CN2012/074291 WO2013086825A1 (zh) | 2011-12-14 | 2012-04-18 | 一种harq合并的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015502119A JP2015502119A (ja) | 2015-01-19 |
JP6005756B2 true JP6005756B2 (ja) | 2016-10-12 |
Family
ID=48589504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014546283A Active JP6005756B2 (ja) | 2011-12-14 | 2012-04-18 | Harq組み合わせ方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9444601B2 (ja) |
EP (1) | EP2782283B1 (ja) |
JP (1) | JP6005756B2 (ja) |
CN (1) | CN103166747B (ja) |
WO (1) | WO2013086825A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104753653B (zh) * | 2013-12-31 | 2019-07-12 | 中兴通讯股份有限公司 | 一种解速率匹配的方法、装置和接收侧设备 |
US9960885B2 (en) * | 2016-02-16 | 2018-05-01 | Samsung Electronics Co., Ltd | Method and apparatus for hybrid automatic repeat requests (HARQ) processing for retransmissions with unknown data length |
KR20180091527A (ko) | 2017-02-07 | 2018-08-16 | 삼성전자주식회사 | 무선 셀룰라 통신 시스템에서 제어 및 데이터 정보 전송방법 및 장치 |
CN110808815B (zh) * | 2019-10-30 | 2021-10-22 | 紫光展锐(重庆)科技有限公司 | 数据存储方法及装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7117421B1 (en) * | 2002-05-31 | 2006-10-03 | Nvidia Corporation | Transparent error correction code memory system and method |
US7486688B2 (en) * | 2004-03-29 | 2009-02-03 | Conexant Systems, Inc. | Compact packet switching node storage architecture employing Double Data Rate Synchronous Dynamic RAM |
JP4765260B2 (ja) * | 2004-03-31 | 2011-09-07 | 日本電気株式会社 | データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 |
US20060291743A1 (en) * | 2005-06-24 | 2006-12-28 | Suketu Partiwala | Configurable motion compensation unit |
WO2007015455A1 (ja) * | 2005-08-01 | 2007-02-08 | Nec Corporation | Hs-pdschデコーダ及びそれを搭載した移動式無線通信装置 |
US7730382B2 (en) * | 2005-12-02 | 2010-06-01 | Beceem Communications Inc. | Method and system for managing memory in a communication system using hybrid automatic repeat request (HARQ) |
US7978635B2 (en) * | 2007-03-21 | 2011-07-12 | Qualcomm Incorporated | H-ARQ acknowledgment detection validation by re-decoding |
CN101034961B (zh) * | 2007-04-11 | 2010-05-26 | 重庆重邮信科通信技术有限公司 | 多进程harq技术ir缓存的管理方法及装置 |
TW200908603A (en) * | 2007-05-04 | 2009-02-16 | Amicus Wireless Technology Co Ltd | System and method for performing a HARQ operation in an OFDM-based receiver |
US8194588B2 (en) * | 2007-12-13 | 2012-06-05 | Qualcomm Incorporated | Coding block based HARQ combining scheme for OFDMA systems |
CN102208966B (zh) | 2010-03-30 | 2014-04-09 | 中兴通讯股份有限公司 | 一种harq合并器和harq数据存储方法 |
-
2011
- 2011-12-14 CN CN201110418216.6A patent/CN103166747B/zh active Active
-
2012
- 2012-04-18 US US14/364,671 patent/US9444601B2/en active Active
- 2012-04-18 JP JP2014546283A patent/JP6005756B2/ja active Active
- 2012-04-18 EP EP12857417.5A patent/EP2782283B1/en active Active
- 2012-04-18 WO PCT/CN2012/074291 patent/WO2013086825A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN103166747A (zh) | 2013-06-19 |
JP2015502119A (ja) | 2015-01-19 |
CN103166747B (zh) | 2017-12-29 |
EP2782283A1 (en) | 2014-09-24 |
US20140376469A1 (en) | 2014-12-25 |
EP2782283A4 (en) | 2015-04-29 |
WO2013086825A1 (zh) | 2013-06-20 |
EP2782283B1 (en) | 2018-06-06 |
US9444601B2 (en) | 2016-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7017627B2 (ja) | 通信システムにおける冗長バージョン設計ソリューション | |
JP5928873B2 (ja) | 装置、方法及び製品 | |
TWI455515B (zh) | 無線通訊系統改善混合式自動重發請求功能的方法及裝置 | |
KR101401132B1 (ko) | Harq 프로토콜의 스루풋을 증가시키는 방법 및 시스템 | |
JP5372640B2 (ja) | Harq機能を改善する方法及び通信装置 | |
JP2007259454A (ja) | 無線通信システムにおいてパケット再送を処理する方法及び装置 | |
WO2007004297A1 (ja) | 送信機及び送信方法 | |
US20200287666A1 (en) | Method and System to Improve Link Budget of a Wireless System | |
KR101224561B1 (ko) | 이동통신 시스템에서 고속 공용 제어 채널을 사용하지 않은경우를 위한 메모리 할당 장치 및 방법 | |
JP2009182780A (ja) | 再送プロセスのデータ処理方法およびそれを用いた通信装置 | |
JP6005756B2 (ja) | Harq組み合わせ方法及び装置 | |
WO2012142906A1 (zh) | Harq合并存储空间的处理方法及装置 | |
TW201926930A (zh) | 混合自動重送方法及系統 | |
JP5355680B2 (ja) | 無線通信システムにおける方法及び装置 | |
US20140344638A1 (en) | Signal processing device, signal processing method, and communication device | |
JP2008053854A (ja) | データの再送方法、通信装置、およびコンピュータプログラム | |
CN103414543A (zh) | 一种调整harq缓存量的方法及终端 | |
JP5609443B2 (ja) | 再送制御を行う装置及び方法 | |
WO2019071393A1 (en) | SYMBOL MAPPING BY NATURAL OR REVERSE ORDER FOR REDUNDANT VERSIONS | |
TW201406094A (zh) | 對harq的傳輸塊進行存儲和解碼的方法及裝置 | |
KR20110074476A (ko) | 무선 통신 네트워크에서 자동 반복 요청 피드백을 통신하는 장치 및 방법 | |
JP2007124485A (ja) | 高速ダウンリンクパケットアクセス方式における伝送方法及び受信装置 | |
JP2012028875A (ja) | 通信装置及び通信方法 | |
JP2010022049A (ja) | データの再送方法および通信装置 | |
KR20220146293A (ko) | 사이드링크를 통해 피드백 신호를 송수신하는 통신 장치 및 이의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6005756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |