JP5998809B2 - 表示素子、及びその製造方法 - Google Patents

Description

本発明は、表示素子、及びその製造方法に関し、特に詳しくは、スペーサを含有するシール材によって２枚の基板が貼り合わされた構造を有する表示素子、及びその製造方法に関する。

液晶表示素子は、第１の基板と第２の基板との間に液晶が挟持された構造を有している。第１の基板と第２の基板とはシール材によって貼り合わされる。そして、第１の基板と第２の基板とシール材とで形成された空間に液晶が封入されている。アクティブマトリクス型液晶表示素子では、第１の基板が駆動基板となり、第２の基板が対向基板となる。

特許文献１には、非消磁領域に形成された保護層に接して、液晶層の厚みを一定に制御するスペーサを有する液晶表示装置が開示されている（段落００４０）。スペーサは、保護層の形成材料と同様の材料で形成されている。

特許文献２には、単位セルに分断する際のスクライブ／ブレーク時の衝撃から薄膜トランジスタ、ドライバ回路部、端子部の損傷を防止するための衝撃保護パターンを備えた液晶表示装置が開示されている。

特開２００９−２７６７４３号公報 特開２００１−３０５５６９号公報

液晶表示素子などの表示素子では、製造工程の簡略化や歩留まりの改善などによって、さらなる生産性の向上を図ることが望まれている。

本発明は、上記問題に鑑み、生産性の高い表示素子とその製造方法を提供することを目的とする。

本発明の一態様にかかる製造方法は、トランジスタを有する駆動基板と、前記駆動基板と対向配置された対向基板と、スペーサを含有し、表示領域を囲むように配置され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、を備えた表示素子の製造方法であって、前記駆動基板上に、前記表示領域において第１ホールを有する第１層間絶縁膜を、前記トランジスタの上に形成するステップと、前記第１ホールに第１プラグを形成するステップと、前記第１層間絶縁膜の上に第２層間絶縁膜を形成するステップと、前記表示領域より外側の周辺領域において、埋め込み領域を前記第２層間絶縁膜に形成するとともに、前記表示領域において、前記第１プラグに到達する第２ホールを前記第２層間絶縁膜に形成するステップと、前記スペーサよりも硬い材料を用いて前記埋め込み領域に保護膜を形成し、前記第２ホールに第２プラグを形成するステップと、前記第１プラグ及び前記第２プラグを介して前記トランジスタと接続された画素電極を形成するとともに、前記保護膜の上にダミー画素電極を形成するステップと、前記駆動基板と前記対向基板との間に前記保護膜に沿って前記シール材を配置した状態で、前記駆動基板と前記対向基板を貼り合わせるステップと、を有するものである。
本発明の一態様にかかる表示素子は、トランジスタを有する駆動基板と、前記駆動基板と対向配置された対向基板と、スペーサを含有し、表示領域を囲むように配置され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、前記トランジスタの上に形成された第１層間絶縁膜と、前記表示領域において、前記第１層間絶縁膜のホールに形成された第１プラグと、前記第１層間絶縁膜の上に形成された第２層間絶縁膜と、前記表示領域において前記第２層間絶縁膜のホールに形成され、前記第１プラグ上に配置された第２プラグと、前記第２プラグの上に配置され、前記第１プラグ及び前記第２プラグを介して前記トランジスタと接続された画素電極と、前記表示領域より外側の周辺領域において、前記シール材に沿って前記第２層間絶縁膜に設けられた埋め込み領域に、前記スペーサよりも硬い材料によって形成された保護膜と、前記保護膜上に形成されたダミー画素電極と、を備えたものである。

本発明によれば、生産性の高い表示素子とその製造方法を提供することができる。

本実施の形態にかかる液晶表示素子の構成を模式的に示す平面図である。 本実施の形態にかかる液晶表示素子の構成を模式的に示す断面図である。 駆動基板の画素部分の構成を模式的に示す断面図である。 駆動基板の周辺領域の構成を模式的に示す断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 駆動基板の画素部分を模式的に示す製造工程断面図である。 駆動基板の周辺領域の構成を模式的に示す製造工程断面図である。 保護膜が形成された領域を模式的に示す平面図である。 シール材直下の周辺回路領域の構成を示す工程断面図である。 シール材に含有されるシール内スペーサによって発生する問題点を説明する平面図である。 シール材に含有されるシール内スペーサによって発生する問題点を説明する断面図である。 シール内スペーサを含有するシール材とその直下の周辺回路領域の構成を示す断面図である。 貼り合わせ工程におけるシール内スペーサの挙動を模式的に示す断面図である。 貼り合わせ工程におけるシール内スペーサの挙動を模式的に示す断面図である。 貼り合わせ構造体の切断線を示す平面図である。 貼り合わせ構造体の構成を示すＸＺ断面図である。 貼り合わせ構造体の構成を示すＹＺ断面図である。 貼り合わせ構造体のＸ方向に沿った構成を示す工程断面図である。 貼り合わせ構造体のＹ方向の構成を示す工程断面図である。 切断時において、切断線直下の周辺回路領域において発生する問題点を示す断面図である。 切断時において、切断線直下の周辺回路領域において発生する問題点を示す断面図である。 切断時において、切断線直下の周辺回路領域において発生する問題点を示す断面図である。 切断時において、切断線直下の周辺回路領域において発生する問題点を示す断面図である。 対向基板の切断線Ｌ１直下の保護膜を示す断面図である。 切断工程における保護膜周辺の構成を示す工程断面図である。 シール材と保護膜の寸法例を示す平面図である。 シール材の寸法例を示す平面図である。 切断線直下における保護膜の寸法例を示す断面図である。 切断線直下における保護膜の寸法例を示す断面図である。 実施の形態２にかかる液晶表示素子の製造途中の構成を示す平面図である。 実施の形態２にかかる液晶表示素子の製造途中の構成を示す平面図である。 実施の形態２にかかる液晶表示素子の製造途中の構成を示す平面図である。 実施の形態２にかかる液晶表示素子の製造途中の構成を示す平面図である。

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の説明では、本実施の形態にかかる表示素子が、反射型の液晶表示素子であるとして説明するが、特に限定されるものではない。駆動基板と対向基板とがシール材によって貼り合わされた構成を有する表示素子であればよい。

実施の形態１．
（全体構成）
まず、液晶表示素子の全体構成について、説明する。図１は、液晶表示素子の構成を示す平面図であり、図２はその断面図である。なお、図１、及び図２では、液晶表示素子の厚さ方向をＺ方向とし、矩形の液晶表示素子の端辺に沿った方向をＸ方向及びＹ方向としている。

液晶表示素子１００は、第１の基板である駆動基板１と、第２の基板である対向基板２と、シール材６と、を備えている。対向配置された駆動基板１と対向基板２とはシール材６によって貼り合わされている。シール材６は矩形枠状に形成されており、その内側が表示領域３となる。表示領域３には、複数の画素３ａがアレイ状に配置されている。すなわち、画素３ａが配置された領域が表示領域３となる。それぞれの画素３ａには、後述するトランジスタが配置されている。したがって、駆動基板１は、アレイ状に配置されたトランジスタアレイ基板となる。

矩形状の表示領域３の外側が、額縁状の周辺領域４となる。周辺領域４には、後述するようにシフトレジスタ、ビデオスイッチ等の周辺回路が形成されている。周辺領域４において、駆動基板１の一端は対向基板２からはみ出しており、そのはみ出した部分に、外部の制御回路と接続される端子４７が形成される。ここでは、複数の端子４７がＹ方向に沿って配列されている。端子４７はプリント基板やフレキシブル基板等と接続される。

図２に示すように、駆動基板１と対向基板２と表示領域３とで形成された空間には、液晶７が封入されている。駆動基板１と対向基板２には、液晶７を所定の方向に配向するための配向膜９が設けられている。配向膜９は、互いに向かうように配置されている。配向膜９は、ＳｉＯなどを斜め蒸着することによって形成することができる。また、シール材６は、シール内スペーサ８を含有している。

駆動基板１は、不透明なシリコンウェハから切り出されたシリコン基板である。そして、それぞれの画素３ａには、スイッチング素子であるトランジスタと接続された反射画素電極（不図示）が設けられている。対向基板２は透明なマザーガラス基板から切り出されたガラス基板である。対向基板２の全面には、対向電極１０５が形成されている。対向電極１０５は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明導電膜に形成されている。反射画素電極と対向電極１０５との間の電圧によって液晶７が駆動する。対向基板２側から光が入射すると、液晶７の状態に応じて、反射画素電極で反射される光の偏光状態が制御される。したがって、各反射画素電極に供給する表示信号を制御することで、表示領域３内に所望の画像を表示することができる。また、対向基板２の表示側の面には、必要に応じて反射防止膜等を形成してもよい。

（画素３ａの構成）
次に、画素３ａの断面構成について図３を用いて説明する。図３は、画素３ａにおける駆動基板１の構成を示す断面図である。なお、図３は、駆動基板１の完成前の構成、具体的には、反射画素電極１４を形成した後、最上層絶縁膜の形成前の構成を示している。シリコン基板である駆動基板１は、トランジスタ１２を有している。トランジスタ１２は、ＭＯＳトランジスタであり、ソース４０、ドレイン４１、及びゲート４２を有している。ソース４０、及びドレイン４１は、例えば、不純物ドープによって形成されたＮ^＋領域となっている。ゲート４２は、ソース４０とドレイン４１との間のチャネルと、ゲート絶縁膜４５ａを介して対向配置されている。隣接するトランジスタ１２の間には、素子分離領域４３が設けられている。素子分離領域４３によって、隣接するトランジスタ１２が分離される。

駆動基板１上には、ゲート絶縁膜４５ａを含む絶縁膜４５が設けられている。さらに、トランジスタ１２の上には、第１配線層１０が設けられている。第１配線層１０の上には、第２配線層１１が設けられている。第１配線層１０と第２配線層１１の間には、絶縁膜４５が介在している。なお、第１配線層１０、及び第２配線層１１は、外部からの信号や電圧をトランジスタ１２等に供給するための配線パターンとなる。

第２配線層１１の上には、層間絶縁膜１３が設けられている。層間絶縁膜１３の上には、層間絶縁膜１８が設けられている。層間絶縁膜１８の上には反射画素電極１４が設けられている。すなわち、第２配線層１１と反射画素電極１４との間には、層間絶縁膜１３、及び層間絶縁膜１８の２層が介在している。

第１配線層１０の一部のパターン１０ａは、コンタクトホール４６を介して、第２配線層１１の一部のパターン１１ａと接続されている。第２配線層１１は、コンタクトプラグ２４を介して反射画素電極１４と接続されている。コンタクトプラグ２４は、層間絶縁膜１３に埋め込まれた第１プラグ１７ａと、層間絶縁膜１８に埋め込まれた第２プラグ２３ａとを有している。例えば、第１プラグ１７ａと第２プラグ２３ａはそれぞれタングステンなどの金属膜によって形成されている。

反射画素電極１４は、コンタクトプラグ２４、第２配線層１１のパターン１１ａ、コンタクトホール４６、第１配線層１０のパターン１０ａを介して、ソース４０と接続されている。さらに、駆動基板１は、各画素３ａに、反射画素電極１４の電荷を保持するための保持容量４４を有している。ソース４０は、コンタクトホール４６、第１配線層１０のパターン１０ａ、コンタクトホール４６を介して、保持容量４４の保持容量電極４４ａと接続されている。

（周辺領域４の構成）
次に、周辺領域４の構成について、図４を用いて説明する。図４は、周辺回路が設けられた周辺領域４における駆動基板１の構成を示す断面図である。なお、図４は、駆動基板１の完成前の構成、具体的には、ダミー画素電極１４ａの形成後、最上層絶縁膜の形成前の構成を示している。周辺領域４において、駆動基板１は、トランジスタ１２を有している。トランジスタ１２は、画素３ａにおけるトランジスタ１２と同様のＭＯＳトランジスタであり、ソース４０、ドレイン４１、及びゲート４２を有している。画素３ａと同様に、トランジスタ１２の上には、第１配線層１０、及び第２配線層１１が設けられている。第２配線層１１の上には、層間絶縁膜１３が設けられている。第１層間絶縁膜１３の上には、保護膜１５が設けられている。

保護膜１５は第２プラグ２３ａと同じ層によって形成されている。すなわち、保護膜１５と第２プラグ２３ａは、ほぼ同じ膜厚のタングステン膜２３によって形成されている。保護膜１５は、層間絶縁膜１８に埋め込まれている。保護膜１５の上には、ダミー画素電極１４ａが設けられている。ダミー画素電極１４ａは、反射画素電極１４と同じ層で形成されている。ここでは、保護膜１５の上に、ダミー画素電極１４ａが直接設けられている。ダミー画素電極１４ａは、適切な大きさとなるように、分断されている。すなわち、保護膜１５上には、ダミー画素電極１４ａのパターンが複数設けられている。

（製造工程）
以下、本実施の形態にかかる液晶表示素子１００の製造方法について、図５Ａ〜図１４Ｂを用いて説明する。図５Ａ〜図１４Ｂは、各工程における構成を示す工程断面図である。図５Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ、及び図１４Ａは本実施の特徴部分である周辺領域４での断面構成を示している。図５Ｂ、図６、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂ、及び図１４Ｂは画素３ａでの断面構成を示している。

以下の説明では、第２配線層１１を形成した後の製造工程を説明する。図５Ｂ、図６、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂ、及び図１４Ｂでは、第１配線層１０よりも下の構成を省略して図示している。

まず、第２配線層１１の上に、層間絶縁膜１３を形成する。例えば、第２配線層１１の上から絶縁膜をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの公知の成膜方法を用いて成膜する。こうすることで、図５Ａ、及び図５Ｂに示すように、第２配線層１１が層間絶縁膜１３によって覆われる。層間絶縁膜１３としては、厚さ０．８μｍのＳｉＯ_２膜を用いることができる。

次に、図６に示すように、層間絶縁膜１３に第１Ｖｉａホール１６を形成する。例えば、フォトリソグラフィ法によって、層間絶縁膜１３の上にレジストパターン（不図示）を形成する。レジストパターンが形成された状態で層間絶縁膜１３をエッチングすることで、第２配線層１１に到達する第１Ｖｉａホール１６が形成される。例えば、フッ素系ガスを用いた異方性ドライエッチングで第１Ｖｉａホール１６を形成することができる。なお、周辺領域４では、層間絶縁膜１３にＶｉａホール１６を形成しないため、図５Ａに示す構成のままとなっている。すなわち、周辺領域４の層間絶縁膜１３がレジストパターンによって覆われた状態で画素３ａではエッチング工程が実行される。

そして、図７Ｂに示すように第１Ｖｉａホール１６に埋め込まれる第１プラグ１７ａを形成する。例えば、第１Ｖｉａホール１６が設けられた層間絶縁膜１３の上から、プラズマＣＶＤ法などの公知の成膜方法を用いて、タングステン膜を成膜する。そして、層間絶縁膜１３に到達するまでＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりタングステン膜を除去していくことで、第１プラグ１７ａが形成される。すなわち、第１プラグ１７ａ以外では、層間絶縁膜１３が露出した状態となる。換言すると、第１Ｖｉａホール１６であった箇所を除いて、層間絶縁膜１３が露出する。ＣＭＰ工程を経た層間絶縁膜１３の厚さは、例えば、約０．５μｍとなっている。

また、周辺領域４では、層間絶縁膜１３の上にタングステン膜１７が成膜されて、図７Ａに示す構成となる。その後、周辺領域４では、上記のＣＭＰによって、層間絶縁膜１３の上に形成されたタングステン膜１７が全て除去され、層間絶縁膜１３が露出する。したがって、ＣＭＰ工程を経た後は、図５Ａに示す構成に戻る。

次に、図８Ａ、及び図８Ｂに示すように、第１プラグ１７ａが形成された層間絶縁膜１３の上から、層間絶縁膜１８を形成する。第２配線層１１の上に、層間絶縁膜１３と層間絶縁膜１８の２層の絶縁膜が形成される。さらに、第１プラグ１７ａが、層間絶縁膜１８によって覆われる。例えば、層間絶縁膜１８は、公知のプラズマＣＶＤ法により成膜することができる。また、層間絶縁膜１８としては、厚さ０．８μｍのＳｉＯ膜を用いることができる。

次に、層間絶縁膜１８をパターニングする。そのため、層間絶縁膜１８の上に、レジストを塗布し、公知のフォトリソグラフィ工程を用いて、レジストパターン１９を形成する。これにより、図９Ａ、及び図９Ｂに示す構成となる。図９Ｂに示すように、画素３ａでは、レジストパターン１９が、第１プラグ１７ａの上に開口部１９ｂを有している。この開口部１９ｂは、後述する第２プラグ２３ａを形成するために設けられる。また、図９Ａに示すように、周辺領域４では、後述する保護膜１５が形成される箇所にレジストパターン１９が開口部１９ａを有している。開口部１９ａは保護膜１５を形成するために設けられる。なお、保護膜１５は図１に示すシール材６に沿って形成され、シール材６よりも幅広に形成される。したがって、開口部１９ａも保護膜１５と同様に、シール材６と同じ枠状に沿って形成されている。

そして、開口部１９ａ、１９ｂを有するレジストパターン１９が形成された状態で、層間絶縁膜１８をエッチングすると、図１０Ａ、及び図１０Ｂに示す構成となる。図１０Ｂに示す画素３ａでは、第１プラグ１７ａに到達する第２Ｖｉａホール２０が形成される。第２Ｖｉａホール２０は、製造誤差などを考慮して、第１プラグ１７ａよりも若干大きめに形成される。すなわち、第２Ｖｉａホール２０は、第１プラグ１７ａとその周辺近傍の層間絶縁膜１３の上に形成される。図１０Ａに示す周辺領域４では、層間絶縁膜１３に到達する埋め込み領域２１が形成される。層間絶縁膜１８のエッチングは、例えば、ＣＨＦ_３、ＣＦ_４、Ａｒなどの混合ガスを使ったＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置で行われる。そして、層間絶縁膜１８上のレジストパターン１９を除去する。

次に、保護膜１５と第２プラグ２３ａを形成する。そのため、まず、層間絶縁膜１８の上に、バリア膜２２とタングステン膜２３を連続して成膜する。バリア膜２２として、例えば、厚さ５０ｎｍの窒化チタン（ＴｉＮ）をスパッタ法で形成する。バリア膜２２の成膜後、タングステン膜２３を成膜する。例えば、ＣＶＤ法によって、厚さ１．６μｍのタングステン膜２３を形成する。これにより、図１１Ａ、図１１Ｂに示すように、第２Ｖｉａホール２０及び埋め込み領域２１を有する層間絶縁膜１８を覆うように、バリア膜２２、及びタングステン膜２３の積層膜が形成される。第２Ｖｉａホール２０は、第１プラグ１７ａからはみ出すように形成される。さらに、周辺領域４では、図１１Ａに示すように、埋め込み領域２１にバリア膜２２、及びタングステン膜２３が埋め込まれるように成膜される。画素３ａでは、図１１Ｂに示すように、第２Ｖｉａホール２０にバリア膜２２、及びタングステン膜２３が埋め込まれるように成膜される。

その後、層間絶縁膜１８の上のバリア膜２２及びタングステン膜２３を除去して、層間絶縁膜１８を露出させる。ここでは、第１プラグ１７ａと同様にＣＭＰを用いることができる。すなわち、層間絶縁膜１８に到達するまでＣＭＰによりバリア膜２２、及びタングステン膜２３を除去していく。これにより、図１２Ａ、及び図１２Ｂに示す構成となる。なお、ＣＭＰによって層間絶縁膜１８の表面が除去されるため、層間絶縁膜１８の最終的な厚さは、０．５μｍとなっている。

画素３ａでは、図１２Ｂに示すように、第２Ｖｉａホール２０に埋め込まれたバリア膜２２及びタングステン膜２３を有する第２プラグ２３ａが形成される。第２プラグ２３ａは、第１プラグ１７ａに到達して、第１プラグ１７ａと導通する。また、周辺領域４では、図１２Ａに示すように、埋め込み領域２１に埋め込まれたバリア膜２２及びタングステン膜２３を積層した保護膜１５が形成される。保護膜１５は、第１配線層１０、第２配線層１１等の導電パターンから絶縁されている。保護膜１５、及び第２プラグ２３ａ以外では、層間絶縁膜１８が露出している。

なお、第１プラグ１７ａ、第２プラグ２３ａ、及び保護膜１５の材質は、タングステンに限定されるものでなく、電気的な接続が取れる導電膜であればよい。また、バリア膜２２の材質も特に限定されるものではなく、第１プラグ１７ａと第２プラグ２３ａとなる金属膜の材質に応じては、バリア膜２２を省略することもできる。

次に、第２プラグ２３ａの上に、反射画素電極１４を形成する。そのため、まず、公知のスパッタ法などを用いて、保護膜１５、層間絶縁膜１８、及び第２プラグ２３ａの上に反射膜５０を成膜する。反射膜５０として、ＴｉＮ膜５０ｎｍ、Ａｌ−Ｃｕ膜２００ｎｍの積層膜を用いることができる。なお、ここでは、反射膜５０として、ＴｉＮ膜、及びＡｌ−Ｃｕ膜の２層構造を用いているが、特に材料限定されるものではない。例えば、光反射率の高いアルミニウム合金などの金属膜を反射膜５０として用いることができる。これにより、保護膜１５、層間絶縁膜１８、及び第２プラグ２３ａを覆うように反射膜５０が形成され、図１３Ａ、及び図１３Ｂに示す構成となる。

そして、公知のフォトリソグラフィ法によって、反射膜５０をパターニングする。これにより、画素３ａのそれぞれに、反射画素電極１４が形成される（図１４Ｂ参照）。すなわち、画素３a毎に反射画素電極１４が分断されるように反射膜５０をパターニングする。同様に、保護膜１５の上の反射膜５０をパターニングし、ダミー画素電極１４ａとする。画素電極１４の分断と保護膜１５の形成には、ＢＣｌ_３、Ｃｌ_２等の混合ガスを用いたプラズマエッチングを行う。

そして、反射画素電極１４の上から、必要に応じて最上層絶縁膜２５を形成する。これにより、画素３ａでは、図１４Ｂに示す構成となる。最上層絶縁膜２５は、例えば、ＳｉＯなどによって形成されている。反射画素電極１４は上記のように第２プラグ２３ａの上に形成され、第２プラグ２３ａと導通している。したがって、図３に示したように、反射画素電極１４は、第２プラグ２３ａ、及び第１プラグ１７ａを介してトランジスタ１２と電気的に接続される。

最上層絶縁膜２５を形成した後の周辺領域４の構成は、図１４Ａに示すようになる。ここでは、保護膜１５の上の複数のダミー画素電極１４ａのパターンが形成されている。なお、図１４Ａで図示していない駆動基板１上の端子４７が設けられている部分では端子４７をプリント基板と接続するため、端子４７上の最上層絶縁膜２５が除去されている。なお、ＣＦ_４、ＣＨＦ_３，Ａｒなどの混合ガスを用いたプラズマエッチングで最上層絶縁膜２５をパターニングすることができる。これにより、駆動基板１が完成する。

そして、上記の駆動基板１に配向膜９を形成する。配向膜９は、端子４７が露出するように、少なくともシール材６直下と、表示領域３に形成される。対向基板２に、対向電極１０５及び配向膜９を形成する。ここでは、厚さ０．０８μｍのＩＴＯ膜を対向電極１０５として用いている。ＩＴＯ膜は、スパッタリング法を用いて、形成される。配向膜９は、例えば、厚さ０．１μｍのＳｉＯ_２膜とすることができる。例えば、斜方蒸着法により、厚さ０．１μｍのＳｉＯ_２膜を形成することで、配向膜９を形成してもよい。この配向膜９によって、液晶７が所定の方向に配向する。また、対向基板２の配向膜９と反対側の面には、反射防止膜を形成してもよい。例えば、厚さ０．３μｍのＮｂ_２Ｏ_２とＳｉＯ_２の積層膜を反射防止膜とすることができる。例えば、真空蒸着法を用いて、ガラス基板の他面側に積層膜を形成することで、反射防止膜を設けることができる。

次に、駆動基板１と対向基板２とを貼り合わせる工程について説明する。貼り合わせに関しては、駆動基板１と対向基板２を１枚ずつ貼り合わせる単個貼り合わせの場合と、ウエハ状態若しくは複数枚の連なったマザー基板とそれに見合ったマザーガラス基板を貼り合わせてその後分断を行って単個のセルを形成する一括貼り合わせがある。本発明はどちらにも適用可能である。ここでは、シリコンウェハとマザーガラス基板とを貼り合わせて、貼り合わせ構造体を形成する。そして、貼り合わせ構造体を切断線に沿って切断することで、それぞれの液晶表示素子を製造する方法を用いている。

例えば、８インチのシリコンウェハを用意して、上記の処理を行うことで、駆動基板１を複数備えるシリコンウェハが形成される。シリコンウェハと同等の大きさを有するマザーガラス基板に、対向電極１０５と配向膜９を形成する。これにより、複数の対向基板２を有するマザーガラス基板が形成される。

駆動基板１を複数備えたシリコンウェハと、対向基板２を複数備えたマザーガラス基板との少なくとも一方にシール材６を塗布する。ここでは、シール内スペーサ８を含有するシール材６をシリコンウェハ上に塗布する。シール材６は、各セルの表示領域３を囲むように枠状に形成される。シール材６は、保護膜１５の上に塗布される。

シール材６としては、ＵＶ光と熱によって硬化するエポキシ樹脂系接着剤を使用することができる。シール内スペーサ８は、直径が２〜３μｍのＳｉＯ_２からなるスペーサボールを用いることができる。また、シール内スペーサ８は接着材料となるシール材６に対する重量比で０．１％程度の割合で混入されている。例えば、貼り合わせ後、延伸したシール材６の幅（シール幅）は７００μｍ〜１ｍｍとすることができる。

次にＯＤＦ（Ｏｎｅ Ｄｒｏｐ Ｆｉｌｌｉｎｇ）法によって、適量の液晶材料をシリコンウェハ上に滴下する。液晶材料は、シール材６で囲まれた領域にそれぞれ滴下される。そして、駆動基板１と対向基板２とが対向するように位置合わせを行って、シリコンウェハとマザーガラス基板を対向配置する。

シリコンウェハとマザーガラス基板とが対向配置された状態で、シリコンウェハとマザーガラス基板とが近づくように押圧する。これにより、セルギャップがシール内スペーサ８によって規定される。そして、シリコンウェハを押圧しながら、熱又はＵＶ光、あるいはその両方を用いて、シール材６を硬化する。例えば、マザーガラス基板側から、ＵＶ光を照射して、シール材６を仮硬化する。シール材６の仮硬化後に貼り合わせ装置より、貼り合わせ構造体を取り出して、１２０℃で２時間の熱硬化を行う。これにより、シール材６が硬化して、シリコンウェハとマザーガラス基板とが貼り合わされた貼り合わせ構造体が完成する。ここでは、セルギャップを２〜３μｍとするように、シリコンウェハをマザーガラス基板に押し付ける。これにより、シール材６が押し潰されて、シール内スペーサ８がシリコンウェハとマザーガラス基板に当接する。貼り合わせ構造体のシール材６の厚みは、シール内スペーサ８によって規定される。

そして、貼り合わせ構造体をＸ方向、及びＹ方向に沿って切断する。具体的には、シリコンウェハを切断した後に、マザーガラス基板を切断する。これにより、貼り合わせ構造体がセルに分離される。分離されたセルの各々が液晶表示素子１００となる。

上記のように製造された液晶表示素子１００に対して、外部の制御装置などをワイヤボンディングや異方性導電膜などによって接続する。すなわち、端子４７に、制御装置を接続する。これにより、画素電極に供給された電圧に応じて、液晶７が駆動する。外部から対向基板２及び液晶７を通過した光は、反射画素電極１４で反射される。液晶７の状態に応じて、反射画素電極１４で反射されて外部に出射する光の光量が変化する。外部制御装置からの制御信号に応じて所望の画像を表示することができる。このような反射型の液晶表示素子は、画像を投影するプロジェクタに好適であり、さらには、自動車などの乗り物に搭載されるヘッドアップディスプレイに利用することが可能である。

次に、図１５を参照して、本発明の特徴部分の一つである保護膜１５の配置について説明する。図１５は、液晶表示素子１００における保護膜１５の構成を模式的に示す平面図である。ここでは、２つの領域に形成された保護膜１５を保護膜１５ａ、及び保護膜１５ｂとして示している。

周辺領域４の一部には、シフトレジスタなどの回路が形成されている。ここで、周辺領域４において、回路が形成された領域を周辺回路領域とする。また、シール材６の直下には、周辺回路領域の回路を保護するために、保護膜１５ａが配置されている。シール材６の直下の保護膜１５ａは、シール材６と同様に枠状に形成されている。また、保護膜１５ａは、シール材６よりも幅広に形成されている。すなわち、シール材６の幅方向において、シール材６直下の保護膜１５ａからはみ出すことなく、シール材６が形成されている。

また、対向基板２の一側端面（後述する切断線Ｌ１に沿って切断された端面）の直下の領域には、周辺回路領域の回路を保護するための保護膜１５ｂが形成されている。すなわち、シール材６と端子４７との間には、保護膜１５ｂが形成されている。保護膜１５ｂは、一側端面に対応する位置に帯状に形成されている。保護膜１５ｂは、Ｙ方向に沿って形成されている。保護膜１５ａ、保護膜１５ｂは、反射画素電極１４、第２配線層１１、第１配線層１０よりも硬いタングステン膜２３を用いている。したがって、下層に設けられたトランジスタ１２を有する周辺回路領域を保護することができる。なお、保護膜１５ａ、１５ｂとしては、タングステン膜やタングステン合金膜などを用いることができる。

（貼り合わせ工程での問題点）
以下、保護膜１５ａがない場合に、貼り合わせ工程で生じる問題点について、図１６〜図１８を用いて説明する。図１６、及び図１８は、シール材６が塗布された箇所の構成を示す製造工程断面図であり、図１７は、シール材６に含まれるシール内スペーサ８を模式的に示す上面図である。シリコンウェハに設けられた１つの駆動基板１と、マザーガラス基板に設けられた１つの対向基板２とについての説明を行う。

上記の通り、貼り合わせ工程において、ディスペンサが駆動基板１上にシール内スペーサ８を含有するシール材６を塗布する。これにより、図１６に示す構成となる。シール材６は所定の幅を有し、枠状に塗布されている。

このとき、周辺領域４のうち、周辺回路領域にシール内スペーサ８が位置している構成を図１７に示す。図１７に示すように、シール材６には、複数のシール内スペーサ８が凝集した凝集体が含まれていることがある。すなわち、シール材６によってシール内スペーサ８が分散せずに、重なり合った状態となってしまうことがある。そして、この凝集体が、周辺回路領域の第１配線層１０や第２配線層１１等の上に位置してしまう。

シール材６を駆動基板１と対向基板２との間に介在した状態で、貼り合わせのため、駆動基板１と対向基板２とを加圧する。すると、図１８に示すように、シール内スペーサ８凝集体がダミー画素電極１４ａの下層のトランジスタ１２を損傷してしまうことがある。例えば、シール内スペーサ８の凝集体は、セルギャップよりも大きくなっている。そのため、駆動基板１と対向基板２とを加圧すると、シール内スペーサ８の凝集体がダミー画素電極１４ａを破損してしまい、その下のトランジスタ１２や配線層が損傷してしまう。このように、シール内スペーサ８によって、周辺回路が損傷すると、その液晶表示素子が不良となってしまうおそれがある。

（シール材直下の保護膜１５ａ）
そこで、本実施の形態では、シール材６の直下に、保護膜１５ａを設けている。これにより、周辺回路の破損を防ぐことができる。この理由について、図１９〜図２１について説明する。図１９〜図２１は、シール材塗布工程から貼り合わせ工程までのシール材６近傍の構成を示す工程断面図である。

駆動基板１にシール内スペーサ８を含有するシール材６を塗布する。このとき、シール内スペーサ８の凝集体８ｂがシール材６に含まれている。保護膜１５ａは、シール材６の幅よりも幅広に形成されている。シール材６は、保護膜１５ａからはみ出すことなく、保護膜１５ａに沿って塗布される。例えば、貼り合わせ後のシール材６の幅が０．７〜１ｍｍとなるように、ディスペンサの吐出圧力と描画速度を予め調整する。

液晶７の滴下工程を経た後、駆動基板１と対向基板２とを対向配置する。なお、対向基板２には、配向膜９と対向電極１０５が設けられている。そして、駆動基板１と対向基板２とを加圧すると、図２０に示す構成となる。駆動基板１と対向基板２とを加圧することで、シール材６が押し潰されて変形する。すなわち、ディスペンサがシール材６を描画した直後よりも、シール材６の幅が広くなり、高さが低くなる。このとき、シール内スペーサ８の凝集体８ｂに力が加わる。

ここで、トランジスタ１２の上には、シール内スペーサ８よりも硬度の高い保護膜１５ａが設けられている。したがって、凝集していたシール内スペーサ８が図２１に示すように、横方向に拡散する。あるいは、凝集体８ｂのうちのシール内スペーサ８が破壊されて、破片８ｃとなる。このように、シール内スペーサ８よりも硬い保護膜１５ａを周辺回路領域に形成することで、回路の破壊を防ぐことができる。よって、回路不良による歩留まりを改善することができ、生産性を向上することができる。

さらに、シール材６直下の領域を含む周辺領域４と表示領域３とで、駆動基板１の構造がほぼ同じになっている。すなわち、表示領域３と同様に、シール材６の直下においても第２配線層１１の上に、層間絶縁膜１３、層間絶縁膜１８、保護膜１５ａ、ダミー画素電極１４ａ、最上層絶縁膜２５、及び配向膜９が設けられている。したがって、配向膜９の表面高さを均一にすることができる。

これにより、表示領域３とシール材６との近傍におけるセルギャップの変化を抑制することができ、より表示品質を向上することができる。特に、セルギャップが１〜３μｍと狭い反射型の液晶表示装置において、セルギャップに違いが生じると表示領域３の平坦性が保たれず、表示品質に影響が及んでしまう。本実施の形態の構成を用いることで、セルギャップの不均一性に起因する表示品質の劣化を抑制することができる。このように、本実施の形態の構成によれば、シール材６直下を含む周辺領域４と表示領域３とにおいて、配向膜９までの層構成をほぼ同じにすることができる。これにより、表示領域３の平坦性を向上することができ、表示品質を向上することができる。

（切断線Ｌ１直下での問題点）
次に、切断工程で生じる問題点について、図２２〜図３０を用いて説明する。図２２は、貼り合わせ構造体における切断線を示す平面図である。図２３は、貼り合わせ構造体の構成を示すＸＺ断面図であり、図２４は、ＹＺ断面図である。図２５〜図３０は、貼り合わせ構造体を切断して、各セルに分離するための工程断面図である。

図２２〜図２４に示すように、貼り合わせ構造体１０３は、シリコンウェハ１０１とマザーガラス基板１０２がシール材６によって貼り合わされた構造を有している。シリコンウェハ１０１は、矩形の駆動基板１を複数有しており、マザーガラス基板１０２は矩形の対向基板２を複数有している。シリコンウェハ１０１において、駆動基板１は、アレイ状に配列されている。マザーガラス基板１０２において、対向基板２はアレイ状に配列されている。そして、駆動基板１と対向基板２とが位置合わせされた状態で、シリコンウェハ１０１とマザーガラス基板１０２とが対向配置している。図２２では、駆動基板１と対向基板２とが、６個設けられている例を示しているが、貼り合わせ構造体から切り出されるセルの数は特に限定されるものではない。

そして、貼り合わせ構造体１０３を切断線Ｌ１〜Ｌ３に沿って切断することで、各セルに分離することができる。よって、複数の液晶表示素子１００を形成することができる。ここでは、Ｙ方向に沿った切断線Ｌ１、Ｌ３と、Ｘ方向に沿った切断線Ｌ２が設けられている。切断線Ｌ２は、シリコンウェハ１０１とマザーガラス基板１０２を切断するラインとなる。換言すると、シリコンウェハ１０１とマザーガラス基板１０２とを切断線Ｌ２に沿ってＸ方向に切断する。シリコンウェハ１０１とマザーガラス基板１０２とで、Ｘ方向の切断線Ｌ２が同じ位置となっている。

切断線Ｌ１は、マザーガラス基板１０２を切断するラインとなる。切断線Ｌ３は、シリコンウェハ１０１を切断するラインとなる。シリコンウェハ１０１とマザーガラス基板１０２とで、Ｙ方向の切断線Ｌ１、Ｌ３が異なる位置となっている。したがって、駆動基板１の一部は、対向基板２からはみ出した構成となる。これは、駆動基板１上に設けられた端子４７を露出するためである。すなわち、駆動基板１の対向基板２の一側端に対応し、対向基板２からはみ出した部分に、端子４７が配置される。ここでは、複数の端子４７が駆動基板１の端辺に沿って配列されている。すなわち、複数の端子４７は、切断線Ｌ３と平行なＹ方向に沿って配列されている。平面視において、切断線Ｌ１と切断線Ｌ３との間に、端子４７が配置される。

ここで、シール材６でシリコンウェハ１０１とマザーガラス基板１０２とを貼り合わせた後の、切断工程について説明する。シリコンウェハ１０１は、ダイシングブレードによって切断される。一方、マザーガラス基板１０２は、スクライブブレークによって切断される。そのため、図２５、図２６に示すように、貼り合わせ構造体１０３のマザーガラス基板１０２は、ガラス分断溝２８が形成される。なお、ガラス分断溝２８は、切断線Ｌ１と切断線Ｌ２と切断線Ｌ３に沿って形成される。また、シリコンウェハ１０１の表面には、表面分断溝３０が形成され、裏面には裏面分断溝２９が切断線Ｌ２、Ｌ３に沿って形成されている。

表面分断溝３０は、貼り合わせ前に形成し、裏面分断溝２９は、貼り合わせ後に形成する。ダイシング装置のダイシングブレードによって、シリコンウェハ１０１をハーフカットすることで、裏面分断溝２９、及び表面分断溝３０を形成することができる。ガラス分断溝２８は、貼り合わせ後に形成する。例えば、スクライバで、マザーガラス基板１０２を罫書くことで、ガラス分断溝２８を形成する。

そして、ガラス分断溝２８、裏面分断溝２９、及び表面分断溝３０を有する貼り合わせ構造体１０３を粘着シート３２上に載置する（図２７参照）。なお、粘着シート３２は、ブレーカ装置のステージ上に設けられている。貼り合わせ構造体１０３に粘着シート３２が貼り合わされ、貼り合わせ構造体１０３が固定される。なお、貼り合わせ構造体１０３は、マザーガラス基板１０２が下となった状態で、粘着シート３２に固定される。

スクライブブレークするためのブレーカスキージ３１を、切断線Ｌ１、又は切断線Ｌ３上に配置する。そして、ブレーカスキージ３１で粘着シート３２上に固定された貼り合わせ構造体１０３を上から叩く。すなわち、シリコンウェハ１０１の上からブレーカスキージ３１を押し込んでいく。こうすることで、ガラス分断溝２８に基づいてマザーガラス基板１０２が切断される。

図２７に示すように、ブレーカスキージ３１が貼り合わせ構造体１０３に対して傾いていると、貼り合わせ構造体１０３に対して局所的な力が加わる可能性がある。あるいは、図２８に示すように、粘着シート３２と貼り合わせ構造体１０３との間に、異物５１を挟み込んだ場合、局所的なダメージが加わってしまう。図２９に示すように、一方の辺を分断した際に発生する基板の小さな破片３６が他方の分断線上に残存してしまうおそれがある。すると、図３０に示すように他方の辺を分断する際に破片３６が駆動回路に損傷を与え素子の動作不良につながる。

このような場合、層間絶縁膜１３、及び層間絶縁膜１８が破壊され、その下層に位置する第１配線層１０、第２配線層１１の短絡や断線を引き起こしてしまい、液晶表示素子１００の動作不良につながる。したがって、歩留まりが劣化して、生産性が低下してしまう恐れがある。

（切断線直下の保護膜１５ｂ）
そこで、本実施の形態では、切断線直下に保護膜１５ｂを設けている。切断線直下に保護膜１５ｂを配置した構成について説明する。図３１は、保護膜１５ｂを有する液晶表示素子１００の構成を示す断面図である。図３１に示すように、切断線Ｌ１に沿って形成された対向基板２の一側端面に対応する領域（以下、切断線Ｌ１の直下と呼ぶこともある）には、駆動基板１に保護膜１５ｂが設けられている。すなわち、シール材６と端子４７の間の周辺回路領域に保護膜１５ｂが配置されている。

このように切断線Ｌ１の直下に対応する領域には、駆動基板１に保護膜１５ｂが設けられている。保護膜１５ｂが形成された領域に対応する切断線Ｌ１に沿って、マザーガラス基板１０２を切断する。こうすることで、切断線Ｌ１の近傍に局所的な力やダメージが発生した場合でも、保護膜１５ｂが周辺回路を保護する。すなわち、トランジスタ１２の破損、第１配線層１０、第２配線層１１の断線、短絡などを防ぐことができ、歩留まりを向上することができる。

図３２は、保護膜１５ｂが形成された箇所の断面図である。切断工程において、対向基板２が破損して、破片３６が飛散した場合でも、保護膜１５ｂが周辺回路を保護する。この場合、保護膜１５ｂを対向基板２よりも硬い材質とすることが好ましい。すなわち、保護膜１５ｂは、対向基板２となるガラス材料よりも硬度の大きい材質によって形成する。切断工程において、飛散した対向基板２の破片３６よりも保護膜１５ｂが固いため、破片３６が保護膜１５ｂを貫通するのを防ぐことができる。これにより、歩留まりを改善することができ、生産性を向上することができる。なお、他の切断線Ｌ２、Ｌ３に対応する領域にも、保護膜１５ｂを形成するようにしてもよい。

（実施例）
以下、保護膜１５とシール材６の寸法例について説明する。以下に示す保護膜１５などの寸法配置は一例であり、以下の値に限定されるものではない。図３３は、駆動基板１と対向基板２とを貼り合わせた後に、保護膜１５ａとシール材６の幅を説明するための平面図である。貼り合わせ後のシール材６の幅を７００μｍとし、保護膜１５ａの幅を９００μｍとする。ディスペンサの吐出圧力と描画速度を予め調整することで、貼り合わせ後のシール材６の幅を制御することができる。貼り合わせ後においても、保護膜１５ａからはみ出すことなくシール材６を形成することが好ましい。こうすることで、保護膜１５ａからはみ出した部分において、シール材６に含まれるシール内スペーサ８が周辺回路にダメージを与えるのを防ぐことができる。

さらに、ディスペンサの描画寸法を図３４に示す。図３４は、貼り合わせ前におけるシール材６の構成を示す断面図である。延伸前のシール材６の寸法を示している。幅１３０μｍで、高さ１６μｍとなるようにディスペンサがシール材６を塗布する。このような寸法で塗布されたシール材６を用いて、駆動基板１と対向基板２とを貼り合わせる。すなわち、駆動基板１と対向基板２との間にシール材６が介在した状態で、駆動基板１と対向基板２とを加圧して、シール材６を硬化させる。こうすることで、セルギャップを３μｍとすることができる。さらに、シール材６が横方向に延伸して、図３３に示したように、幅７００μｍとなる。

次に、切断線Ｌ１直下の保護膜１５ｂの寸法例について説明する。図３５に示すように、切断線Ｌ１の直下の領域に保護膜１５ｂが形成されている。ここで、保護膜１５ｂの周辺を拡大した断面図を図３６に示す。

図３６に示すように、切断線Ｌ１よりもシール材６側の保護膜１５ｂの幅を１００μｍとし、切断線Ｌ１よりも端子４７側の保護膜１５ｂの幅を４００μｍとする。すなわち、保護膜１５ｂの全体の幅を５００μｍとして、切断線Ｌ１に対して非対称に配置する。このようにすることで、切断線Ｌ１直下の回路の破損を防ぐことができる。もちろん、回路を形成する領域の寸法や、切断工程における条件に応じて、切断線Ｌ１直下の保護膜１５ｂの幅を変更してもよい。

さらに、シール材６直下の保護膜１５ａと、切断線Ｌ１直下の保護膜１５ｂとを異なる厚さとすることも可能である。例えば、シール材６直下の保護膜１５ａは、厚さ０．６μｍとし、切断線Ｌ１直下の保護膜１５ｂは厚さ１．０μｍとする。これは、保護膜１５上に塗布されるシール材６のシール内スペーサ８よりも、ガラス基板である対向基板２のほうが硬いことを考慮したものである。こうすることで、効果的に、切断線Ｌ１近傍の周辺回路を確実に保護することができ、周辺回路の損傷による歩留まりの劣化を防ぐことができる。この場合、層間絶縁膜の形成と、プラグの形成工程を追加することになる。例えば、保護膜１５ａと第２プラグ２３ａを形成した後に、切断線直下の保護膜１５ｂを形成するようにしてもよく、その反対の順番でもよい。そして、保護膜１５ａを埋め込む層間絶縁膜と、保護膜１５ｂを埋め込む層間絶縁膜を異なる膜厚とする。また、シール材６直下の保護膜１５ａと第２プラグ２３ａをほぼ同じ厚さとすることができるため、セルギャップの均一性を向上することができる。

実施の形態２．
本実施の形態の製造方法では、シリコンウェハ１０１から切り出した駆動基板１と、マザーガラス基板１０２から切り出した対向基板２とを貼り合わせる単個貼り合わせを用いている。本実施の形態にかかる製造方法について、図３７〜図４０を用いて説明する。図３７〜図４０は各工程での構成を模式的に示す平面図である。

まず、上記と同様の工程により、保護膜１５ａ、及び配向膜９などが形成された駆動基板１を製造する。シリコンウェハ１０１を切断線Ｌ２、Ｌ３に沿って切断して、駆動基板１を分離する。これにより、図３７の示す構成となる。そして、図３８に示すように保護膜１５ａ上に、シール材６を塗布する。シール材６は保護膜１５ａからはみ出すことなく、駆動基板１上に塗布される。本実施の形態では、シール材６の一部に、液晶注入口６ａが設けられている。ここでは、端子４７と反対側の端辺の中央近傍に液晶注入口６ａが配置されている。ディスペンサによって、描画の始点と終点の隙間を開けることで、液晶注入口６ａが形成される。なお、シール材６は、シール内スペーサ８を含有している。

そして、図３９に示すようにシール材６を接着材として用いて、駆動基板１と対向基板２とを貼り合わせる。そして、駆動基板１と対向基板２とを加圧しながらシール材６を硬化させる。これにより、シール材６が延伸して、幅広になる。延伸した後のシール材６がシール材直下の保護膜１５ａからはみ出さないようにすることが好ましい。

そして、駆動基板１と対向基板２とが貼り合わされた状態で、液晶注入口６ａから液晶７を注入する。ここでは、真空注入法を用いて、シール材６で囲まれた表示領域３に液晶７を注入する。所定量の液晶７を注入した後、液晶注入口６ａをＵＶ硬化樹脂などからなる封止材４８を用いて封止する。これにより、液晶表示素子１００が完成する。このような単個貼り合わせで液晶表示素子１００を製造した場合でも、保護膜１５ａを形成することで、シール材６直下の周辺回路を保護することができる。すなわち、貼り合わせ工程における加圧でトランジスタ１２や配線が破損するのを防ぐことができる。よって、歩留まりを改善することができ、生産性を向上することができる。

その他の実施の形態．
なお、上記の説明では、シール材６の直下を保護膜１５ａで保護し、切断線Ｌ１の直下を保護膜１５ｂで保護したが、一方のみを保護するようにしてもよい。すなわち、保護膜１５ａと保護膜１５ｂのいずれか一方のみを駆動基板１に形成してもよい。例えば、切断線Ｌ１直下の保護膜１５ｂのみを形成した場合、切断工程での損傷を防ぐことができる。シール材６直下の保護膜１５ａのみを形成した場合、貼り合わせ工程での損傷を防ぐことができる。

上記の説明では、シール材６直下の保護膜１５ａは、シール材６の全周に渡って形成したが、保護膜１５ａを形成する領域はシール材６の一部であってよい。すなわち、下層にトランジスタ１２や配線などが形成されていて、保護が必要な領域のみに保護膜１５ａを形成するようにしてもよい。トランジスタ１２や配線が形成されていない領域では、シール材６直下の保護膜１５ａを形成しなくてもよい。ただし、セルギャップの均一化の観点からは、シール材６の全周に渡って、保護膜１５ａを形成することが好ましい。

シール材６直下の保護膜１５ａは、シール材６全体で連続していなくてもよい。すなわち、シール材６直下の保護膜１５ａを分断して、複数のパターンとして形成してもよい。この場合、隣接する保護膜１５ａのパターンは、シール内スペーサ８の径よりも十分小さくする。こうすることで、貼り合わせ工程でシール内スペーサ８がシール材６の下層の周辺回路を破損するのを防ぐことができる。また、シール材６直下の保護膜１５ａを分断することで、シール材６直下の保護膜１５ａを通じた短絡を防ぐことができる。

同様に、切断線Ｌ１直下の保護膜１５ｂについても、切断線Ｌ１の全体に形成されていなくてもよい。すなわち、下層にトランジスタ１２や配線などが形成されていて、保護が必要な領域のみに保護膜１５ｂを形成するようにしてもよい。トランジスタ１２や配線が形成されていない領域では、切断線Ｌ１直下の保護膜１５ｂを形成しなくてもよい。

なお、切断線Ｌ１直下の保護膜１５ｂは、切断線Ｌ１全体で連続していなくてもよい。すなわち、切断線Ｌ１直下の保護膜１５ｂを分断して、複数のパターンとして形成してもよい。この場合、隣接する保護膜１５ｂのパターンは、飛散する破片３６よりも十分小さくする。こうすることで、切断工程で対向基板２の破片３６が切断線Ｌ１の下層の周辺回路を破損するのを防ぐことができる。また、切断線切断線Ｌ１直下の保護膜１５ｂを分断することで、切断線Ｌ１直下の保護膜１５ｂを通じた短絡を防ぐことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

１ 駆動基板
２ 対向基板
３ 表示領域
３ａ 画素
４ 周辺領域
６ シール材
７ 液晶
８ シール内スペーサ
９ 配向膜
１０ 第１配線層
１１ 第２配線層
１２ トランジスタ
１３ 層間絶縁膜
１４ 反射画素電極
１４ａ ダミー画素電極
１５ 保護膜
１５ａ シール材直下の保護膜
１５ｂ 切断線直下の保護膜
１６ 第１Ｖｉａホール
１７ タングステン膜
１７ａ 第１プラグ
１８ 層間絶縁膜
１９ レジストパターン
２０ 第２Ｖｉａホール
２２ バリア膜
２３ タングステン膜
２３ａ 第２プラグ
２４ コンタクトプラグ
２５ 最上層絶縁膜
４１ ドレイン
４２ ゲート
４３ 素子分離領域
４４ 保持容量
４４ａ 保持容量電極
４５ 絶縁膜
４６ コンタクトホール
４７ 端子
４８ 封止材

Claims (2)

1. トランジスタを有する駆動基板と、
   前記駆動基板と対向配置された対向基板と、
   スペーサを含有し、表示領域を囲むように配置され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、
   を備えた表示素子の製造方法であって、
   前記駆動基板上に、
   前記表示領域において第１ホールを有する第１層間絶縁膜を、前記トランジスタの上に形成するステップと、
   前記第１ホールに第１プラグを形成するステップと、
   前記第１層間絶縁膜の上に第２層間絶縁膜を形成するステップと、
   前記表示領域より外側の周辺領域において、埋め込み領域を前記第２層間絶縁膜に形成するとともに、前記表示領域において、前記第１プラグに到達する第２ホールを前記第２層間絶縁膜に形成するステップと、
   前記スペーサよりも硬い材料を用いて前記埋め込み領域に保護膜を形成し、前記第２ホールに第２プラグを形成するステップと、
   前記第１プラグ及び前記第２プラグを介して前記トランジスタと接続された画素電極を形成するとともに、前記保護膜の上にダミー画素電極を形成するステップと、
   前記駆動基板と前記対向基板との間に前記保護膜に沿って前記シール材を配置した状態で、前記駆動基板と前記対向基板を貼り合わせるステップと、
   を有する表示素子の製造方法。
2. トランジスタを有する駆動基板と
   前記駆動基板と対向配置された対向基板と、
   スペーサを含有し、表示領域を囲むように形成され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、
   前記トランジスタの上に形成された第１層間絶縁膜と、
   前記表示領域において、前記第１層間絶縁膜のホールに形成された第１プラグと、
   前記第１層間絶縁膜の上に形成された第２層間絶縁膜と、
   前記表示領域において、前記第２層間絶縁膜のホールに埋め込まれ、前記第１プラグ上に配置された第２プラグと、
   前記第２プラグの上に配置され、前記第２プラグと異なる材料で形成され、前記第１プラグ及び前記第２プラグを介して前記トランジスタと接続された画素電極と、
   前記表示領域より外側の周辺領域において、前記シール材に沿って前記第２層間絶縁膜に設けられた埋め込み領域に、前記スペーサよりも硬い材料によって形成され、前記第２プラグと同じ層に形成された保護膜と、
   前記保護膜上に前記画素電極と同じ層に形成されたダミー画素電極と、を備えた表示素子。