JP5995636B2 - Support jig for semiconductor wafer plating - Google Patents
Support jig for semiconductor wafer plating Download PDFInfo
- Publication number
- JP5995636B2 JP5995636B2 JP2012220625A JP2012220625A JP5995636B2 JP 5995636 B2 JP5995636 B2 JP 5995636B2 JP 2012220625 A JP2012220625 A JP 2012220625A JP 2012220625 A JP2012220625 A JP 2012220625A JP 5995636 B2 JP5995636 B2 JP 5995636B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- plating
- support
- elastic holding
- holding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
本発明は、表面に回路パターンが形成された薄い半導体ウェーハをメッキ液に浸漬してメッキ処理する場合に使用される半導体ウェーハのメッキ用サポート治具に関するものである。 The present invention relates to a support jig for plating a semiconductor wafer used when a thin semiconductor wafer having a circuit pattern formed on the surface thereof is immersed in a plating solution for plating.
従来、表面に回路パターンが形成された薄い半導体ウェーハにメッキ処理を施す場合には、図示しないメッキ槽のメッキ液中に半導体ウェーハを浸漬し、この浸漬した半導体ウェーハ表面の回路パターンにメッキ液に速く衝突させ、半導体ウェーハの回路パターンにメッキ処理を迅速に施すようにしている(特許文献1、2、3、4参照)。
Conventionally, when a thin semiconductor wafer having a circuit pattern formed on the surface is plated, the semiconductor wafer is immersed in a plating solution in a plating tank (not shown), and the circuit pattern on the surface of the immersed semiconductor wafer is applied to the plating solution. Collisions are made quickly, and the plating process is quickly applied to the circuit pattern of the semiconductor wafer (see
半導体ウェーハは、薄い半導体パッケージに適合させる観点から、例えば厚さ100μm以下に薄く形成され、脆く撓みやすく、ハンドリングが困難であるという特徴を有する。この半導体ウェーハの表面は、周縁部を含む全ての面に回路パターンが多層構造に形成されている。 From the viewpoint of adapting to a thin semiconductor package, the semiconductor wafer is formed thin, for example, to a thickness of 100 μm or less, and is characterized by being fragile and easily bent and difficult to handle. On the surface of the semiconductor wafer, circuit patterns are formed in a multilayer structure on all surfaces including the peripheral edge.
厚さ100μm以下の従来の薄い半導体ウェーハは、以上のようにメッキ処理されているが、強度が低いので、メッキ液が速く衝突すると、衝撃により、割れて損傷するおそれが少なくない。このような問題を解消するため、薄い半導体ウェーハの裏面に保護テープを粘着し、半導体ウェーハの強度を向上させるという方法が提案されている。 A conventional thin semiconductor wafer having a thickness of 100 μm or less is plated as described above, but has a low strength. Therefore, when the plating solution collides quickly, there is a high possibility that it will be broken and damaged by impact. In order to solve such a problem, a method has been proposed in which a protective tape is adhered to the back surface of a thin semiconductor wafer to improve the strength of the semiconductor wafer.
しかしながら、半導体ウェーハの裏面に保護テープを単に粘着するだけでは、撓んで変形してしまうので、ハンドリングが困難である。また、半導体ウェーハの周縁部以外の損傷を防止することはできても、半導体ウェーハの脆い周縁部を保護して欠けを防ぐことは難しく、そうす ると、表面周縁部の回路パターンが損傷することとなる。さらに、半導体ウェーハの表面に回路パターンが多層構造に形成される際、レジスト液等で半導体ウェーハの周縁部が少なからず汚れるが、この汚れた周縁部がメッキ液に触れると、メッキ処理に悪影響を及ぼすこととなる。 However, if the protective tape is simply adhered to the back surface of the semiconductor wafer, it will be bent and deformed, making handling difficult. Although it is possible to prevent damage other than the peripheral edge of the semiconductor wafer, it is difficult to prevent the chipping by protecting the fragile peripheral edge of the semiconductor wafer, which will damage the circuit pattern on the peripheral edge of the surface. It will be. Furthermore, when the circuit pattern is formed in a multilayer structure on the surface of the semiconductor wafer, the peripheral edge of the semiconductor wafer is contaminated with a resist solution or the like. If the contaminated peripheral edge touches the plating solution, the plating process is adversely affected. Will be affected.
本発明は上記に鑑みなされたもので、メッキ液でメッキ処理される薄い半導体ウェーハのハンドリングを容易にし、半導体ウェーハの脆い周縁部を保護して欠けを防ぐことができ、しかも、半導体ウェーハの周縁部の汚れでメッキ処理に悪影響を及ぼすことの少ない半導体ウェーハのメッキ用サポート治具を提供することを目的としている。 The present invention has been made in view of the above, facilitating the handling of a thin semiconductor wafer plated with a plating solution, protecting the brittle peripheral portion of the semiconductor wafer and preventing chipping, and the peripheral edge of the semiconductor wafer. It is an object of the present invention to provide a support jig for plating a semiconductor wafer that is less likely to adversely affect the plating process due to contamination of the portion.
本発明においては上記課題を解決するため、表面に回路パターンが形成された厚さ100μm以下の半導体ウェーハをメッキ液に浸漬する場合に、半導体ウェーハの裏面と周縁部とを保護するものであって、
半導体ウェーハよりも径の大きい樹脂製で中空の支持体と、この支持体に支持されて支持体の中空部を被覆し、半導体ウェーハをその裏面側から保持する弾性保持層と、少なくとも弾性保持層の表面に粘着され、弾性保持層に保持された半導体ウェーハの表面周縁部に粘着される粘着リングとを含み、粘着リングを、半導体ウェーハの表面周縁部から弾性保持層の表面にかけて対向する支持基材と、この支持基材の対向面に粘着され、半導体ウェーハの表面周縁部から弾性保持層の表面にかけて粘着する粘着材とから形成したことを特徴としている。
In the present invention, in order to solve the above problems, when a semiconductor wafer having a thickness of 100 μm or less having a circuit pattern formed on the surface is immersed in a plating solution, the back surface and the peripheral edge of the semiconductor wafer are protected. ,
A hollow support made of a resin having a diameter larger than that of the semiconductor wafer, an elastic holding layer supported by the support to cover the hollow portion of the support, and holding the semiconductor wafer from the back side thereof, and at least an elastic holding layer An adhesive ring that is adhered to the surface of the semiconductor wafer and is adhered to the peripheral edge of the surface of the semiconductor wafer held by the elastic holding layer, and the adhesive ring is opposed to the surface of the elastic holding layer from the surface peripheral edge of the semiconductor wafer. It is characterized in that it is formed from a material and an adhesive material that adheres to the opposing surface of the support base material and adheres from the peripheral edge of the surface of the semiconductor wafer to the surface of the elastic holding layer.
なお、支持体を、半導体ウェーハを包囲するダイシングフレームとするとともに、弾性保持層を、ダイシングフレームの裏面に粘着するメッキマスキング粘着フィルムとし、支持基材の厚さを20〜200μmとし、粘着材をシリコーン系の粘着材としてその厚さを20〜100μmとすることができる。 The support is a dicing frame that surrounds the semiconductor wafer, the elastic holding layer is a plating masking adhesive film that adheres to the back surface of the dicing frame, the thickness of the support base is 20 to 200 μm, and the adhesive material is The thickness of the silicone-based adhesive material can be 20 to 100 μm.
また、支持体を、半導体ウェーハよりも拡径の内リングと、この内リングに外側から着脱自在に嵌め合わされる外リングとに分割形成し、これら内リングと外リングとに弾性保持層の周縁部を挟み持たせ、支持基材の厚さを20〜200μmとするとともに、粘着材をシリコーン系の粘着材としてその厚さを20〜100μmとすることもできる。 Further, the support is divided into an inner ring having a diameter larger than that of the semiconductor wafer and an outer ring that is detachably fitted to the inner ring from the outside, and the periphery of the elastic holding layer is formed on the inner ring and the outer ring. The thickness of the supporting base material can be set to 20 to 200 μm, and the thickness of the pressure-sensitive adhesive material can be set to 20 to 100 μm using a silicone-based pressure-sensitive adhesive material.
ここで、特許請求の範囲における半導体ウェーハには、φ200、300、450mm等のタイプがあるが、特に限定されるものではない。また、周縁部が厚く、それ以外の部分が薄く形成されるタイプもあるが、特に限定されるものではない。弾性保持層は、透明、不透明、半透明のいずれでも良い。この弾性保持層には、少なくとも市販のメッキマスキング粘着フィルムとダイシングフィルムとが含まれる。弾性保持層は、弱粘着性を有していても良いし、そうでなくても良い。さらに、ダイシングフレームは、樹脂製であれば、既存のタイプでも良いし、新たに製造されるタイプでも良い。 Here, the semiconductor wafer in the claims includes types of φ200, 300, 450 mm, etc., but is not particularly limited. In addition, there is a type in which the peripheral portion is thick and the other portions are thin, but there is no particular limitation. The elastic holding layer may be transparent, opaque, or translucent. This elastic holding layer includes at least a commercially available plating masking adhesive film and a dicing film. The elastic holding layer may or may not have weak adhesiveness. Furthermore, the dicing frame may be an existing type or a newly manufactured type as long as it is made of resin.
本発明によれば、半導体ウェーハの裏面を弾性保持層が保護して撓みを抑制するので、例え半導体ウェーハの回路パターンにメッキ液が速く衝突しても、半導体ウェーハが割れるおそれを排除することができる。また、半導体ウェーハではなく、メッキ用サポート治具の支持体を操作すれば、半導体ウェーハが撓んで変形することが少ない。また、半導体ウェーハの周縁部を粘着リングが弾性保持層との間に挟んで保護するので、半導体ウェーハの周縁部の欠けを防ぐことができる。さらに、例え半導体ウェーハの周縁部の表面や裏面が汚れていても、汚れた周縁部を粘着リングが被覆するので、周縁部に対するメッキ液の浸入を規制することができる。 According to the present invention, since the elastic holding layer protects the back surface of the semiconductor wafer and suppresses the bending, even if the plating solution collides with the circuit pattern of the semiconductor wafer quickly, the possibility of the semiconductor wafer breaking can be eliminated. it can. Further, if the support of the plating support jig is operated instead of the semiconductor wafer, the semiconductor wafer is less likely to be bent and deformed. Further, since the peripheral portion of the semiconductor wafer is protected by being sandwiched between the adhesive ring and the elastic holding layer, chipping of the peripheral portion of the semiconductor wafer can be prevented. Furthermore, even if the front and back surfaces of the peripheral edge of the semiconductor wafer are dirty, the adhesive ring covers the dirty peripheral edge, so that infiltration of the plating solution into the peripheral edge can be restricted.
本発明によれば、メッキ液でメッキ処理される薄い半導体ウェーハのハンドリングを容易にし、半導体ウェーハの脆い周縁部を保護して欠けを防ぐことができるという効果がある。また、半導体ウェーハの周縁部の汚れでメッキ処理に悪影響を及ぼすことを低減することができる。 According to the present invention, it is possible to facilitate handling of a thin semiconductor wafer plated with a plating solution, and to protect a fragile peripheral edge of the semiconductor wafer and prevent chipping. Further, it is possible to reduce the adverse effect on the plating process due to the contamination of the peripheral edge of the semiconductor wafer.
請求項2記載の発明によれば、既存のダイシングフレームを使用することができるので、既存の装置で自動化したり、ハンドリングすることができ、しかも、粘着リングを剥離すれば、ダイシング工程でそのままメッキ用サポート治具を取り扱うことができる。また、粘着リングの支持基材の厚さを20〜200μmとし、粘着材の厚さを20〜100μmとするので、強度を確保しながらメッキ用サポート治具を繰り返し使用することができる。 According to the second aspect of the present invention, since an existing dicing frame can be used, it can be automated or handled by an existing apparatus, and if the adhesive ring is peeled off, it is plated directly in the dicing process. Support jigs can be handled. Moreover, since the thickness of the support base material of an adhesion ring shall be 20-200 micrometers and the thickness of an adhesive material shall be 20-100 micrometers, the support jig for plating can be used repeatedly, ensuring intensity | strength.
また、粘着材を肉厚化するので、追従性を向上させることが可能になる。また、粘着材を肉厚化し、半導体ウェーハの表面周縁部に位置する回路パターンの凹凸を吸収することにより、半導体ウェーハと粘着リングとの間に隙間が生じ、メッキ液が浸入するのを防ぐことが可能になる。さらに、粘着材をシリコーン系とすれば、優れた撥水性や弱粘着性の確保が期待できる。 Moreover, since the thickness of the adhesive material is increased, the followability can be improved. Also, by thickening the adhesive material and absorbing the unevenness of the circuit pattern located on the peripheral edge of the surface of the semiconductor wafer, a gap is created between the semiconductor wafer and the adhesive ring, preventing the plating solution from entering. Is possible. Furthermore, if the pressure sensitive adhesive is made of silicone, excellent water repellency and weak adhesiveness can be expected.
請求項3記載の発明によれば、内リングと外リングとに弾性保持層を挟み持たせるので、粘着性を有する弾性保持層を敢えて選択する必要がない。したがって、様々なフィルムを弾性保持層として利用することが可能になる。また、粘着リングの支持基材の厚さを20〜200μmとし、粘着材の厚さを20〜100μmとするので、強度を維持しながらメッキ用サポート治具を反復使用することができる。
According to the invention described in
また、粘着材の肉厚化により、追従性を向上させることができる。また、粘着材を肉厚化し、半導体ウェーハの表面周縁部に位置する回路パターンの凹凸を吸収することにより、半導体ウェーハと粘着リングとの間に隙間が生じ、メッキ液が浸入するのを防ぐことができる。さらに、シリコーン系の粘着材の採用により、優れた撥水性や弱粘着性を確保することができる。 Further, the followability can be improved by increasing the thickness of the adhesive material. Also, by thickening the adhesive material and absorbing the unevenness of the circuit pattern located on the peripheral edge of the surface of the semiconductor wafer, a gap is created between the semiconductor wafer and the adhesive ring, preventing the plating solution from entering. Can do. Furthermore, the adoption of a silicone-based adhesive material can ensure excellent water repellency and weak adhesiveness.
以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハのメッキ用サポート治具は、図1に示すように、表面に回路パターン2が形成された薄い半導体ウェーハ1よりも径の大きい樹脂製で中空の支持体10と、この支持体10に支持されて支持体10の中空部を下方から被覆し、半導体ウェーハ1を搭載保持する自己粘着性の弾性保持層20と、この弾性保持層20の表面に粘着され、弾性保持層20に搭載保持された半導体ウェーハ1に粘着される粘着リング30とを備え、薄い半導体ウェーハ1をメッキ液でメッキ処理する場合に、半導体ウェーハ1の裏面と周縁部とを共に保護するよう機能する。
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A semiconductor wafer plating support jig in this embodiment is a thin semiconductor having a
半導体ウェーハ1は、例えばバックグラインドされたφ200mmのシリコンウェーハからなり、表面に多層の回路パターン2が公知(例えば、レジスト液の塗布、現像、及びエッチング等)の方法により形成される。この半導体ウェーハ1は、薄い半導体パッケージに適合させる観点から、100μm以下の厚さ、例えば75μm以下や50μm程度の薄さに形成され、脆く撓みやすく、ハンドリングが困難であるという特徴を有する。半導体ウェーハ1の表面は、歪等を防止する観点から、周縁部を含む全ての面に回路パターン2が多層構造に形成される。
The semiconductor wafer 1 is made of, for example, a back-ground φ200 mm silicon wafer, and a
支持体10は、所定の成形材料により半導体ウェーハ1を包囲する拡径のダイシングフレーム11に成形され、半導体ウェーハ1を隙間を介して収容する。このダイシングフレーム11は、金属製の場合には、メッキ液との相性が悪いので、所定の樹脂を含む成形材料により成形される。
The
ダイシングフレーム11の所定の成形材料としては、メッキ処理に支障を来さなければ、特に限定されるものではないが、例えば耐衝撃性や強度等に優れるポリカーボネートや厚いポリエチレンテレフタレート等があげられる。また、ポリフェニレンスルフィド樹脂やナイロン系の樹脂に、強度、剛性を確保するカーボンファィバーや炭酸カルシウム、耐薬品性、補強効果に優れるホウ酸アルミニウムウィスカー等が混合混練された成形材料等があげられる。
The predetermined molding material of the
ダイシングフレーム11は、剛性を確保し、半導体ウェーハ1のハンドリングを容易にする観点から、0.5mm以上、好ましくは1mm以上、より好ましくは1.5〜3mm程度の肉厚を有する平坦な板に射出成形され、中空部に半導体ウェーハ1を隙間を介して遊嵌する。このダイシングフレーム11は、例えば多角形の板に円形の中空部を穿孔した形状に形成されたり、平面リング形等に形成される。
The
弾性保持層20は、例えば薄いポリ塩化ビニルフィルムにゴム系粘着剤が塗布されたメッキマスキング粘着フィルム21、ポリエチレンテレフタレート系や特殊なポリプロピレン系のメッキマスキング粘着フィルム21等からなる。このメッキマスキング粘着フィルム21は、ダイシングフレーム11の平坦な裏面に粘着されるとともに、弛まないよう緊張して張架され、ダイシングフレーム11の周縁部に沿って平面円形にカットされた後、半導体ウェーハ1をその裏面側から着脱自在に粘着保持する。
The
粘着リング30は、半導体ウェーハ1の表面周縁部3から弾性保持層20であるメッキマスキング粘着フィルム21の表面にかけて対向する支持基材31と、この支持基材31の対向面に粘着される粘着材32とを備えた二層構造の平面リング形に形成され、半導体ウェーハ1の表面周縁部3からメッキマスキング粘着フィルム21の表面にかけて着脱自在に粘着される。
The
粘着リング30は、係る粘着により、メッキマスキング粘着フィルム21との間に半導体ウェーハ1を固定し、半導体ウェーハ1の周縁部をシールするよう機能する。したがって、メッキ液が露出していない半導体ウェーハ1の周縁部や裏面側に浸入するのを防止することができる。
The
支持基材31は、特に限定されるものではないが、例えばポリエチレンテレフタレートやポリイミド等により、平面リング形に形成される。この支持基材31は、剛性を確保し、繰り返し使用する場合には、20〜200μm、好ましくは50〜150μm、より好ましくは90〜120μm程度の厚さに形成される。また、粘着材32は、例えば撥水性等に優れ、弱粘着性を有するシリコーン系タイプ等により、平面リング形に形成される。この粘着材32は、剛性を付与して繰り返し使用したり、追従性を向上させたい場合には、20〜100μm程度の厚さに形成される。
Although the
このような粘着リング30の使用により、半導体ウェーハ1のメッキ処理が必要な回路パターン2部分のみを露出させた状態でサポート治具に半導体ウェーハ1を保持することができ、しかも、サポート治具の薄肉化や軽量化を図ることができるので、ハンドリングが実に容易になる。
By using such an
上記構成において、表面に回路パターン2が形成された薄い半導体ウェーハ1にメッキ処理を施す場合には、先ず、既存のダイシングフレーム11の裏面にメッキマスキング粘着フィルム21を粘着して所定の大きさにカットし、半導体ウェーハ1の露出した裏面にメッキマスキング粘着フィルム21を重ねて積層粘着し、半導体ウェーハ1を反転させてその表面を露出させる。この際、半導体ウェーハ1の裏面にメッキマスキング粘着フィルム21を重ねて積層粘着した後、ダイシングフレーム11の裏面にメッキマスキング粘着フィルム21を粘着しても良い。
In the above configuration, when the thin semiconductor wafer 1 having the
半導体ウェーハ1の表面を露出させたら、半導体ウェーハ1の表面周縁部3からメッキマスキング粘着フィルム21の表面にかけて粘着リング30を粘着することにより、メッキ用サポート治具に半導体ウェーハ1を保持させ、その後、メッキ槽の加熱されたメッキ液中にメッキ用サポート治具を浸漬し、浸漬した半導体ウェーハ表面の回路パターン2にメッキ液に速く衝突させれば、半導体ウェーハ1の回路パターン2にメッキ処理を迅速に施すことができる。
After the surface of the semiconductor wafer 1 is exposed, the
この際、半導体ウェーハ1の全ての周縁部を粘着リング30が保持するので、半導体ウェーハ1の上下左右方向へのがたつきを有効に防止することができる。メッキ処理された半導体ウェーハ1は、洗浄装置により洗浄され、メッキマスキング粘着フィルム21から粘着リング30が剥離された後、ダイシング工程で多数の半導体チップにダイシングされる。
At this time, since the
上記構成によれば、半導体ウェーハ1の裏面をメッキマスキング粘着フィルム21が保護して撓みを抑制するので、例え半導体ウェーハ1の回路パターン2にメッキ液が速く衝突しても、半導体ウェーハ1が割れて損傷するおそれを有効に排除することができる。また、強度に優れるメッキ用サポート治具のダイシングフレーム11を取り扱えば、半導体ウェーハ1が撓んで変形することがないので、作業時におけるハンドリングの容易化を図ることができる。
According to the above configuration, since the back surface of the semiconductor wafer 1 is protected by the plating masking
また、半導体ウェーハ1の脆い周縁部を粘着リング30がメッキマスキング粘着フィルム21との間に挟んで保護するので、半導体ウェーハ1の周縁部の欠けを防ぐことができ、表面周縁部3の回路パターン2の損傷防止が期待できる。また、半導体ウェーハ1の汚れた表面周縁部3や裏面周縁部を粘着リング30が水密に被覆し、撥水性に優れるシリコーン系の粘着材32が表面周縁部3等に対するメッキ液の浸入を規制するので、半導体ウェーハ1の汚れた表面周縁部3等がメッキ液に触れることがなく、メッキ処理に何ら悪影響を及ぼすことがない。
Further, since the
また、半導体ウェーハ1の周縁部や裏面部分にメッキ液が付着すると、メッキ後の半導体ウェーハ1を収納する保管容器や半導体製造装置の汚染を招くという問題が生じるが、本実施形態によれば、メッキ液の浸入を防止することができるので、係る問題の発生を排除することが可能になる。また、既存のダイシングフレーム11を利用するので、既存の装置で自動化したり、ハンドリングしたりすることができ、しかも、粘着リング30を剥離すれば、ダイシング工程でそのまま用いることが可能になる。したがって、メッキ用サポート治具の取扱性や汎用性を向上させたり、作業の簡素化や迅速化を図ったりすることができる。
Further, when the plating solution adheres to the peripheral edge portion or the back surface portion of the semiconductor wafer 1, there arises a problem that the storage container for storing the semiconductor wafer 1 after plating and the semiconductor manufacturing apparatus are contaminated. Since the infiltration of the plating solution can be prevented, the occurrence of such a problem can be eliminated. Moreover, since the existing
また、粘着材32が20〜100μm程度の厚さを有するので、例え支持基材31が厚くても、追従性の低下を招くことがない。さらに、厚い粘着材32の使用により、半導体ウェーハ1の表面周縁部3に位置する回路パターン2の凹凸をも有効に吸収することが可能になる。
Moreover, since the
次に、図2は本発明の第2の実施形態を示すもので、この場合には、支持体10を、半導体ウェーハ1を包囲する拡径の内リング12と、この内リング12の外周面に外側から着脱自在に嵌合される外リング13とに分割形成し、これら内リング12と外リング13とに弾性保持層20の周縁部を挟持させ、この弾性保持層20の表面に粘着リング30を着脱自在に粘着するようにしている。
Next, FIG. 2 shows a second embodiment of the present invention. In this case, the
内リング12と外リング13とは、特に限定されるものではないが、例えばダイシングフレーム11と同様の成形材料により成形され、相互に密嵌可能な平面リング形に形成される。
The
弾性保持層20は、例えば耐メッキ液性に優れ、不純物等を溶出させない厚さ100μm以下、好ましくは厚さ40〜60μm程度、より好ましくは厚さ50μm程度の薄いオレフィン系やシリコーン系の弾性フィルム等からなる。この弾性保持層20は、内リング12の外周面と外リング13の内周面との間に挟持されるとともに、内リング12の中空部を上方から被覆するよう緊張して張架され、内リング12と外リング13から食み出た余剰部がカットされた後、半導体ウェーハ1をその裏面側から着脱自在に密接保持する。その他の部分については、上記実施形態と同様であるので説明を省略する。
The
上記構成において、表面に回路パターン2が形成された薄い半導体ウェーハ1にメッキ処理を施す場合には、先ず、内リング12と外リング13とを密嵌してその間に弾性保持層20を挟持させ、この弾性保持層20の食み出た余剰部をカットし、弾性保持層20の表面に半導体ウェーハ1の裏面を重ねて積層することにより、半導体ウェーハ1の表面を露出させる。
In the above configuration, when the thin semiconductor wafer 1 having the
半導体ウェーハ1の表面を露出させたら、半導体ウェーハ1の表面周縁部3から弾性保持層20の表面にかけて粘着リング30を粘着することにより、メッキ用サポート治具に半導体ウェーハ1を保持させ、その後、メッキ槽の加熱されたメッキ液中にメッキ用サポート治具を浸漬し、浸漬した半導体ウェーハ1表面の回路パターン2にメッキ液に速く衝突させれば、半導体ウェーハ1の回路パターン2にメッキ処理を迅速に施すことができる。
After the surface of the semiconductor wafer 1 is exposed, the semiconductor wafer 1 is held by the plating support jig by adhering the
この際、半導体ウェーハ1の周縁部を粘着リング30が保持するので、半導体ウェーハ1の上下左右方向への位置ずれを有効に防止することができる。メッキ処理された半導体ウェーハ1は、洗浄装置により洗浄され、メッキ用サポート治具から真空のチャックテーブルに移し替えられてダイシングテープに粘着された後、ダイシング工程で多数の半導体チップにダイシングされる。
At this time, since the
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、弾性保持層20に自己粘着性が特に要求されないので、弾性保持層20のフィルムの材質が何ら限定されることがない。したがって、様々なフィルムを弾性保持層20として幅広く利用することが可能になるのは明らかである。
Also in this embodiment, the same effect as the above-described embodiment can be expected, and the self-adhesiveness is not particularly required for the
なお、上記実施形態ではダイシングフレーム11の裏面にメッキマスキング粘着フィルム21を粘着したが、汚染源になるおそれがない場合には、ダイシングフレーム11の裏面に既存のダイシングフィルムを粘着しても良い。また、半導体ウェーハ1の表面周縁部3、メッキマスキング粘着フィルム21の表面、及びダイシングフレーム11の表面にかけて粘着リング30を粘着しても良い。
In the above embodiment, the plating masking
また、半導体ウェーハ1の表面周縁部3、弾性保持層20の表面、及び外リング13の表面にかけて粘着リング30を粘着しても良い。また、内リング12の外周面と外リング13の内周面のいずれか一方に凹部を形成し、他方には凸部を形成し、これら凹部と凸部を嵌め合わせて内リング12と外リング13を脱落しないよう強固に嵌合させることもできる。また、メッキ用サポート治具に半導体ウェーハ1を保持させる場合、通常の環境下で手作業により保持させても良いが、真空環境下で自動的に保持させることもできる。
Further, the
さらに、本発明に係る半導体ウェーハ1のメッキ用サポート治具は、周縁部を残してバックグラインドされた半導体ウェーハ1にも適用することができる。この場合、半導体ウェーハ1の周縁部とバックグラインド部の段差に倣うようにメッキマスキング粘着フィルム21を粘着することにより、半導体ウェーハ1との空間を減らし、加熱されたメッキ液に浸漬した際、内包された気体が膨張して粘着リング30の剥離を招くのを有効に防止することが可能となる。
Furthermore, the support jig for plating of the semiconductor wafer 1 according to the present invention can be applied to the semiconductor wafer 1 which is back-ground while leaving the peripheral edge portion. In this case, by adhering the plating masking
本発明に係る半導体ウェーハのメッキ用サポート治具は、半導体ウェーハの製造分野で使用される。 The support jig for plating a semiconductor wafer according to the present invention is used in the field of manufacturing a semiconductor wafer.
1 半導体ウェーハ
2 回路パターン
3 表面周縁部
10 支持体
11 ダイシングフレーム
12 内リング
13 外リング
20 弾性保持層
21 メッキマスキング粘着フィルム
30 粘着リング
31 支持基材
32 粘着材
DESCRIPTION OF SYMBOLS 1
Claims (3)
半導体ウェーハよりも径の大きい樹脂製で中空の支持体と、この支持体に支持されて支持体の中空部を被覆し、半導体ウェーハをその裏面側から保持する弾性保持層と、少なくとも弾性保持層の表面に粘着され、弾性保持層に保持された半導体ウェーハの表面周縁部に粘着される粘着リングとを含み、粘着リングを、半導体ウェーハの表面周縁部から弾性保持層の表面にかけて対向する支持基材と、この支持基材の対向面に粘着され、半導体ウェーハの表面周縁部から弾性保持層の表面にかけて粘着する粘着材とから形成したことを特徴とする半導体ウェーハのメッキ用サポート治具。 When a semiconductor wafer having a thickness of 100 μm or less with a circuit pattern formed on the surface is immersed in a plating solution, a semiconductor wafer plating support jig for protecting the back surface and the peripheral portion of the semiconductor wafer,
A hollow support made of a resin having a diameter larger than that of the semiconductor wafer, an elastic holding layer supported by the support to cover the hollow portion of the support, and holding the semiconductor wafer from the back side thereof, and at least an elastic holding layer An adhesive ring that is adhered to the surface of the semiconductor wafer and is adhered to the peripheral edge of the surface of the semiconductor wafer held by the elastic holding layer, and the adhesive ring is opposed to the surface of the elastic holding layer from the surface peripheral edge of the semiconductor wafer. A support jig for plating a semiconductor wafer, characterized in that the support jig is formed from a material and an adhesive material that adheres to the opposing surface of the support substrate and adheres from the peripheral edge of the surface of the semiconductor wafer to the surface of the elastic holding layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220625A JP5995636B2 (en) | 2012-10-02 | 2012-10-02 | Support jig for semiconductor wafer plating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220625A JP5995636B2 (en) | 2012-10-02 | 2012-10-02 | Support jig for semiconductor wafer plating |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014074192A JP2014074192A (en) | 2014-04-24 |
JP5995636B2 true JP5995636B2 (en) | 2016-09-21 |
Family
ID=50748552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012220625A Expired - Fee Related JP5995636B2 (en) | 2012-10-02 | 2012-10-02 | Support jig for semiconductor wafer plating |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5995636B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11508598B2 (en) | 2020-01-29 | 2022-11-22 | Samsung Electronics Co., Ltd. | Frame jig for manufacturing semiconductor package, apparatus including same, and method using same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162634A (en) * | 2014-02-28 | 2015-09-07 | 株式会社タカトリ | Device of pasting protective tape to wafer and method of manufacturing wafer |
US20160312372A1 (en) * | 2015-04-27 | 2016-10-27 | Rohm And Haas Electronic Materials Llc | Acid copper electroplating bath and method for electroplating low internal stress and good ductiility copper deposits |
JP7386550B2 (en) | 2021-10-27 | 2023-11-27 | 清川メッキ工業株式会社 | Manufacturing method of silicon wafer for electroless plating |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4537084B2 (en) * | 2004-01-29 | 2010-09-01 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
JP4561129B2 (en) * | 2004-03-08 | 2010-10-13 | トヨタ自動車株式会社 | Semiconductor device manufacturing method and apparatus usable in the method |
KR20050120925A (en) * | 2004-06-21 | 2005-12-26 | 삼성테크윈 주식회사 | Wafer support device and method for electrodeless ni-bumping therewith |
JP5328538B2 (en) * | 2009-07-16 | 2013-10-30 | 信越ポリマー株式会社 | Electronic component holder and method of using the same |
JP5813289B2 (en) * | 2010-02-02 | 2015-11-17 | 信越ポリマー株式会社 | Semiconductor wafer processing method |
-
2012
- 2012-10-02 JP JP2012220625A patent/JP5995636B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11508598B2 (en) | 2020-01-29 | 2022-11-22 | Samsung Electronics Co., Ltd. | Frame jig for manufacturing semiconductor package, apparatus including same, and method using same |
Also Published As
Publication number | Publication date |
---|---|
JP2014074192A (en) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5051840B2 (en) | Method for storing a pellicle in a pellicle storage container | |
JP5995636B2 (en) | Support jig for semiconductor wafer plating | |
JP7247085B2 (en) | Frame-integrated vapor deposition mask, frame-integrated vapor deposition mask preparation, vapor deposition pattern forming method, organic semiconductor element manufacturing method, organic EL display manufacturing method | |
WO2006087894A1 (en) | Fixation carrier, production method of fixation carrier, use method of fixation carrier, and substrate reception container | |
JP2011034020A (en) | Pellicle storage container | |
JP2012114265A (en) | Semiconductor wafer holder and semiconductor wafer handling method | |
JPWO2016181741A1 (en) | Surface protection film | |
JP2007242655A (en) | Fixed carrier | |
JP5328422B2 (en) | Electronic component holder | |
JP5995628B2 (en) | Support jig for semiconductor wafer plating | |
JP2006216775A (en) | Fixing jig and its usage | |
JP5328538B2 (en) | Electronic component holder and method of using the same | |
JP6125966B2 (en) | Transparent tray and manufacturing method thereof | |
JP2009123942A (en) | Dicing frame | |
JP6017909B2 (en) | Support jig for semiconductor wafer plating | |
JP4450766B2 (en) | Manufacturing method of reinforced carrier | |
JP2007335707A (en) | Carrier tool | |
JP5004515B2 (en) | Carrier jig | |
JP5147592B2 (en) | Holding jig transport container | |
JP2006319012A (en) | Stationary carrier and manufacturing method thereof | |
JP2006203031A (en) | Apparatus for protecting end surface of wafer | |
JP4688567B2 (en) | Fixed carrier | |
JP2007335705A (en) | Carrier tool | |
JP2007324245A (en) | Manufacturing method and transporting container of semiconductor device | |
JP2012023270A (en) | Holder for substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5995636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |