JP6017909B2 - Support jig for semiconductor wafer plating - Google Patents
Support jig for semiconductor wafer plating Download PDFInfo
- Publication number
- JP6017909B2 JP6017909B2 JP2012213507A JP2012213507A JP6017909B2 JP 6017909 B2 JP6017909 B2 JP 6017909B2 JP 2012213507 A JP2012213507 A JP 2012213507A JP 2012213507 A JP2012213507 A JP 2012213507A JP 6017909 B2 JP6017909 B2 JP 6017909B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- peripheral edge
- plating
- holding layer
- elastic holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、表面に回路パターンが形成された薄い半導体ウェーハをメッキ液に浸漬してメッキ処理する場合に使用される半導体ウェーハのメッキ用サポート治具に関するものである。 The present invention relates to a support jig for plating a semiconductor wafer used when a thin semiconductor wafer having a circuit pattern formed on the surface thereof is immersed in a plating solution for plating.
従来、表面に回路パターンが形成された薄い半導体ウェーハにメッキ処理を施す場合には、図示しないメッキ槽のメッキ液中に半導体ウェーハを浸漬し、この浸漬した半導体ウェーハ表面の回路パターンにメッキ液に速く衝突させ、半導体ウェーハの回路パターンにメッキ処理を迅速に施すようにしている(特許文献1、2、3、4参照)。
Conventionally, when a thin semiconductor wafer having a circuit pattern formed on the surface is plated, the semiconductor wafer is immersed in a plating solution in a plating tank (not shown), and the circuit pattern on the surface of the immersed semiconductor wafer is applied to the plating solution. Collisions are made quickly, and the plating process is quickly applied to the circuit pattern of the semiconductor wafer (see
半導体ウェーハは、薄い半導体パッケージに適合させる観点から、例えば厚さ100μm以下に薄く形成され、脆く撓みやすく、ハンドリングが困難であるという特徴を有する。この半導体ウェーハの表面は、周縁部を含む全ての面に回路パターンが多層構造に形成されている。 From the viewpoint of adapting to a thin semiconductor package, the semiconductor wafer is formed thin, for example, to a thickness of 100 μm or less, and is characterized by being fragile and easily bent and difficult to handle. On the surface of the semiconductor wafer, circuit patterns are formed in a multilayer structure on all surfaces including the peripheral edge.
厚さ100μm以下の従来の薄い半導体ウェーハは、以上のようにメッキ処理されているが、強度が低いので、メッキ液が速く衝突すると、衝撃により、割れて損傷するおそれが少なくない。このような問題を解消するため、薄い半導体ウェーハの裏面に保護テープを粘着し、半導体ウェーハの強度を向上させるという方法が提案されている。 A conventional thin semiconductor wafer having a thickness of 100 μm or less is plated as described above, but has a low strength. Therefore, when the plating solution collides quickly, there is a high possibility that it will be broken and damaged by impact. In order to solve such a problem, a method has been proposed in which a protective tape is adhered to the back surface of a thin semiconductor wafer to improve the strength of the semiconductor wafer.
しかしながら、半導体ウェーハの裏面に保護テープを単に粘着するだけでは、撓んで変形してしまうので、ハンドリングが困難である。また、半導体ウェーハの周縁部以外の損傷を防止することはできても、半導体ウェーハの脆い周縁部を保護して欠けを防ぐことは難しく、そうす ると、表面周縁部の回路パターンが損傷することとなる。さらに、半導体ウェーハの表面に回路パターンが多層構造に形成される際、レジスト液等で半導体ウェーハの周縁部が少なからず汚れるが、この汚れた周縁部がメッキ液に触れると、メッキ処理に悪影響を及ぼすこととなる。 However, if the protective tape is simply adhered to the back surface of the semiconductor wafer, it will be bent and deformed, making handling difficult. Although it is possible to prevent damage other than the peripheral edge of the semiconductor wafer, it is difficult to prevent the chipping by protecting the fragile peripheral edge of the semiconductor wafer, which will damage the circuit pattern on the peripheral edge of the surface. It will be. Furthermore, when the circuit pattern is formed in a multilayer structure on the surface of the semiconductor wafer, the peripheral edge of the semiconductor wafer is contaminated with a resist solution or the like. If the contaminated peripheral edge touches the plating solution, the plating process is adversely affected. Will be affected.
本発明は上記に鑑みなされたもので、メッキ液でメッキ処理される薄い半導体ウェーハのハンドリングを容易にし、半導体ウェーハの脆い周縁部を保護して欠けを防ぐことができ、しかも、半導体ウェーハの周縁部の汚れでメッキ処理に悪影響を及ぼすことの少ない半導体ウェーハのメッキ用サポート治具を提供することを目的としている。 The present invention has been made in view of the above, facilitating the handling of a thin semiconductor wafer plated with a plating solution, protecting the brittle peripheral portion of the semiconductor wafer and preventing chipping, and the peripheral edge of the semiconductor wafer. It is an object of the present invention to provide a support jig for plating a semiconductor wafer that is less likely to adversely affect the plating process due to contamination of the portion.
本発明においては上記課題を解決するため、表面に回路パターンが形成された厚さ100μm以下の半導体ウェーハをメッキ液に浸漬する場合に、半導体ウェーハの裏面と周縁部とを保護するものであって、
半導体ウェーハを収容する樹脂製の支持リングと、この支持リングの表面周縁部に支持されて支持リングの中空部を被覆し、半導体ウェーハをその裏面側から保持する弾性保持層と、この弾性保持層の表面周縁部に接着され、弾性保持層に保持された半導体ウェーハの表面周縁部に粘着される粘着リングとを含んでなることを特徴としている。
In the present invention, in order to solve the above problems, when a semiconductor wafer having a thickness of 100 μm or less having a circuit pattern formed on the surface is immersed in a plating solution, the back surface and the peripheral edge of the semiconductor wafer are protected. ,
A resin-made support ring that accommodates the semiconductor wafer, an elastic holding layer that is supported by the peripheral edge of the front surface of the support ring and covers the hollow portion of the support ring, and holds the semiconductor wafer from its back surface side, and this elastic holding layer And an adhesive ring that adheres to the peripheral edge of the surface of the semiconductor wafer held by the elastic holding layer.
なお、粘着リングは、半導体ウェーハの表面周縁部から弾性保持層の表面周縁部にかけて対向する支持基材と、この支持基材の対向面に粘着され、半導体ウェーハの表面周縁部から弾性保持層の表面周縁部にかけて粘着する粘着材とを含み、支持基材の厚さを20〜200μmとし、粘着材をシリコーン系の粘着材としてその厚さを20〜100μmとすることができる。 The adhesive ring is adhered to the supporting base material facing from the peripheral edge of the surface of the semiconductor wafer to the peripheral edge of the elastic holding layer, and the opposing surface of the supporting base, and from the peripheral edge of the semiconductor wafer to the elastic holding layer. Including a pressure-sensitive adhesive material that adheres to the peripheral surface of the surface, the thickness of the support base material can be 20 to 200 μm, the pressure-sensitive adhesive material can be a silicone-based pressure-sensitive adhesive material, and the thickness can be 20 to 100 μm.
ここで、特許請求の範囲における半導体ウェーハには、φ200、300、450mm等のタイプがあるが、特に限定されるものではない。また、周縁部が厚く、それ以外の部分が薄く形成されるタイプもあるが、特に限定されるものではない。弾性保持層は、透明、不透明、半透明のいずれでも良い。この弾性保持層は、弱粘着性を有していても良いし、そうでなくても良い。 Here, the semiconductor wafer in the claims includes types of φ200, 300, 450 mm, etc., but is not particularly limited. In addition, there is a type in which the peripheral portion is thick and the other portions are thin, but there is no particular limitation. The elastic holding layer may be transparent, opaque, or translucent. This elastic holding layer may or may not have weak adhesiveness.
本発明によれば、半導体ウェーハの裏面を弾性保持層が保護して撓みを抑制するので、例え半導体ウェーハの回路パターンにメッキ液が速く衝突しても、半導体ウェーハが割れるおそれを排除することができる。また、強度に優れるメッキ用サポート治具の支持リングを操作すれば、半導体ウェーハが撓んで変形することが少ない。また、半導体ウェーハの周縁部を粘着リングが弾性保持層との間に挟んで保護するので、半導体ウェーハの周縁部の欠けを防ぐことができる。さらに、例え半導体ウェーハの周縁部の表面や裏面が汚れていても、汚れた周縁部を粘着リングが被覆し、周縁部に対するメッキ液の浸入を規制する。 According to the present invention, since the elastic holding layer protects the back surface of the semiconductor wafer and suppresses the bending, even if the plating solution collides with the circuit pattern of the semiconductor wafer quickly, the possibility of the semiconductor wafer breaking can be eliminated. it can. Further, if the support ring of the plating support jig having excellent strength is operated, the semiconductor wafer is less likely to be bent and deformed. Further, since the peripheral portion of the semiconductor wafer is protected by being sandwiched between the adhesive ring and the elastic holding layer, chipping of the peripheral portion of the semiconductor wafer can be prevented. Furthermore, even if the front and back surfaces of the peripheral portion of the semiconductor wafer are dirty, the dirty peripheral portion is covered with the adhesive ring, and the infiltration of the plating solution into the peripheral portion is restricted.
本発明によれば、メッキ液でメッキ処理される薄い半導体ウェーハのハンドリングを容易にし、半導体ウェーハの脆い周縁部を保護して欠けを防ぐことができるという効果がある。また、半導体ウェーハの周縁部の汚れでメッキ処理に悪影響を及ぼすことを低減することができる。 According to the present invention, it is possible to facilitate handling of a thin semiconductor wafer plated with a plating solution, and to protect a fragile peripheral edge of the semiconductor wafer and prevent chipping. Further, it is possible to reduce the adverse effect on the plating process due to the contamination of the peripheral edge of the semiconductor wafer.
請求項2記載の発明によれば、粘着リングの支持基材の厚さを20〜200μmとし、粘着材の厚さを20〜100μmとするので、強度を確保しながらメッキ用サポート治具を繰り返し使用することができる。また、粘着材を肉厚化するので、追従性を向上させることが可能になる。また、粘着材を肉厚化し、半導体ウェーハの表面周縁部に位置する回路パターンの凹凸を吸収することにより、半導体ウェーハと粘着リングとの間に隙間が生じ、メッキ液が浸入するのを防ぐことが可能になる。さらに、粘着材をシリコーン系とすれば、優れた撥水性や弱粘着性の確保が期待できる。
According to invention of
以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハのメッキ用サポート治具は、図1や図2に示すように、表面に回路パターン2が形成された薄い半導体ウェーハ1を収容する樹脂製の支持リング10と、この支持リング10の中空部11を被覆して半導体ウェーハ1を搭載する弾性保持層13と、この弾性保持層13の表面周縁部14に接着され、弾性保持層13に搭載保持された半導体ウェーハ1の表面周縁部3に粘着される厚い粘着リング15とを備え、薄い半導体ウェーハ1がメッキ液でメッキ処理される場合に、半導体ウェーハ1の裏面と周縁部とを共に保護するよう機能する。
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A semiconductor wafer plating support jig in this embodiment has a
半導体ウェーハ1は、例えばバックグラインドされたφ200mmのシリコンウェーハからなり、表面に多層の回路パターン2が公知(例えば、レジスト液の塗布、現像、及びエッチング等)の方法により形成される。この半導体ウェーハ1は、薄い半導体パッケージに適合させる観点から、100μm以下の厚さ、例えば75μm以下や50μm程度の薄さに形成され、脆く撓みやすく、ハンドリングが困難であるという特徴を有する。半導体ウェーハ1の表面は、歪等を防止する観点から、周縁部を含む全ての面に回路パターン2が多層構造に形成される。
The
支持リング10は、所定の成形材料により半導体ウェーハ1よりも拡径の平面リング形に成形され、半導体ウェーハ1に隙間を介して遊嵌される。この支持リング10は、金属製の場合には、メッキ液との相性が悪いので、所定の樹脂を含む成形材料により成形される。支持リング10の所定の成形材料としては、メッキ処理に支障を来さなければ、特に限定されるものではないが、例えば耐衝撃性や強度等に優れるポリカーボネートや厚いポリエチレンテレフタレート等があげられる。
The
支持リング10は、剛性を確保し、半導体ウェーハ1のハンドリングを容易にする観点から、0.5mm以上、好ましくは0.8mm以上、より好ましくは1mm以上の肉厚に射出成形される。
The
弾性保持層13は、例えば耐メッキ液性に優れ、不純物等を溶出させない厚さ100μm以下、好ましくは厚さ40〜60μm程度、より好ましくは厚さ50μm程度の薄いオレフィン系やシリコーン系のフィルム等からなる。この弾性保持層13は、支持リング10の平坦な表面周縁部12に図示しない両面粘着テープ等で粘着されるとともに、緊張して張架され、支持リング10の周縁部に沿って平面円形にカットされた後、半導体ウェーハ1をその裏面側から着脱自在に密接保持する。
The
粘着リング15は、半導体ウェーハ1の表面周縁部3から弾性保持層13の表面周縁部14にかけて対向する支持基材16と、この支持基材16の対向面に粘着される粘着材17とを備えた二層構造の平面リング形に形成され、半導体ウェーハ1の表面周縁部3から弾性保持層13の表面周縁部14にかけて着脱自在に粘着される。この粘着リング15は、係る粘着により、弾性保持層13との間に半導体ウェーハ1を固定し、半導体ウェーハ1の周縁部をシールするよう機能する。したがって、メッキ液が露出していない半導体ウェーハ1の周縁部や裏面側に浸入するのを防止することができる。
The
支持基材16は、特に限定されるものではないが、例えばポリエチレンテレフタレートやポリイミド等により、平面リング形に形成される。この支持基材16は、剛性を確保し、繰り返し使用する場合には、20〜200μm、好ましくは50〜150μm、より好ましくは90〜120μm程度の厚さに形成される。また、粘着材17は、例えば撥水性等に優れ、弱粘着性を有するシリコーン系タイプ等により、平面リング形に形成される。この粘着材17は、剛性を付与して繰り返し使用したり、追従性を向上させたい場合には、20〜100μm程度の厚さに形成される。
Although the
このような粘着リング15の使用により、半導体ウェーハ1のメッキ処理が必要な回路パターン2部分のみを露出させた状態でサポート治具に半導体ウェーハ1を保持することができ、しかも、サポート治具の薄肉化や軽量化を図ることができるので、ハンドリングが実に容易になる。
By using such an
上記構成において、表面に回路パターン2が形成された薄い半導体ウェーハ1にメッキ処理を施す場合には、先ず、半導体ウェーハ1の露出した裏面に弾性保持層13を重ねて積層し、この弾性保持層13の裏面に、半導体ウェーハ1を包囲する支持リング10を重ねて粘着固定し、半導体ウェーハ1を反転させてその表面を露出させる。この際、弾性保持層13の裏面に支持リング10を粘着固定した後、半導体ウェーハ1の裏面に弾性保持層13を重ねて積層しても良い。
In the above configuration, when the
半導体ウェーハ1の表面を露出させたら、半導体ウェーハ1の表面周縁部3から弾性保持層13の表面周縁部14にかけて粘着リング15を粘着することにより、半導体ウェーハ1のメッキ用サポート治具に半導体ウェーハ1を保持させ、その後、メッキ槽のメッキ液中にメッキ用サポート治具を浸漬し、浸漬した半導体ウェーハ1表面の回路パターン2にメッキ液に速く衝突させれば、半導体ウェーハ1の回路パターン2にメッキ処理を迅速に施すことができる。
After the surface of the
この際、半導体ウェーハ1の周縁部を粘着リング15が保持するので、半導体ウェーハ1の上下左右方向へのがたつきを有効に防止することができる。メッキ処理された半導体ウェーハ1は、洗浄装置により洗浄され、メッキ用サポート治具から真空のチャックテーブルに移し替えられてダイシングテープに粘着された後、ダイシング工程で多数の半導体チップにダイシングされる。
At this time, since the
上記構成によれば、半導体ウェーハ1の裏面を弾性保持層13が保護して撓みを抑制するので、例え半導体ウェーハ1の回路パターン2にメッキ液が速く衝突しても、半導体ウェーハ1が割れて損傷するおそれを有効に排除することができる。また、強度に優れるメッキ用サポート治具の支持リング10を取り扱えば、半導体ウェーハ1が撓んで変形することがないので、作業時におけるハンドリングの容易化を図ることができる。
According to the above configuration, since the
また、半導体ウェーハ1の脆い周縁部を粘着リング15が弾性保持層13との間に挟んで保護するので、半導体ウェーハ1の周縁部の欠けを防ぐことができ、表面周縁部3の回路パターン2の損傷防止が期待できる。また、半導体ウェーハ1の汚れた表面周縁部3や裏面周縁部を粘着リング15が水密に被覆し、撥水性に優れるシリコーン系の粘着材17が表面周縁部3等に対するメッキ液の浸入を規制するので、半導体ウェーハ1の汚れた表面周縁部3等がメッキ液に触れることがなく、メッキ処理に何ら悪影響を及ぼすことがない。
Further, since the brittle edge of the
また、半導体ウェーハ1の周縁部や裏面部分にメッキ液が付着すると、メッキ後の半導体ウェーハ1を収納する保管容器や半導体製造装置の汚染を招くという問題が生じるが、本実施形態によれば、メッキ液の浸入を防止することができるので、係る問題の発生を排除することが可能になる。また、弾性保持層13に自己粘着性が特に要求されないので、弾性保持層13のフィルムの材質が何ら限定されることがなく、様々なフィルムを利用することが可能になる。
Further, when the plating solution adheres to the peripheral edge portion or the back surface portion of the
また、粘着材17が20〜100μm程度の厚さを有するので、例え支持基材16が厚くても、追従性の低下を招くことがない。さらに、厚い粘着材17の使用により、半導体ウェーハ1の表面周縁部3に位置する回路パターン2の凹凸をも有効に吸収することが可能になる。
Moreover, since the
なお、上記実施形態では支持リング10の表面周縁部12に弾性保持層13を粘着テープ等で粘着したが、弾性保持層13の材質を変更して自己粘着性を付与し、支持リング10の表面周縁部12に弾性保持層13を直接粘着しても良い。また、支持リング10の外周縁に弾性保持層13の周縁部を揃えて粘着しても良いし、揃えずに粘着しても良い。
In the above embodiment, the
また、メッキ用サポート治具に半導体ウェーハ1を保持させる場合、通常の環境下で手作業により保持させても良いが、真空環境下で自動的に保持させても良い。さらに、本発明に係る半導体ウェーハのメッキ用サポート治具は、周縁部を残してバックグラインドされた半導体ウェーハ1にも適用することができる。
When the
本発明に係る半導体ウェーハのメッキ用サポート治具は、半導体ウェーハの製造分野で使用される。 The support jig for plating a semiconductor wafer according to the present invention is used in the field of manufacturing a semiconductor wafer.
1 半導体ウェーハ
2 回路パターン
3 表面周縁部
10 支持リング
11 中空部
12 表面周縁部
13 弾性保持層
14 表面周縁部
15 粘着リング
16 支持基材
17 粘着材
DESCRIPTION OF
Claims (2)
半導体ウェーハを収容する樹脂製の支持リングと、この支持リングの表面周縁部に支持されて支持リングの中空部を被覆し、半導体ウェーハをその裏面側から保持する弾性保持層と、この弾性保持層の表面周縁部に接着され、弾性保持層に保持された半導体ウェーハの表面周縁部に粘着される粘着リングとを含んでなることを特徴とする半導体ウェーハのメッキ用サポート治具。 When a semiconductor wafer having a thickness of 100 μm or less with a circuit pattern formed on the surface is immersed in a plating solution, a semiconductor wafer plating support jig for protecting the back surface and the peripheral portion of the semiconductor wafer,
A resin-made support ring that accommodates the semiconductor wafer, an elastic holding layer that is supported by the peripheral edge of the front surface of the support ring and covers the hollow portion of the support ring, and holds the semiconductor wafer from its back surface side, and this elastic holding layer A support jig for plating a semiconductor wafer, comprising: an adhesive ring that is adhered to the peripheral edge portion of the semiconductor wafer and adhered to the peripheral edge portion of the semiconductor wafer held by the elastic holding layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213507A JP6017909B2 (en) | 2012-09-27 | 2012-09-27 | Support jig for semiconductor wafer plating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213507A JP6017909B2 (en) | 2012-09-27 | 2012-09-27 | Support jig for semiconductor wafer plating |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014065953A JP2014065953A (en) | 2014-04-17 |
JP6017909B2 true JP6017909B2 (en) | 2016-11-02 |
Family
ID=50742615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012213507A Expired - Fee Related JP6017909B2 (en) | 2012-09-27 | 2012-09-27 | Support jig for semiconductor wafer plating |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6017909B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002339079A (en) * | 2001-05-18 | 2002-11-27 | Seiko Epson Corp | Wafer fixture for plating |
JP3588777B2 (en) * | 2002-04-12 | 2004-11-17 | 株式会社山本鍍金試験器 | Cathode cartridge for electroplating tester |
JP4280685B2 (en) * | 2004-06-30 | 2009-06-17 | 株式会社フジクラ | Plating jig |
JP4654065B2 (en) * | 2005-04-27 | 2011-03-16 | 新光電気工業株式会社 | Electrolytic plating jig and electrolytic plating method |
JP5995628B2 (en) * | 2012-09-27 | 2016-09-21 | 信越ポリマー株式会社 | Support jig for semiconductor wafer plating |
-
2012
- 2012-09-27 JP JP2012213507A patent/JP6017909B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014065953A (en) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6642691B2 (en) | Frame-integrated vapor deposition mask, frame-integrated vapor deposition mask preparation, vapor deposition pattern forming method, organic semiconductor element manufacturing method, organic EL display manufacturing method | |
JP5995636B2 (en) | Support jig for semiconductor wafer plating | |
JP6747696B2 (en) | Surface protection film | |
JP2007287669A (en) | Organic light-emitting device and manufacturing method of the same | |
JP2012114265A (en) | Semiconductor wafer holder and semiconductor wafer handling method | |
JP2005327758A (en) | Part holder | |
JP5995628B2 (en) | Support jig for semiconductor wafer plating | |
JP5328422B2 (en) | Electronic component holder | |
JP6017909B2 (en) | Support jig for semiconductor wafer plating | |
JP5328538B2 (en) | Electronic component holder and method of using the same | |
JP7260909B2 (en) | Protective film application device | |
JP6125966B2 (en) | Transparent tray and manufacturing method thereof | |
JP2006282278A (en) | Packaging element for wafer | |
JP2013243311A (en) | Surface protective tape | |
JP5147592B2 (en) | Holding jig transport container | |
JP2012023270A (en) | Holder for substrate | |
JP2007324245A (en) | Manufacturing method and transporting container of semiconductor device | |
US8993365B2 (en) | Wafer packaging method | |
JP7569812B2 (en) | Suction assistant film and semiconductor wafer suction method | |
JP2006073577A (en) | Method of thinning semiconductor wafer | |
JP2010245245A (en) | Holder for semiconductor wafer, and method of detaching semiconductor wafer | |
JP5142928B2 (en) | Evaluation measurement jig | |
JP6063641B2 (en) | Wafer protection member | |
JP4781765B2 (en) | Protective tape for semiconductor wafer back grinding | |
US9023676B2 (en) | Wafer packaging method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6017909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |