JP5991206B2 - Semiconductor module and inverter module - Google Patents

Semiconductor module and inverter module Download PDF

Info

Publication number
JP5991206B2
JP5991206B2 JP2013005575A JP2013005575A JP5991206B2 JP 5991206 B2 JP5991206 B2 JP 5991206B2 JP 2013005575 A JP2013005575 A JP 2013005575A JP 2013005575 A JP2013005575 A JP 2013005575A JP 5991206 B2 JP5991206 B2 JP 5991206B2
Authority
JP
Japan
Prior art keywords
signal
semiconductor switching
connector
switching elements
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013005575A
Other languages
Japanese (ja)
Other versions
JP2014138480A (en
Inventor
宗彦 増谷
宗彦 増谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2013005575A priority Critical patent/JP5991206B2/en
Publication of JP2014138480A publication Critical patent/JP2014138480A/en
Application granted granted Critical
Publication of JP5991206B2 publication Critical patent/JP5991206B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、半導体モジュールおよびインバータモジュールに関するものである。   The present invention relates to a semiconductor module and an inverter module.

特許文献1等に開示の半導体装置においては、インバータ装置のブリッジ回路でのハイサイド側IGBT素子とローサイド側IGBT素子の各々のゲートがボンディングワイヤを介して信号コネクタの各信号配線材の一端に接続され、各信号配線材の他端側にIGBT素子をオン・オフ動作させるためのパルス信号が入力されるようにしている。   In the semiconductor device disclosed in Patent Document 1 or the like, each gate of the high-side IGBT element and the low-side IGBT element in the bridge circuit of the inverter device is connected to one end of each signal wiring member of the signal connector via a bonding wire. In addition, a pulse signal for turning on / off the IGBT element is input to the other end side of each signal wiring member.

特許第4695041号公報Japanese Patent No. 4695041

ところで、大電流を流すことが可能なように半導体スイッチング素子を並列接続する場合、入出力端子が並列接続されても、それぞれの半導体スイッチング素子の特性ばらつき対応や保護の観点で、信号ラインは並列接続されず、それぞれ引出す必要がある。1つの半導体スイッチング素子に対して制御端子から信号ラインを取り出す信号コネクタを1つ設けると、信号コネクタの数が半導体スイッチング素子の数だけ必要となり、信号コネクタの数の増加に伴い装置の体格が大きくなってしまう。   By the way, when semiconductor switching elements are connected in parallel so that a large current can flow, even if the input / output terminals are connected in parallel, the signal lines are connected in parallel from the viewpoint of dealing with characteristic variations of each semiconductor switching element and protection. They are not connected and need to be pulled out. When one signal connector for taking out a signal line from the control terminal is provided for one semiconductor switching element, the number of signal connectors is required as many as the number of semiconductor switching elements, and the physique of the apparatus increases as the number of signal connectors increases. turn into.

本発明の目的は、並列接続された複数の半導体スイッチング素子と信号コネクタを備えた半導体モジュールにおいて小型化を図ることができるようにすることにある。   An object of the present invention is to enable miniaturization of a semiconductor module including a plurality of semiconductor switching elements and signal connectors connected in parallel.

請求項1に記載の発明では、互いに並列接続される複数の半導体スイッチング素子と、信号配線材が信号配線材保持部材に埋設され、前記信号配線材の一端が前記信号配線材保持部材から露出して前記半導体スイッチング素子の制御端子とボンディングワイヤにて接続されるワイヤボンド部となるとともに、前記信号配線材の他端が前記信号配線材保持部材から突出してコネクタ接続部となっている信号コネクタと、を備えた半導体モジュールであって、前記信号コネクタは、前記複数の半導体スイッチング素子に共通の信号配線材保持部材に半導体スイッチング素子毎の信号配線材が埋設され、当該半導体スイッチング素子毎の信号配線材のワイヤボンド部が階段状に配置されてなり、前記半導体スイッチング素子毎の信号配線材のうちの少なくとも1つは配線長の均等化のための曲げ部を有することを要旨とする。 In the first aspect of the present invention, the plurality of semiconductor switching elements connected in parallel to each other and the signal wiring material are embedded in the signal wiring material holding member, and one end of the signal wiring material is exposed from the signal wiring material holding member. And a signal connector in which the other end of the signal wiring material protrudes from the signal wiring material holding member and serves as a connector connection portion. The signal connector includes a signal wiring material holding member common to the plurality of semiconductor switching elements, and a signal wiring material for each semiconductor switching element embedded therein, and the signal wiring for each semiconductor switching element. Ri Na wire bonding portion of the timber is arranged in a stepped, of the signal wiring member for each of the semiconductor switching elements One even without is summarized as Rukoto that have a bending portion for equalizing the line length.

請求項1に記載の発明によれば、信号コネクタは、信号配線材が信号配線材保持部材に埋設され、信号配線材の一端が信号配線材保持部材から露出して半導体スイッチング素子の制御端子とボンディングワイヤにて接続されるワイヤボンド部となるとともに、信号配線材の他端が信号配線材保持部材から突出してコネクタ接続部となっている。ここで、信号コネクタは、互いに並列接続される複数の半導体スイッチング素子に共通の信号配線材保持部材に半導体スイッチング素子毎の信号配線材が埋設され、当該半導体スイッチング素子毎の信号配線材のワイヤボンド部が階段状に配置されている。これにより、並列接続された複数の半導体スイッチング素子と信号コネクタを備えた半導体モジュールにおいて小型化を図ることができる。   According to the first aspect of the present invention, in the signal connector, the signal wiring material is embedded in the signal wiring material holding member, and one end of the signal wiring material is exposed from the signal wiring material holding member and is connected to the control terminal of the semiconductor switching element. The wire bonding portion is connected by a bonding wire, and the other end of the signal wiring material protrudes from the signal wiring material holding member to be a connector connection portion. Here, in the signal connector, a signal wiring material for each semiconductor switching element is embedded in a signal wiring material holding member common to a plurality of semiconductor switching elements connected in parallel to each other, and a wire bond of the signal wiring material for each semiconductor switching element is embedded. The parts are arranged in a staircase pattern. As a result, it is possible to reduce the size of the semiconductor module including a plurality of semiconductor switching elements and signal connectors connected in parallel.

請求項2に記載のように、請求項1に記載の半導体モジュールにおいて、前記信号コネクタは、半導体スイッチング素子毎の信号配線材のコネクタ接続部が一列に配列されているとよい。   As described in claim 2, in the semiconductor module according to claim 1, in the signal connector, connector connection portions of signal wiring members for each semiconductor switching element may be arranged in a line.

請求項に記載のように、請求項1または2に記載の半導体モジュールにおいて、半導体スイッチング素子の入出力端子に接続される入出力配線材がコネクタ接続部の配列方向と交差する方向に延設されているとよい。 As described in claim 3, extends in the semiconductor module according to claim 1 or 2, in the direction of input and output wiring member that is connected to the input and output terminals of the semiconductor switching element crosses the arrangement direction of the connector connecting portion It is good to be.

請求項に記載のように、U相上アーム、U相下アーム、V相上アーム、V相下アーム、W相上アーム、W相下アームの各アームが、それぞれ、請求項1〜のいずれか1項に記載の半導体モジュールで構成されているとよい。 As described in claim 4 , each of the U-phase upper arm, the U-phase lower arm, the V-phase upper arm, the V-phase lower arm, the W-phase upper arm, and the W-phase lower arm is respectively defined in claims 1 to 3. It is good to be comprised with the semiconductor module of any one of these.

本発明によれば、並列接続された複数の半導体スイッチング素子と信号コネクタを備えた半導体モジュールにおいて小型化を図ることができる。   ADVANTAGE OF THE INVENTION According to this invention, size reduction can be achieved in the semiconductor module provided with the several semiconductor switching element and signal connector which were connected in parallel.

実施形態におけるインバータ装置の回路構成図。The circuit block diagram of the inverter apparatus in embodiment. (a)はインバータ装置の概略平面図、(b)はインバータ装置の概略正面図。(A) is a schematic plan view of an inverter apparatus, (b) is a schematic front view of an inverter apparatus. (a)はインバータ装置のU相の上アーム部における平面図、(b)はインバータ装置のU相の上アーム部における正面図。(A) is a top view in the U-phase upper arm part of an inverter apparatus, (b) is a front view in the U-phase upper arm part of an inverter apparatus. 信号コネクタの斜視図。The perspective view of a signal connector. (a)は信号コネクタにおける信号ピンを示す平面図、(b)は信号コネクタにおける信号ピンを示す正面図。(A) is a top view which shows the signal pin in a signal connector, (b) is a front view which shows the signal pin in a signal connector. 信号コネクタにおける信号ピンを示す斜視図。The perspective view which shows the signal pin in a signal connector. ワイヤボンディング装置を用いて行われるワイヤボンディングの際の説明図。Explanatory drawing in the case of the wire bonding performed using a wire bonding apparatus. (a)は別例のインバータ装置のU相の上アーム部における平面図、(b)は別例のインバータ装置のU相の上アーム部における正面図。(A) is a top view in the U-phase upper arm part of another example inverter apparatus, (b) is a front view in the U-phase upper arm part of another example inverter apparatus. (a)は別例の信号コネクタにおける信号ピンを示す平面図、(b)は別例の信号コネクタにおける信号ピンを示す正面図。(A) is a top view which shows the signal pin in the signal connector of another example, (b) is a front view which shows the signal pin in the signal connector of another example. (a)は比較のためのインバータ装置のU相の上アーム部における平面図、(b)は比較のためのインバータ装置のU相の上アーム部における正面図。(A) is a top view in the upper arm part of the U phase of the inverter apparatus for comparison, (b) is a front view in the upper arm part of the U phase of the inverter apparatus for comparison.

以下、本発明を具体化した一実施形態を図面に従って説明する。
本実施形態では車両用インバータ装置に具体化しており、車両用インバータ装置の電気的構成について図1を用いて説明する。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of the invention will be described with reference to the drawings.
This embodiment is embodied in a vehicle inverter device, and an electrical configuration of the vehicle inverter device will be described with reference to FIG.

図1に示すように、車両用インバータ装置10は、三相インバータ装置であり、インバータ回路20を備えている。インバータ回路20は、U相上アーム21とU相下アーム22とV相上アーム23とV相下アーム24とW相上アーム25とW相下アーム26を有する。   As shown in FIG. 1, the vehicle inverter device 10 is a three-phase inverter device and includes an inverter circuit 20. Inverter circuit 20 includes U-phase upper arm 21, U-phase lower arm 22, V-phase upper arm 23, V-phase lower arm 24, W-phase upper arm 25, and W-phase lower arm 26.

各アーム21〜26は、それぞれ、1つのアームが、互いに並列接続した複数の半導体スイッチング素子にて構成されている。本実施形態では、並列接続した2つの半導体スイッチング素子Q1,Q2にて1つのアームが構成されている。また、各半導体スイッチング素子Q1,Q2には、それぞれ帰還ダイオードD1,D2が逆並列接続されている。各アーム21〜26は、それぞれ図3に示すようにモジュール化されているとともに、アーム21〜26も図2に示すようにモジュール化(一体化)されている。   Each of the arms 21 to 26 includes a plurality of semiconductor switching elements in which one arm is connected in parallel. In the present embodiment, one arm is constituted by two semiconductor switching elements Q1, Q2 connected in parallel. Further, feedback diodes D1 and D2 are connected in antiparallel to the semiconductor switching elements Q1 and Q2, respectively. Each of the arms 21 to 26 is modularized as shown in FIG. 3, and the arms 21 to 26 are also modularized (integrated) as shown in FIG.

各半導体スイッチング素子Q1,Q2には、IGBT(絶縁ゲートバイポーラ型トランジスタ)が使用されている。なお、半導体スイッチング素子としてパワーMOSFETを使用してもよい。半導体スイッチング素子としてIGBTを用いた場合、ゲート端子、コレクタ・エミッタ端子を備えており、ゲート端子が素子の制御端子となり、コレクタ・エミッタ端子が素子の入出力端子となる。また、半導体スイッチング素子としてパワーMOSFETを用いた場合、ゲート端子、ソース・ドレイン端子を備えており、ゲート端子が素子の制御端子となり、ソース・ドレイン端子が素子の入出力端子となる。   IGBTs (insulated gate bipolar transistors) are used for the semiconductor switching elements Q1 and Q2. A power MOSFET may be used as the semiconductor switching element. When an IGBT is used as a semiconductor switching element, it has a gate terminal and a collector / emitter terminal. The gate terminal becomes the control terminal of the element, and the collector / emitter terminal becomes the input / output terminal of the element. When a power MOSFET is used as a semiconductor switching element, it has a gate terminal and a source / drain terminal. The gate terminal serves as a control terminal for the element, and the source / drain terminal serves as an input / output terminal for the element.

インバータ回路20において、U相上アーム21およびU相下アーム22、V相上アーム23およびV相下アーム24、W相上アーム25およびW相下アーム26がそれぞれ直列に接続されている。U相上アーム21、V相上アーム23およびW相上アーム25が正極入力端子(P端子)と接続され、正極入力端子(P端子)が車載バッテリの正極と接続される。また、U相下アーム22、V相下アーム24およびW相下アーム26が負極入力端子(N端子)と接続され、負極入力端子(N端子)が車載バッテリの負極と接続される。   In inverter circuit 20, U-phase upper arm 21 and U-phase lower arm 22, V-phase upper arm 23 and V-phase lower arm 24, W-phase upper arm 25 and W-phase lower arm 26 are connected in series. U-phase upper arm 21, V-phase upper arm 23, and W-phase upper arm 25 are connected to a positive electrode input terminal (P terminal), and a positive electrode input terminal (P terminal) is connected to the positive electrode of the in-vehicle battery. The U-phase lower arm 22, the V-phase lower arm 24, and the W-phase lower arm 26 are connected to the negative input terminal (N terminal), and the negative input terminal (N terminal) is connected to the negative electrode of the in-vehicle battery.

U相上アーム21とU相下アーム22の間の接続点はU相出力端子に接続されている。また、V相上アーム23とV相下アーム24の間の接続点はV相出力端子に接続されている。さらに、W相上アーム25とW相下アーム26の間の接続点はW相出力端子に接続されている。U相出力端子、V相出力端子およびW相出力端子は、車載モータとしての3相交流モータに接続される。   A connection point between the U-phase upper arm 21 and the U-phase lower arm 22 is connected to a U-phase output terminal. The connection point between the V-phase upper arm 23 and the V-phase lower arm 24 is connected to the V-phase output terminal. Furthermore, the connection point between the W-phase upper arm 25 and the W-phase lower arm 26 is connected to the W-phase output terminal. The U-phase output terminal, the V-phase output terminal, and the W-phase output terminal are connected to a three-phase AC motor as a vehicle-mounted motor.

インバータ回路20の各アームを構成する半導体スイッチング素子Q1,Q2のゲート端子と駆動回路30とが接続され、駆動回路30にはコントローラ40が接続されている。駆動回路30からゲート電圧信号が半導体スイッチング素子Q1,Q2のゲート端子に送られる。駆動回路30は駆動回路基板31に搭載されている。コントローラ40は駆動回路30を介して各半導体スイッチング素子Q1,Q2をスイッチングさせる。つまり、インバータ回路20はバッテリから供給される直流を適宜の周波数の3相交流に変換してモータの各相の巻線に供給する。即ち、各アームを構成する半導体スイッチング素子Q1,Q2のスイッチング動作によりモータの各相の巻線が通電されてモータを駆動することができる。   The gate terminals of the semiconductor switching elements Q1 and Q2 constituting each arm of the inverter circuit 20 are connected to the drive circuit 30, and the controller 40 is connected to the drive circuit 30. A gate voltage signal is sent from drive circuit 30 to the gate terminals of semiconductor switching elements Q1, Q2. The drive circuit 30 is mounted on the drive circuit board 31. The controller 40 switches each semiconductor switching element Q1, Q2 via the drive circuit 30. That is, the inverter circuit 20 converts the direct current supplied from the battery into a three-phase alternating current having an appropriate frequency and supplies the converted three-phase alternating current to the winding of each phase of the motor. That is, the winding of each phase of the motor is energized by the switching operation of the semiconductor switching elements Q1, Q2 constituting each arm, and the motor can be driven.

半導体スイッチング素子Q1,Q2をスイッチングさせる際、各アーム21〜26において、並列接続した2つの半導体スイッチング素子Q1,Q2は同時にオン・オフされ、電流が分流される。   When switching the semiconductor switching elements Q1 and Q2, in each of the arms 21 to 26, the two semiconductor switching elements Q1 and Q2 connected in parallel are simultaneously turned on / off, and the current is divided.

次に、車両用インバータ装置10の構造について、図2〜7を用いて説明する。
なお、図2〜7において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
Next, the structure of the vehicle inverter device 10 will be described with reference to FIGS.
2 to 7, the horizontal plane is defined by the orthogonal X and Y directions, and the vertical direction is defined by the Z direction.

図3に示すように、半導体モジュールMsは信号コネクタ60を備える。信号コネクタ60において、信号配線材保持部材としての樹脂台61に信号配線材としての金属製の信号ピン62,63が埋設されている。信号ピン62,63の一端が樹脂台61から露出して半導体スイッチング素子Q1,Q2のゲート端子とボンディングワイヤW1,W2にて接続されるワイヤボンド部62a,63aとなっている。また、信号ピン62,63の他端が樹脂台61から突出してコネクタ接続部62b,63bとなっている。そして、信号ピン62,63を介して駆動回路基板31に半導体スイッチング素子Q1,Q2のゲート端子が接続される。また、U相上アーム21、U相下アーム22、V相上アーム23、V相下アーム24、W相上アーム25、W相下アーム26の各アームがそれぞれ半導体モジュールMsで構成され、6つの半導体モジュールMsと6つの信号コネクタ60を用いてインバータモジュールMiを構成している。図2に示すように、各アーム21〜26を構成する各半導体モジュールMsが整列して配置されている。具体的には、X方向に半導体モジュールMsが2つ配列されるとともにY方向に半導体モジュールMsが3つ配列されている。   As shown in FIG. 3, the semiconductor module Ms includes a signal connector 60. In the signal connector 60, metal signal pins 62 and 63 as signal wiring members are embedded in a resin base 61 as a signal wiring member holding member. One ends of the signal pins 62 and 63 are exposed from the resin base 61 to form wire bond portions 62a and 63a connected to the gate terminals of the semiconductor switching elements Q1 and Q2 by bonding wires W1 and W2. Further, the other ends of the signal pins 62 and 63 protrude from the resin base 61 to form connector connecting portions 62b and 63b. Then, the gate terminals of the semiconductor switching elements Q1, Q2 are connected to the drive circuit board 31 via the signal pins 62, 63. The U-phase upper arm 21, the U-phase lower arm 22, the V-phase upper arm 23, the V-phase lower arm 24, the W-phase upper arm 25, and the W-phase lower arm 26 are each composed of a semiconductor module Ms. The inverter module Mi is configured by using one semiconductor module Ms and six signal connectors 60. As shown in FIG. 2, the semiconductor modules Ms constituting the arms 21 to 26 are arranged in alignment. Specifically, two semiconductor modules Ms are arranged in the X direction and three semiconductor modules Ms are arranged in the Y direction.

図2に示すように、車両用インバータ装置10は、駆動回路基板31と、水冷式の冷却器50を備えている。水冷式の冷却器50は水平に位置し、入口パイプP1から冷媒としての冷却水が冷却器50の内部に導入されて出口パイプP2から排出されるようになっている。   As shown in FIG. 2, the vehicle inverter device 10 includes a drive circuit board 31 and a water-cooled cooler 50. The water-cooled cooler 50 is positioned horizontally, and cooling water as a refrigerant is introduced from the inlet pipe P1 into the cooler 50 and discharged from the outlet pipe P2.

冷却器50の上面には、絶縁部材としてのセラミック基板70が配置されている。セラミック基板70の下面には金属層71が形成されているとともに、セラミック基板70の上面には配線層72が形成されている。具体的には、例えば、セラミック基板70はAlN基板よりなり、金属層71はアルミ層よりなり、配線層72はアルミ層とその表面のNiめっき層よりなる。冷却器50の上面に金属層71がロウ付け等により接合されている。   A ceramic substrate 70 as an insulating member is disposed on the upper surface of the cooler 50. A metal layer 71 is formed on the lower surface of the ceramic substrate 70, and a wiring layer 72 is formed on the upper surface of the ceramic substrate 70. Specifically, for example, the ceramic substrate 70 is made of an AlN substrate, the metal layer 71 is made of an aluminum layer, and the wiring layer 72 is made of an aluminum layer and a Ni plating layer on the surface thereof. A metal layer 71 is joined to the upper surface of the cooler 50 by brazing or the like.

図3を用いてU相上アーム21について説明する。他のアーム22〜26についても同様な構成となっている。
図3において、冷却器50の上面においてセラミック基板70に接近した位置に信号コネクタ60が固定されている。信号コネクタ60は、複数(2つ)の半導体スイッチング素子Q1,Q2に共通の樹脂台61に半導体スイッチング素子Q1,Q2毎の信号ピン62,63が埋設され、この半導体スイッチング素子Q1,Q2毎の信号ピン62,63のワイヤボンド部62a,63aが階段状に配置されている。
The U-phase upper arm 21 will be described with reference to FIG. The other arms 22 to 26 have the same configuration.
In FIG. 3, the signal connector 60 is fixed at a position close to the ceramic substrate 70 on the upper surface of the cooler 50. In the signal connector 60, signal pins 62 and 63 for the semiconductor switching elements Q1 and Q2 are embedded in a resin base 61 common to a plurality (two) of the semiconductor switching elements Q1 and Q2, respectively. Wire bond portions 62a and 63a of the signal pins 62 and 63 are arranged in a staircase pattern.

信号コネクタ60の上方には駆動回路基板31が配置され、駆動回路基板31は水平に位置している。なお、コントローラ40を搭載した基板は駆動回路基板31と多段に、即ち、駆動回路基板31の上に重ねて配置される。   A drive circuit board 31 is disposed above the signal connector 60, and the drive circuit board 31 is positioned horizontally. The board on which the controller 40 is mounted is arranged in multiple stages with the drive circuit board 31, that is, on the drive circuit board 31.

図3に示すように、配線層72の上面には、半導体スイッチング素子(チップ)Q1および帰還ダイオード(チップ)D1が接近する位置に、はんだ付け等により接合されている。同様に、配線層72の上面には、半導体スイッチング素子(チップ)Q2および帰還ダイオード(チップ)D2が接近する位置に、はんだ付け等により接合されている。これにより、冷却器50の外面(上面)にセラミック基板70を介して半導体スイッチング素子Q1,Q2および帰還ダイオードD1,D2が固定され、半導体スイッチング素子Q1,Q2および帰還ダイオードD1,D2は冷却器50に熱的に結合している。   As shown in FIG. 3, the semiconductor switching element (chip) Q1 and the feedback diode (chip) D1 are joined to the upper surface of the wiring layer 72 by soldering or the like at a position where the semiconductor switching element (chip) Q1 and the feedback diode (chip) D1 approach. Similarly, on the upper surface of the wiring layer 72, the semiconductor switching element (chip) Q2 and the feedback diode (chip) D2 are joined to each other by soldering or the like. Thereby, the semiconductor switching elements Q1, Q2 and the feedback diodes D1, D2 are fixed to the outer surface (upper surface) of the cooler 50 via the ceramic substrate 70, and the semiconductor switching elements Q1, Q2 and the feedback diodes D1, D2 are fixed to the cooler 50. Thermally coupled to

半導体スイッチング素子(チップ)Q1,Q2の上面と帰還ダイオード(チップ)D1,D2の上面とがバスバー80に、はんだ付け等により接合されている。バスバー80の延設部81が、半導体スイッチング素子Q1,Q2のエミッタ端子から延びるU相出力端子として延設されている。つまり、半導体スイッチング素子Q1,Q2のエミッタ端子から延びる入出力配線材としてのバスバー80の延設部81が延設されている。   The upper surfaces of the semiconductor switching elements (chips) Q1, Q2 and the upper surfaces of the feedback diodes (chips) D1, D2 are joined to the bus bar 80 by soldering or the like. An extending portion 81 of the bus bar 80 is extended as a U-phase output terminal extending from the emitter terminals of the semiconductor switching elements Q1, Q2. That is, the extending portion 81 of the bus bar 80 as an input / output wiring member extending from the emitter terminals of the semiconductor switching elements Q1, Q2 is extended.

図4,5,6に示すように、信号コネクタ60は、樹脂よりなる樹脂台61に信号配線材としての信号ピン62,63がそれぞれ5本ずつ埋設されている。図3(b)に示すように樹脂台61は全体形状としてL字状をなし、水平部61aとその一端部から上方に延びる立設部61bからなる。さらに、樹脂台61の水平部61aが階段状に形成され、階段部の第1段目の水平部64において5本の信号ピン62の一端側が露出してワイヤボンド部62aとなり、各信号ピン62における他端側が樹脂台61の立設部61bの上面から突出してコネクタ接続部62bとなっている。また、階段部の第2段目の水平部65において5本の信号ピン63の一端側が露出してワイヤボンド部63aとなり、各信号ピン63における他端側が樹脂台61の立設部61bの上面から突出してコネクタ接続部63bとなっている。   As shown in FIGS. 4, 5, and 6, the signal connector 60 has five signal pins 62 and 63 as signal wiring members embedded in a resin base 61 made of resin. As shown in FIG. 3B, the resin base 61 is L-shaped as a whole, and includes a horizontal portion 61a and a standing portion 61b extending upward from one end thereof. Further, the horizontal portion 61a of the resin base 61 is formed in a staircase shape, and one end side of the five signal pins 62 is exposed in the first horizontal portion 64 of the staircase portion to form a wire bond portion 62a. The other end side of the projection protrudes from the upper surface of the standing portion 61b of the resin base 61 to form a connector connecting portion 62b. Further, one end side of the five signal pins 63 is exposed at the second horizontal portion 65 of the staircase portion to become a wire bond portion 63a, and the other end side of each signal pin 63 is the upper surface of the standing portion 61b of the resin base 61. Projecting from the connector connector 63b.

5本の信号ピン62のうちの1本がゲート電圧信号用であり、2本が温度検出用ダイオードのアノード用およびカソード用であり、残りが電流センス用とエミッタ端子である。図5,6に示すように、信号線を構成する信号ピン62はL状に屈曲形成されている。即ち、X方向とZ方向に延びている。信号ピン62の一端は樹脂台61の階段部の第1段目の水平部64においてワイヤボンド部62aとして露出し、ボンディングワイヤW1により半導体スイッチング素子(チップ)Q1のゲート端子等と接続される。一方、信号ピン62の上端が樹脂台61の上面から突出してコネクタ接続部62bとして上方に延びている。そして、コネクタ接続部62bは駆動回路基板31を貫通して、コネクタ接続部62bと駆動回路基板31とは、はんだ付け等により接続される。   One of the five signal pins 62 is for the gate voltage signal, two are for the anode and cathode of the temperature detection diode, and the rest are for current sensing and emitter terminals. As shown in FIGS. 5 and 6, the signal pin 62 constituting the signal line is bent in an L shape. That is, it extends in the X direction and the Z direction. One end of the signal pin 62 is exposed as a wire bonding portion 62a in the first horizontal portion 64 of the staircase portion of the resin base 61, and is connected to the gate terminal of the semiconductor switching element (chip) Q1 by the bonding wire W1. On the other hand, the upper end of the signal pin 62 protrudes from the upper surface of the resin base 61 and extends upward as a connector connection portion 62b. The connector connecting portion 62b penetrates the drive circuit board 31, and the connector connecting portion 62b and the drive circuit board 31 are connected by soldering or the like.

同様に、5本の信号ピン63のうちの1本がゲート電圧信号用であり、2本が温度検出用ダイオードのアノード用およびカソード用であり、残りが電流センス用とエミッタ端子である。図5,6に示すように、信号線を構成する信号ピン63はL状に屈曲形成されている。即ち、X方向とZ方向に延びている。信号ピン63の一端は樹脂台61の階段部の第2段目の水平部65においてワイヤボンド部63aとして露出し、ボンディングワイヤW2により半導体スイッチング素子(チップ)Q2のゲート端子等と接続される。一方、信号ピン63の上端が樹脂台61の上面から突出してコネクタ接続部63bとして上方に延びている。そして、コネクタ接続部63bは駆動回路基板31を貫通して、コネクタ接続部63bと駆動回路基板31とは、はんだ付け等により接続される。   Similarly, one of the five signal pins 63 is for the gate voltage signal, two are for the anode and cathode of the temperature detection diode, and the rest are for current sensing and emitter terminals. As shown in FIGS. 5 and 6, the signal pin 63 constituting the signal line is bent in an L shape. That is, it extends in the X direction and the Z direction. One end of the signal pin 63 is exposed as a wire bond portion 63a in the second horizontal portion 65 of the staircase portion of the resin base 61, and is connected to the gate terminal of the semiconductor switching element (chip) Q2 by the bonding wire W2. On the other hand, the upper end of the signal pin 63 protrudes from the upper surface of the resin base 61 and extends upward as a connector connection portion 63b. The connector connecting portion 63b penetrates the drive circuit board 31, and the connector connecting portion 63b and the drive circuit board 31 are connected by soldering or the like.

ワイヤボンド部62a,63aの幅は、ワイヤボンドの為に、コネクタ接続部62b,63bよりも幅広に形成されている。
信号コネクタ60において、半導体スイッチング素子Q1,Q2に対応して設けられた信号ピン62,63のコネクタ接続部62b,63bが交互にY方向に一列に配列されている。よって、信号ピン62,63のコネクタ接続部62b,63bと駆動回路基板31との結線が容易となる。即ち、駆動回路基板31におけるコネクタ接続部62b,63bと電気的に接続する導体パターンを容易に引き回すことができる。
The widths of the wire bond portions 62a and 63a are formed wider than the connector connection portions 62b and 63b for wire bonding.
In the signal connector 60, connector connecting portions 62b and 63b of signal pins 62 and 63 provided corresponding to the semiconductor switching elements Q1 and Q2 are alternately arranged in a line in the Y direction. Therefore, the connection between the connector connection portions 62b and 63b of the signal pins 62 and 63 and the drive circuit board 31 is facilitated. That is, the conductor pattern electrically connected to the connector connecting portions 62b and 63b in the drive circuit board 31 can be easily routed.

また、図5,6に示すように、信号ピン63におけるZ方向に延びる部位に、配線長の均等化のための曲げ部66を有する。曲げ部66はコ字状に屈曲形成されている。
さらに、図3に示すように、配線層72の上面にはバスバー82が、はんだ付け等により接合されている。入出力配線材としてのバスバー82が、並列接続した2つの半導体スイッチング素子Q1,Q2における各々のコレクタ端子から延びる正極入力端子(P端子)として延設されている。バスバーの延設部81およびバスバー82は、X方向に延設されている。よって、ゲート端子の信号ピン62,63のコネクタ接続部62b,63bの配列方向であるY方向とは直交している。このように、半導体スイッチング素子Q1,Q2の入出力端子に接続される入出力配線材としてのバスバーの延設部81およびバスバー82がコネクタ接続部62b,63bの配列方向(Y方向)と交差する方向(X方向)に延設されている。
As shown in FIGS. 5 and 6, the signal pin 63 has a bent portion 66 for equalizing the wiring length at a portion extending in the Z direction. The bending portion 66 is bent in a U shape.
Furthermore, as shown in FIG. 3, a bus bar 82 is joined to the upper surface of the wiring layer 72 by soldering or the like. A bus bar 82 as an input / output wiring member is extended as a positive input terminal (P terminal) extending from each collector terminal of two semiconductor switching elements Q1 and Q2 connected in parallel. The bus bar extending portion 81 and the bus bar 82 extend in the X direction. Therefore, it is orthogonal to the Y direction which is the arrangement direction of the connector connecting portions 62b and 63b of the signal pins 62 and 63 of the gate terminal. As described above, the bus bar extending portion 81 and the bus bar 82 serving as input / output wiring members connected to the input / output terminals of the semiconductor switching elements Q1 and Q2 intersect the arrangement direction (Y direction) of the connector connecting portions 62b and 63b. It extends in the direction (X direction).

なお、図2において、U相下アーム22においては、U相上アーム21の半導体スイッチング素子Q1,Q2のエミッタ端子と接合されたバスバー80がU相下アーム22の半導体スイッチング素子Q1,Q2のコレクタ端子と接続されている。また、U相下アーム22の半導体スイッチング素子Q1,Q2のエミッタ端子から負極入力端子(バスバー)が延設されている。以下同様に、V相上アーム23においては半導体スイッチング素子Q1,Q2のエミッタ端子から延びるV相出力端子としてバスバーが延設されるとともに半導体スイッチング素子Q1,Q2のコレクタ端子から延びる正極入力端子(バスバー)が延設されている。V相下アーム24においては、V相上アーム23の半導体スイッチング素子Q1,Q2のエミッタ端子と接合されたバスバーがV相下アーム24の半導体スイッチング素子Q1,Q2のコレクタ端子と接続されている。また、V相下アーム24の半導体スイッチング素子Q1,Q2のエミッタ端子から負極入力端子(バスバー)が延設されている。W相上アーム25においては半導体スイッチング素子Q1,Q2のエミッタ端子から延びるW相出力端子としてバスバーが延設されるとともに半導体スイッチング素子Q1,Q2のコレクタ端子から延びる正極入力端子(バスバー)が延設されている。W相下アーム26においては、W相上アーム25の半導体スイッチング素子Q1,Q2のエミッタ端子と接合されたバスバーがW相下アーム26の半導体スイッチング素子Q1,Q2のコレクタ端子と接続されている。また、W相下アーム26の半導体スイッチング素子Q1,Q2のエミッタ端子から負極入力端子(バスバー)が延設されている。   In FIG. 2, in U-phase lower arm 22, bus bar 80 joined to the emitter terminals of semiconductor switching elements Q <b> 1, Q <b> 2 of U-phase upper arm 21 is the collector of semiconductor switching elements Q <b> 1, Q <b> 2 of U-phase lower arm 22. Connected to the terminal. Further, a negative input terminal (bus bar) is extended from the emitter terminals of the semiconductor switching elements Q1, Q2 of the U-phase lower arm 22. Similarly, in the V-phase upper arm 23, a bus bar is extended as a V-phase output terminal extending from the emitter terminals of the semiconductor switching elements Q1, Q2, and a positive input terminal (bus bar) extending from the collector terminal of the semiconductor switching elements Q1, Q2. ) Is extended. In V-phase lower arm 24, the bus bar joined to the emitter terminals of semiconductor switching elements Q1, Q2 of V-phase upper arm 23 is connected to the collector terminals of semiconductor switching elements Q1, Q2 of V-phase lower arm 24. Further, a negative input terminal (bus bar) is extended from the emitter terminals of the semiconductor switching elements Q1, Q2 of the V-phase lower arm 24. In W-phase upper arm 25, a bus bar is extended as a W-phase output terminal extending from the emitter terminals of semiconductor switching elements Q1, Q2, and a positive input terminal (bus bar) extending from the collector terminals of semiconductor switching elements Q1, Q2 is extended. Has been. In W-phase lower arm 26, the bus bar joined to the emitter terminals of semiconductor switching elements Q1, Q2 of W-phase upper arm 25 is connected to the collector terminals of semiconductor switching elements Q1, Q2 of W-phase lower arm 26. Further, a negative input terminal (bus bar) is extended from the emitter terminals of the semiconductor switching elements Q1, Q2 of the W-phase lower arm 26.

次に、車両用インバータ装置10の作用について説明する。
駆動回路基板31における駆動回路30からのゲート電圧信号によりインバータ回路20におけるU相上アーム21、U相下アーム22、V相上アーム23、V相下アーム24、W相上アーム25およびW相下アーム26を構成する半導体スイッチング素子Q1,Q2がスイッチング動作する。このとき、1つのアームを構成する、並列接続した2つの半導体スイッチング素子Q1,Q2が同期してオン・オフする。この半導体スイッチング素子Q1,Q2のスイッチング動作により、バッテリから供給される直流が適宜の周波数の3相交流に変換されてモータの各相の巻線に供給される。
Next, the operation of the vehicle inverter device 10 will be described.
The U-phase upper arm 21, U-phase lower arm 22, V-phase upper arm 23, V-phase lower arm 24, W-phase upper arm 25, and W-phase in the inverter circuit 20 by the gate voltage signal from the drive circuit 30 on the drive circuit board 31. The semiconductor switching elements Q1, Q2 constituting the lower arm 26 perform a switching operation. At this time, the two semiconductor switching elements Q1 and Q2 that constitute one arm and are connected in parallel are turned on and off in synchronization. By the switching operation of the semiconductor switching elements Q1 and Q2, the direct current supplied from the battery is converted into a three-phase alternating current having an appropriate frequency and supplied to the windings of each phase of the motor.

半導体スイッチング素子Q1,Q2のスイッチング動作に伴い半導体スイッチング素子Q1,Q2が発熱する。この熱は冷却器50において冷却水と熱交換される。
ここで、信号ピン62,63のうちの上側の信号ピン63に曲げ部66が設けられており、ワイヤボンド部からピンの上端までの長さが、下側の信号ピン62と上側の信号ピン63とで同一の長さとなっている。即ち、曲げ部66によりワイヤボンド部から、駆動回路基板31との接合部までの距離が2つの信号ピン62,63で同一になっている。これにより、信号ピンの長さの均等化を図ることができる。
The semiconductor switching elements Q1, Q2 generate heat with the switching operation of the semiconductor switching elements Q1, Q2. This heat is exchanged with the cooling water in the cooler 50.
Here, the bent portion 66 is provided in the upper signal pin 63 of the signal pins 62 and 63, and the length from the wire bond portion to the upper end of the pin is the lower signal pin 62 and the upper signal pin. 63 and the same length. That is, the distance from the wire bond portion to the joint portion with the drive circuit board 31 is made equal by the two signal pins 62 and 63 by the bending portion 66. Thereby, equalization of the length of the signal pin can be achieved.

組み立ての際には配線層72の上にチップ(Q1,Q2,D1,D2)を、はんだ付けし、その後、冷却器50の上面に信号コネクタ60を接着する。その後、超音波等によりワイヤボンディングを行ってボンディングワイヤW1,W2によりチップ(Q1,Q2)と信号コネクタ60の信号ピン62,63とを接続した後にバスバー80,82を接合する。その後、駆動回路基板31を配置するとともに信号コネクタ60の信号ピン62,63を駆動回路基板31に接続する。   During assembly, chips (Q 1, Q 2, D 1, D 2) are soldered on the wiring layer 72, and then the signal connector 60 is bonded to the upper surface of the cooler 50. Thereafter, wire bonding is performed by ultrasonic waves or the like, the chips (Q1, Q2) and the signal pins 62, 63 of the signal connector 60 are connected by the bonding wires W1, W2, and then the bus bars 80, 82 are bonded. Thereafter, the drive circuit board 31 is disposed and the signal pins 62 and 63 of the signal connector 60 are connected to the drive circuit board 31.

図7に示すように、ワイヤボンディングは、ワイヤボンディング装置を用いて行われる。ワイヤボンディング装置における棒状ツールTwの先端部分は細くなっているが先端から離れた部位においては太くなっており、この形状の制約により、棒状ツールTwの先端部でのワイヤボンド部近くに高さのある物体が配置されていると、ツールTwの先端部と干渉する。つまり、信号コネクタ60の樹脂台61における2段目の水平部65においては立設部61bとワイヤボンド部を離すべくX方向の幅(W1寸法)を大きくしている。一方、信号コネクタ60の樹脂台61における1段目の水平部64においては、立設部61bとワイヤボンド部が離れているため、1段目の水平部64のX方向の幅(W2寸法)は小さくてもよい。   As shown in FIG. 7, wire bonding is performed using a wire bonding apparatus. The tip portion of the rod-shaped tool Tw in the wire bonding apparatus is thin, but thick at the portion away from the tip. Due to this shape restriction, the height of the tip of the rod-shaped tool Tw is close to the wire bond portion. When a certain object is arranged, it interferes with the tip of the tool Tw. That is, the width (W1 dimension) in the X direction is increased in the second horizontal portion 65 of the resin base 61 of the signal connector 60 so as to separate the standing portion 61b from the wire bond portion. On the other hand, in the first horizontal portion 64 of the resin base 61 of the signal connector 60, the standing portion 61b and the wire bond portion are separated from each other, so the width in the X direction of the first horizontal portion 64 (W2 dimension). May be small.

また、信号コネクタ60を半導体スイッチング素子Q1,Q2に共通にし、信号コネクタ60における階段部に信号ピンの先端部をワイヤボンド部として露出する構造とすることにより、信号コネクタ60の占めていた面積分を減少させることができる。また、信号コネクタ60が小さくなることにより、インバータ装置における半導体スイッチング素子Q1,Q2のコレクタ・エミッタ端子からのバスバーの引き出しスペースを確保することができる。   In addition, the signal connector 60 is shared by the semiconductor switching elements Q1 and Q2, and the signal connector 60 has a structure in which the tip end portion of the signal pin is exposed as a wire bond portion in the stepped portion of the signal connector 60. Can be reduced. Further, by reducing the signal connector 60, it is possible to secure a space for drawing out the bus bar from the collector / emitter terminals of the semiconductor switching elements Q1, Q2 in the inverter device.

この小型化について、図3の本実施形態と図10の比較例とを対比しつつ説明する。
比較例として図10においては、信号コネクタ100,101として、樹脂台102の上面に信号ピン103の一端が露出し、当該部位がワイヤボンド部となっている。また、信号コネクタ100,101が半導体スイッチング素子(チップ)Q1,Q2毎に設けられている。つまり、半導体スイッチング素子Q1に対応する信号コネクタ100と、半導体スイッチング素子Q2に対応する信号コネクタ101とが冷却器50の上面においてY方向において並設されている。各信号ピン103の間隔は幅広のワイヤボンド部での絶縁距離と棒状ツールTwの挿入性によって決まる。
This downsizing will be described while comparing the present embodiment of FIG. 3 with the comparative example of FIG.
As a comparative example, in FIG. 10, as the signal connectors 100 and 101, one end of the signal pin 103 is exposed on the upper surface of the resin base 102, and this portion is a wire bond portion. Further, signal connectors 100 and 101 are provided for each of the semiconductor switching elements (chips) Q1 and Q2. That is, the signal connector 100 corresponding to the semiconductor switching element Q1 and the signal connector 101 corresponding to the semiconductor switching element Q2 are juxtaposed in the Y direction on the upper surface of the cooler 50. The interval between the signal pins 103 is determined by the insulation distance at the wide wire bond portion and the insertability of the bar-shaped tool Tw.

これに対し、本実施形態においては、図3に示すように、階段部を有する信号コネクタ60を1つだけ用いて、2つの半導体スイッチング素子(チップ)Q1,Q2から駆動回路基板31へのゲート電圧信号ラインを確保している。ここで幅広のワイヤボンド部62a,63aが水平部64,65に分れて配置されているので、ワイヤボンド部での絶縁距離と棒状ツールTwの挿入性は確保されている。したがって、各信号ピン62,63の間隔は幅狭のコネクタ接続部62b,63bでの絶縁距離によって決まる。これにより、図3のY方向での幅L1と図10のY方向での幅L2との対比において、図10の幅寸法(L2)に比べ図3の幅寸法(L1)を小さくすることができる。その結果、小型化が図られる。つまり、バスバーによる引き出し部を信号ピンよりも外側に設けるが(取り出すが)信号ピンのY方向での必要幅が小さくてよいので小型化可能となる。また、インバータモジュールMiにおいては図2に示すようにX方向に半導体モジュールMsが2つ並べられ、Y方向に半導体モジュールMsが3つ並べられる。よって、Y方向において3倍(=3・(L1−L2))小型化を図ることができる。なお、X方向においては図7のW2寸法を小さくできるので極力大型化を回避できる。   On the other hand, in the present embodiment, as shown in FIG. 3, the gate from the two semiconductor switching elements (chips) Q1 and Q2 to the drive circuit substrate 31 using only one signal connector 60 having a stepped portion. A voltage signal line is secured. Here, since the wide wire bond portions 62a and 63a are arranged so as to be divided into the horizontal portions 64 and 65, the insulation distance at the wire bond portion and the insertability of the rod-shaped tool Tw are ensured. Therefore, the interval between the signal pins 62 and 63 is determined by the insulation distance at the narrow connector connecting portions 62b and 63b. Accordingly, in comparison between the width L1 in the Y direction in FIG. 3 and the width L2 in the Y direction in FIG. 10, the width dimension (L1) in FIG. 3 can be made smaller than the width dimension (L2) in FIG. it can. As a result, downsizing is achieved. That is, the lead-out portion by the bus bar is provided outside the signal pin (although it is taken out), the required width in the Y direction of the signal pin may be small, and the size can be reduced. In the inverter module Mi, as shown in FIG. 2, two semiconductor modules Ms are arranged in the X direction, and three semiconductor modules Ms are arranged in the Y direction. Therefore, the size can be reduced by three times (= 3 · (L1−L2)) in the Y direction. In the X direction, the size W2 in FIG.

上記実施形態によれば、以下のような効果を得ることができる。
(1)半導体モジュールMsの構成として、2つの半導体スイッチング素子Q1,Q2と、信号コネクタ60を備える。信号コネクタ60は、2つの半導体スイッチング素子Q1,Q2に共通の樹脂台61に半導体スイッチング素子Q1,Q2毎の信号ピン62,63が埋設され、この半導体スイッチング素子Q1,Q2毎の信号ピン62,63のワイヤボンド部62a,63aが階段状に配置されている。これにより、半導体スイッチング素子毎に信号コネクタを設ける場合に比べ小型化が図られる。よって、並列接続された2つの半導体スイッチング素子Q1,Q2と信号コネクタ60を備えた半導体モジュールにおいて小型化を図ることができる。
According to the above embodiment, the following effects can be obtained.
(1) As a configuration of the semiconductor module Ms, two semiconductor switching elements Q1, Q2 and a signal connector 60 are provided. In the signal connector 60, signal pins 62 and 63 for the semiconductor switching elements Q1 and Q2 are embedded in a resin base 61 common to the two semiconductor switching elements Q1 and Q2, and the signal pins 62 and 63 for the semiconductor switching elements Q1 and Q2, respectively. 63 wire bond portions 62a and 63a are arranged stepwise. Thereby, size reduction is achieved compared with the case where a signal connector is provided for each semiconductor switching element. Therefore, it is possible to reduce the size of the semiconductor module including the two semiconductor switching elements Q1, Q2 and the signal connector 60 connected in parallel.

(2)信号コネクタ60は、半導体スイッチング素子毎の信号ピン62,63のコネクタ接続部62b,63bが一列に配列されている。これにより、駆動回路基板31と接続する場合、駆動回路基板31において各コネクタ接続部62b,63bと電気的に接続する導体パターンについてその引き回しが容易となる。   (2) In the signal connector 60, the connector connecting portions 62b and 63b of the signal pins 62 and 63 for each semiconductor switching element are arranged in a line. Thereby, when connecting with the drive circuit board 31, the conductor pattern electrically connected to each connector connection part 62b, 63b in the drive circuit board 31 can be easily routed.

(3)半導体スイッチング素子Q1,Q2毎の信号ピン62,63のうちの信号ピン63は配線長の均等化のための曲げ部66を有するので、配線長の均等化を図ることができる。   (3) Since the signal pin 63 of the signal pins 62 and 63 for each of the semiconductor switching elements Q1 and Q2 has the bent portion 66 for equalizing the wiring length, the wiring length can be equalized.

(4)半導体スイッチング素子Q1,Q2のコレクタ・エミッタ端子に接続されるバスバーの延設部81およびバスバー82がコネクタ接続部62b,63bの配列方向と交差する方向に延設されている。つまり入口パイプP1と出口パイプP2が配置される方向にバスバーやコネクタ接続部を配置することなく、コネクタ接続部62b,63bの配列方向が小さくできるのでバスバーを容易に引き出すことができ、小型化を図ることができる。   (4) The bus bar extending portion 81 and the bus bar 82 connected to the collector / emitter terminals of the semiconductor switching elements Q1 and Q2 are extended in a direction crossing the arrangement direction of the connector connecting portions 62b and 63b. In other words, the arrangement direction of the connector connecting portions 62b and 63b can be reduced without arranging the bus bar and the connector connecting portion in the direction in which the inlet pipe P1 and the outlet pipe P2 are arranged, so that the bus bar can be easily pulled out and downsized. Can be planned.

(5)インバータモジュールMiの構成として、U相上アーム21、U相下アーム22、V相上アーム23、V相下アーム24、W相上アーム25、W相下アーム26の各アームが、それぞれ、上述した半導体モジュールMsで構成されている。よって、インバータモジュールMiの小型化を図ることができる。   (5) As the configuration of the inverter module Mi, each of the U-phase upper arm 21, the U-phase lower arm 22, the V-phase upper arm 23, the V-phase lower arm 24, the W-phase upper arm 25, and the W-phase lower arm 26 includes Each is constituted by the semiconductor module Ms described above. Therefore, it is possible to reduce the size of the inverter module Mi.

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図3,4においては信号コネクタ60における信号ピン62,63のコネクタ接続部62b,63bの配置として一列に配置したが、図8,9に示すように、信号コネクタ60における信号ピン62,63のコネクタ接続部62b,63bの配置として二列に配置してもよい。つまり、1つの半導体スイッチング素子Q1に対応して設けられた5本の信号ピン62のコネクタ接続部62bがY方向において一列に配列されている。一方、X方向においてずれた位置において1つの半導体スイッチング素子Q2に対応して設けられた5本の信号ピン63のコネクタ接続部63bがY方向において一列に配列されている。この場合、各信号ピン62同士の間隔,各信号ピン63同士の間隔は幅広のワイヤボンド部での、絶縁距離と棒状ツールTwの挿入性によって決まるが、階段状に重ねられているので、図10の比較例に比べてY方向寸法を小さく出来る。またこの場合、図2に示すように半導体モジュールMsが3つY方向に並べられた場合、図3に比べY方向においてより小型化可能となる。
The embodiment is not limited to the above, and may be embodied as follows, for example.
In FIGS. 3 and 4, the connector connection portions 62 b and 63 b of the signal pins 62 and 63 in the signal connector 60 are arranged in a line, but as shown in FIGS. 8 and 9, the signal pins 62 and 63 in the signal connector 60 are arranged. The connector connecting portions 62b and 63b may be arranged in two rows. That is, the connector connecting portions 62b of the five signal pins 62 provided corresponding to one semiconductor switching element Q1 are arranged in a line in the Y direction. On the other hand, connector connecting portions 63b of five signal pins 63 provided corresponding to one semiconductor switching element Q2 are arranged in a line in the Y direction at positions shifted in the X direction. In this case, the distance between the signal pins 62 and the distance between the signal pins 63 are determined by the insulation distance and the insertion property of the bar-shaped tool Tw at the wide wire bond portion, but are overlapped in a step shape. The dimension in the Y direction can be reduced as compared with the ten comparative examples. Further, in this case, when three semiconductor modules Ms are arranged in the Y direction as shown in FIG. 2, the size can be further reduced in the Y direction as compared with FIG.

・下側の信号ピン62と上側の信号ピン63は、まったく同一長さに限らない。スイッチングに問題の発生しない程度の長さの差におさまっていればよい。つまり、電流のアンバランスが生じない程度に均等化すればよい。   The lower signal pin 62 and the upper signal pin 63 are not limited to the same length. It suffices if the difference in length is such that switching does not cause a problem. That is, it may be equalized so that current imbalance does not occur.

・下側の信号ピン62と上側の信号ピン63は、片方だけでなく、両方に曲げがあり、同一長さになっていてもよい。要は、第1の信号ピンおよび第2の信号ピンの少なくとも一方は配線長の均等化のための曲げ部を有する構成であればよい。広義には、半導体スイッチング素子毎の信号配線材のうちの少なくとも1つは配線長の均等化のための曲げ部を有する構成であればよい。   The lower signal pin 62 and the upper signal pin 63 may be bent at both ends, and may have the same length. In short, it is sufficient that at least one of the first signal pin and the second signal pin has a bent portion for equalizing the wiring length. In a broad sense, at least one of the signal wiring members for each semiconductor switching element may be configured to have a bent portion for equalizing the wiring length.

・実施の形態においては、1つのアームにおいて並列接続する半導体スイッチング素子の数が「2」であり、信号コネクタでの段数が「2」であったが、この構成に限らない。例えば、1つのアームにおいて並列接続する半導体スイッチング素子の数が「3」以上で、信号コネクタでの段数を「2」以上にしてもよい。つまり並列接続する半導体スイッチング素子の数と段数は同一でなくてもよい。また、例えば、並列接続する半導体スイッチング素子の数が「3」のときには信号コネクタでの段数を「3」にし、並列接続する半導体スイッチング素子の数が「4」のときには信号コネクタでの段数を「4」というように、並列接続する半導体スイッチング素子の数と段数を同一にすれば、各段毎に接続される半導体スイッチング素子が分けられるので、ワイヤボンディングがやり易い。   In the embodiment, the number of semiconductor switching elements connected in parallel in one arm is “2” and the number of stages in the signal connector is “2”. However, the configuration is not limited to this. For example, the number of semiconductor switching elements connected in parallel in one arm may be “3” or more, and the number of stages in the signal connector may be “2” or more. That is, the number of semiconductor switching elements connected in parallel and the number of stages need not be the same. For example, when the number of semiconductor switching elements connected in parallel is “3”, the number of stages at the signal connector is “3”, and when the number of semiconductor switching elements connected in parallel is “4”, the number of stages at the signal connector is “ If the number of semiconductor switching elements connected in parallel is the same as the number of stages as in “4”, the semiconductor switching elements connected to each stage can be divided, so that wire bonding is easy.

・信号ピン62,63は樹脂台61内においてL字状に屈曲形成したが、横出ししてもよい。即ち、ワイヤボンド部から水平方向にそのまま延ばし、樹脂台61からコネクタ接続部として水平方向に突出させてもよい。   The signal pins 62 and 63 are formed in an L shape in the resin base 61, but may be extended sideways. That is, it may extend from the wire bond portion in the horizontal direction as it is, and may protrude from the resin base 61 in the horizontal direction as a connector connection portion.

21…U相上アーム、22…U相下アーム、23…V相上アーム、24…V相下アーム、25…W相上アーム、26…W相下アーム、60…信号コネクタ、61…樹脂台、62…信号ピン、62a…ワイヤボンド部、62b…コネクタ接続部、63…信号ピン、63a…ワイヤボンド部、63b…コネクタ接続部、66…曲げ部、81…延設部、82…バスバー、Mi…インバータモジュール、Ms…半導体モジュール、Q1…半導体スイッチング素子、Q2…半導体スイッチング素子、W1…ボンディングワイヤ、W2…ボンディングワイヤ。   21 ... U-phase upper arm, 22 ... U-phase lower arm, 23 ... V-phase upper arm, 24 ... V-phase lower arm, 25 ... W-phase upper arm, 26 ... W-phase lower arm, 60 ... Signal connector, 61 ... Resin 62, signal pin, 62a, wire bond portion, 62b, connector connection portion, 63 ... signal pin, 63a ... wire bond portion, 63b ... connector connection portion, 66 ... bending portion, 81 ... extension portion, 82 ... busbar , Mi ... inverter module, Ms ... semiconductor module, Q1 ... semiconductor switching element, Q2 ... semiconductor switching element, W1 ... bonding wire, W2 ... bonding wire.

Claims (4)

互いに並列接続される複数の半導体スイッチング素子と、
信号配線材が信号配線材保持部材に埋設され、前記信号配線材の一端が前記信号配線材保持部材から露出して前記半導体スイッチング素子の制御端子とボンディングワイヤにて接続されるワイヤボンド部となるとともに、前記信号配線材の他端が前記信号配線材保持部材から突出してコネクタ接続部となっている信号コネクタと、
を備えた半導体モジュールであって、
前記信号コネクタは、前記複数の半導体スイッチング素子に共通の信号配線材保持部材に半導体スイッチング素子毎の信号配線材が埋設され、当該半導体スイッチング素子毎の信号配線材のワイヤボンド部が階段状に配置されてなり、前記半導体スイッチング素子毎の信号配線材のうちの少なくとも1つは配線長の均等化のための曲げ部を有することを特徴とする半導体モジュール。
A plurality of semiconductor switching elements connected in parallel to each other;
The signal wiring material is embedded in the signal wiring material holding member, and one end of the signal wiring material is exposed from the signal wiring material holding member and becomes a wire bond portion connected to the control terminal of the semiconductor switching element by a bonding wire. A signal connector in which the other end of the signal wiring material protrudes from the signal wiring material holding member to become a connector connection portion,
A semiconductor module comprising:
In the signal connector, a signal wiring material for each semiconductor switching element is embedded in a signal wiring material holding member common to the plurality of semiconductor switching elements, and wire bonding portions of the signal wiring materials for the semiconductor switching elements are arranged in a stepped manner. Ri Na is at least one semiconductor module, wherein Rukoto that have a bending portion for equalizing the line length of the signal wiring member for each of the semiconductor switching element.
前記信号コネクタは、半導体スイッチング素子毎の信号配線材のコネクタ接続部が一列に配列されていることを特徴とする請求項1に記載の半導体モジュール。   2. The semiconductor module according to claim 1, wherein the signal connector includes connector connection portions of signal wiring members for each semiconductor switching element arranged in a line. 半導体スイッチング素子の入出力端子に接続される入出力配線材がコネクタ接続部の配列方向と交差する方向に延設されていることを特徴とする請求項1または2に記載の半導体モジュール。 3. The semiconductor module according to claim 1, wherein an input / output wiring member connected to an input / output terminal of the semiconductor switching element extends in a direction intersecting with an arrangement direction of the connector connecting portions. U相上アーム、U相下アーム、V相上アーム、V相下アーム、W相上アーム、W相下アームの各アームが、それぞれ、請求項1〜のいずれか1項に記載の半導体モジュールで構成されていることを特徴とするインバータモジュール。 U-phase upper arm, U-phase lower arm, V-phase upper arm, V-phase lower arm, W-phase upper arm, each arm of W-phase lower arm, respectively, the semiconductor according to any one of claims 1 to 3 An inverter module characterized by being composed of modules.
JP2013005575A 2013-01-16 2013-01-16 Semiconductor module and inverter module Expired - Fee Related JP5991206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013005575A JP5991206B2 (en) 2013-01-16 2013-01-16 Semiconductor module and inverter module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013005575A JP5991206B2 (en) 2013-01-16 2013-01-16 Semiconductor module and inverter module

Publications (2)

Publication Number Publication Date
JP2014138480A JP2014138480A (en) 2014-07-28
JP5991206B2 true JP5991206B2 (en) 2016-09-14

Family

ID=51415711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013005575A Expired - Fee Related JP5991206B2 (en) 2013-01-16 2013-01-16 Semiconductor module and inverter module

Country Status (1)

Country Link
JP (1) JP5991206B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6693430B2 (en) * 2017-01-24 2020-05-13 株式会社豊田自動織機 Semiconductor module
WO2019053942A1 (en) * 2017-09-15 2019-03-21 住友電気工業株式会社 Semiconductor module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146607B2 (en) * 2000-07-28 2008-09-10 三菱電機株式会社 Power module
US6933593B2 (en) * 2003-08-14 2005-08-23 International Rectifier Corporation Power module having a heat sink
JP5078290B2 (en) * 2006-06-29 2012-11-21 パナソニック株式会社 Power semiconductor module
JP5241177B2 (en) * 2007-09-05 2013-07-17 株式会社オクテック Semiconductor device and manufacturing method of semiconductor device
JP2010167871A (en) * 2009-01-22 2010-08-05 Diamond Electric Mfg Co Ltd On-vehicle load driving device and motor drive device
JP5095803B2 (en) * 2010-11-11 2012-12-12 三菱電機株式会社 Power semiconductor module

Also Published As

Publication number Publication date
JP2014138480A (en) 2014-07-28

Similar Documents

Publication Publication Date Title
JP4582161B2 (en) Power converter
JP6160780B2 (en) 3-level power converter
US9418975B1 (en) Semiconductor module, power conversion device, and method for manufacturing semiconductor module
JP5724314B2 (en) Power semiconductor module
JP4561874B2 (en) Power converter
JP4829690B2 (en) Semiconductor device
JP4640423B2 (en) Power converter
JP6836201B2 (en) Power converter
JP4640425B2 (en) Power converter
JPWO2016194033A1 (en) Semiconductor device and manufacturing method thereof
CN106415834A (en) Semiconductor device
GB2539761A (en) Power converter and railway vehicle
JP4977407B2 (en) Semiconductor device
JP2013222885A (en) Inverter module
JP2009278772A (en) Inverter module
JP5991206B2 (en) Semiconductor module and inverter module
JP5092892B2 (en) Semiconductor device
JP2008098308A (en) Semiconductor device
JP5062029B2 (en) Semiconductor device
JP6123722B2 (en) Semiconductor device
JP5092804B2 (en) Power converter
JP4640424B2 (en) Power converter
JP7413930B2 (en) Board for power converter
JP2012209598A (en) Semiconductor device
JP2014138474A (en) Inverter device for vehicle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R151 Written notification of patent or utility model registration

Ref document number: 5991206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees