JP5983144B2 - 共振型電力変換装置 - Google Patents

Description

本発明は、共振型電力変換装置に関する。

周知のように、ソフトスイッチングとは、共振現象を利用してスイッチング素子の電圧或いは電流がゼロとなった時に、当該スイッチング素子のオン／オフを行うことでスイッチング損失の低減を図る技術である。
例えば下記特許文献１には、主回路（昇圧回路）及び補助回路を備えた共振型電力変換装置において、補助スイッチをオンにしてから補助コンデンサ（スナバコンデンサ）の電圧が最小となるまでの遅延時間を算出し、当該遅延時間の経過後に主スイッチをオンにすることで、主スイッチのソフトスイッチングを実現する技術が開示されている。

特許第４３９７９３８号公報

従来の共振型電力変換装置では、入出力電圧及び電流の計測値と、補助リアクトルや補助コンデンサ等の回路定数とに基づいて上記遅延時間を算出していたため、回路素子の温度特性等、ハードウェア特性のバラツキが原因で、補助スイッチと主スイッチとのオンタイミング差（つまり遅延時間）を最適に制御することができず、スイッチング損失が増大するという問題があった。

本発明は上述した事情に鑑みてなされたものであり、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現可能な共振型電力変換装置を提供することを目的とする。

上記目的を達成するために、本発明では、共振型電力変換装置に係る第１の解決手段として、補助スイッチをオンにしてから補助コンデンサの電圧が最小となる遅延時間の経過後に主スイッチをオンにするスイッチ制御部を備える共振型電力変換装置であって、前記スイッチ制御部は、前記遅延時間の最適化処理として、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が基準電圧以下となるまでの第１の時間、及び前記補助コンデンサの電圧が前記基準電圧以上に戻るまでの第２の時間を計測し、前記第１及び第２の時間の平均値を前記遅延時間として設定することを特徴とする。

また、本発明では、共振型電力変換装置に係る第２の解決手段として、上記第１の解決手段において、前記スイッチ制御部は、前記最適化処理を一定周期で繰り返し実行することにより、前記遅延時間の更新を行うことを特徴とする。

また、本発明では、共振型電力変換装置に係る第３の解決手段として、上記第１の解決手段において、装置内部の温度を検出する温度センサを備え、前記スイッチ制御部は、前記温度センサの出力信号に基づいて前記装置内部の温度変化を監視し、前記温度変化が規定条件を満たした時に前記最適化処理を実行することにより、前記遅延時間の更新を行うことを特徴とする。

また、本発明では、共振型電力変換装置に係る第４の解決手段として、上記第１〜第３いずれか１つの解決手段において、前記基準電圧を生成する基準電圧源と、前記補助コンデンサの電圧と前記基準電圧との大小関係が反転する時にレベルが反転する信号を出力する比較回路と、を備え、前記スイッチ制御部は、前記補助スイッチをオンにしてから最初に前記比較回路の出力信号レベルが反転するまでの時間を前記第１の時間として計測し、前記比較回路の出力信号レベルが再び反転するまでの時間を前記第２の時間として計測することを特徴とする。

本発明によれば、補助スイッチをオンにしてから補助コンデンサの電圧が基準電圧以下となるまでの第１の時間、及び補助コンデンサの電圧が基準電圧以上に戻るまでの第２の時間を計測し、前記第１及び第２の時間の平均値を遅延時間として設定するので、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現できる。

本実施形態に係る共振型電力変換装置の構成概略図である。 補助コンデンサの電圧と、補助スイッチのオン／オフ状態と、主スイッチのオン／オフ状態との時間的な対応関係を表すタイミングチャートである。 スイッチ制御部８が実行する遅延時間Ｔdの最適化処理を表すフローチャートである。

以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態に係る共振型電力変換装置の構成概略図である。この図１に示すように、本共振型電力変換装置は、直流電源Ｅ（例えばバッテリ）の出力電圧を所望の電圧値に変換して負荷Ｌ（例えば直流モータ）に供給する双方向昇圧式のＤＣ／ＤＣコンバータであり、双方向昇圧回路１、基準電圧源２、第１比較回路３、第２比較回路４、電流センサ５、入力電圧センサ６、出力電圧センサ７及びスイッチ制御部８から構成されている。

双方向昇圧回路１は、第１入力端子１１、第２入力端子１２、第１出力端子１３、第２出力端子１４、第１平滑コンデンサ１５、第２平滑コンデンサ１６、補助リアクトル１７、主リアクトル１８、第１主スイッチ１９、第２主スイッチ２０、第１主スナバダイオード２１、第２主スナバダイオード２２、第１補助スイッチ２４、第２補助スイッチ２５、第１補助スナバダイオード２６、第２補助スナバダイオード２７、第１補助ダイオード２８、第２補助ダイオード２９、第３補助ダイオード３０、第４補助ダイオード３１、第１補助コンデンサ３２及び第２補助コンデンサ３３から構成されている。

第１入力端子１１は、直流電源Ｅの正極端子に接続され、第２入力端子１２は、直流電源Ｅの負極端子に接続されている。第１出力端子１３は、負荷Ｌの一端に接続され、第２出力端子１４は、負荷Ｌの他端に接続されている。第１平滑コンデンサ１５は、一端が第１入力端子１１に接続され、他端が第２入力端子１２に接続されている。第２平滑コンデンサ１６は、一端が第１出力端子１３に接続され、他端が第２出力端子１４に接続されている。

補助リアクトル１７は、一端が第１入力端子１１に接続され、他端が主リアクトル１８の一端に接続されている。主リアクトル１８は、一端が補助リアクトル１７の他端に接続され、他端が第１主スイッチ１９のエミッタ端子及び第２主スイッチ２０のコレクタ端子に接続されている。

第１主スイッチ１９は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が第１出力端子１３に接続され、エミッタ端子が主リアクトル１８の他端及び第２主スイッチ２０のコレクタ端子に接続され、ゲート端子がスイッチ制御部８に接続されている（配線については図示省略）。
第２主スイッチ２０は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が主リアクトル１８の他端及び第１主スイッチ１９のエミッタ端子に接続され、エミッタ端子が第２出力端子１４に接続され、ゲート端子がスイッチ制御部８に接続されている（配線については図示省略）。

第１主スナバダイオード２１は、アノード端子が第１主スイッチ１９のエミッタ端子に接続され、カソード端子が第１主スイッチ１９のコレクタ端子に接続されている。第２主スナバダイオード２２は、アノード端子が第２主スイッチ２０のエミッタ端子に接続され、カソード端子が第２主スイッチ２０のコレクタ端子に接続されている。

第１補助スイッチ２４は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が補助リアクトル１７の他端及び主リアクトル１８の一端に接続され、エミッタ端子が第１補助ダイオード２８のアノード端子に接続され、ゲート端子がスイッチ制御部８に接続されている（配線については図示省略）。
第２補助スイッチ２５は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が第４補助ダイオード３１のカソード端子に接続され、エミッタ端子が補助リアクトル１７の他端及び主リアクトル１８の一端に接続され、ゲート端子がスイッチ制御部８に接続されている（配線については図示省略）。

第１補助スナバダイオード２６は、アノード端子が第１補助スイッチ２４のエミッタ端子に接続され、カソード端子が第１補助スイッチ２４のコレクタ端子に接続されている。第２補助スナバダイオード２７は、アノード端子が第２補助スイッチ２５のエミッタ端子に接続され、カソード端子が第２補助スイッチ２５のコレクタ端子に接続されている。

第１補助ダイオード２８は、アノード端子が第１補助スイッチ２４のエミッタ端子に接続され、カソード端子が第２補助ダイオード２９のアノード端子及び第１補助コンデンサ３２の一端に接続されている。第２補助ダイオード２９は、アノード端子が第１補助ダイオード２８のカソード端子及び第１補助コンデンサ３２の一端に接続され、カソード端子が主リアクトル１８の他端に接続されている。

第３補助ダイオード３０は、アノード端子が主リアクトル１８の他端に接続され、カソード端子が第４補助ダイオード３１のアノード端子及び第２補助コンデンサ３３の一端に接続されている。第４補助ダイオード３１は、アノード端子が第３補助ダイオード３０のカソード端子及び第２補助コンデンサ３３の一端に接続され、カソード端子が第２補助スイッチ２５のコレクタ端子に接続されている。

第１補助コンデンサ３２は、一端が第１補助ダイオード２８のカソード端子及び第２補助ダイオード２９のアノード端子に接続され、他端が第１出力端子１３に接続されている。第２補助コンデンサ３３は、一端が第３補助ダイオード３０のカソード端子及び第４補助ダイオード３１のアノード端子に接続され、他端が第２入力端子１２及び第２出力端子１４に接続されている。以上が双方向昇圧回路１の回路構成である。

基準電圧源２は、直流電源Ｅの出力電圧ＶＥ（双方向昇圧回路１の入力電圧）を利用して基準電圧Ｖrefを生成する。第１比較回路３は、一方の入力端子が基準電圧源２の正極端子に接続され、他方の入力端子が第１補助コンデンサ３２の他端に接続されたコンパレータであり、第１補助コンデンサ３２の電圧ＶＣ１と基準電圧Ｖrefとの大小関係が反転する時にレベルが反転する信号をスイッチ制御部８へ出力する。第２比較回路４は、一方の入力端子が基準電圧源２の正極端子に接続され、他方の入力端子が第２補助コンデンサ３３の他端に接続されたコンパレータであり、第２補助コンデンサ３３の電圧ＶＣ２と基準電圧Ｖrefとの大小関係が反転する時にレベルが反転する信号をスイッチ制御部８へ出力する。

電流センサ５は、直流電源Ｅの出力電流ＩＥ（双方向昇圧回路１の第１入力端子１１に流れる電流）を検出し、その検出結果に応じた信号をスイッチ制御部８へ出力する。入力電圧センサ６は、直流電源Ｅの出力電圧ＶＥ（双方向昇圧回路１の入力電圧）を検出し、その検出結果に応じた信号をスイッチ制御部８へ出力する。出力電圧センサ７は、負荷Ｌの端子間電圧ＶＬ（双方向昇圧回路１の出力電圧）を検出し、その検出結果に応じた信号をスイッチ制御部８へ出力する。

スイッチ制御部８は、例えばメモリやＣＰＵ(Central Processing Unit)コア、入出力インターフェース等が一体的に組み込まれたマイコンチップであり、第１比較回路３、第２比較回路４、電流センサ５、入力電圧センサ６及び出力電圧センサ７の出力信号に基づいて、第１主スイッチ１９、第２主スイッチ２０、第１補助スイッチ２４及び第２補助スイッチ２５のオン／オフ制御を行う（各スイッチのゲート端子にゲート信号を出力する）。

続いて、上記のように構成された本共振型電力変換装置の動作について説明する。
本共振型電力変換装置の動作原理については、特許第４３９７９３８号公報に記載されているように既に公知であるので詳細な説明については省略するが、第１補助スイッチ２４（或いは第２補助スイッチ２５）をオンにしてから第１補助コンデンサ３２（或いは第２補助コンデンサ３３）の電圧ＶＣ１（或いはＶＣ２）が最小となるまでの遅延時間Ｔdの経過後に第１主スイッチ１９（或いは第２主スイッチ２０）をオンにすることで、第１主スイッチ１９（或いは第２主スイッチ２０）のソフトスイッチングを実現できる。

既に述べたように、特許第４３９７９３８号公報に記載された従来の共振型電力変換装置では、入出力電圧及び電流の計測値と、補助リアクトルや補助コンデンサ等の回路定数とに基づいて上記遅延時間Ｔdを算出していたため、回路素子の温度特性等、ハードウェア特性のバラツキが原因で、補助スイッチと主スイッチとのオンタイミング差（つまり遅延時間Ｔd）を最適に制御することができず、スイッチング損失が増大するという問題があった。

本共振型電力変換装置は、第１補助スイッチ２４（或いは第２補助スイッチ２５）をオンにしてから第１補助コンデンサ３２（或いは第２補助コンデンサ３３）の電圧ＶＣ１（或いはＶＣ２）が最小となる遅延時間Ｔdの経過後に第１主スイッチ１９（或いは第２主スイッチ２０）をオンにするという点で従来と同様であるが、その遅延時間Ｔdの算出手法が全く異なるものである。

以下、図２のタイミングチャートを参照しながら本実施形態における遅延時間Ｔdの算出手法について説明する。図２に示すように、双方向昇圧回路１について、「出力電圧ＶＬ／入力電圧ＶＥ≦２」という条件が成立する場合、補助スイッチ（ＩＥ≧０なら第２補助スイッチ２５、ＩＥ＜０なら第１補助スイッチ２４）をオンした後、主スイッチ（ＩＥ≧０なら第２主スイッチ２０、ＩＥ＜０なら第１主スイッチ１９）をオフ状態で維持していると、補助コンデンサ（ＩＥ≧０なら第２補助コンデンサ３３、ＩＥ＜０なら第１補助コンデンサ３２）の電圧がゼロ点へ向かって降下し、このゼロ点（最適点）を過ぎると再び上昇するという特徴を有している。

この補助コンデンサの電圧下降カーブと電圧上昇カーブは、ゼロ点を中心として左右対称の軌跡を描くため、補助スイッチをオンにしてから補助コンデンサの電圧が基準電圧Ｖref以下となるまでの第１の時間Ｔ１と、補助スイッチをオンにしてから補助コンデンサの電圧が再び基準電圧Ｖref以上に戻るまでの第２の時間Ｔ２とを計測し、これら第１の時間Ｔ１と第２の時間Ｔ２との平均値を算出することにより、補助スイッチをオンにしてから補助コンデンサの電圧が最小（ゼロ点）となる遅延時間Ｔdを求めることができる。
このように算出した遅延時間Ｔdは、第１の時間Ｔ１及び第２の時間Ｔ２の実測値に基づくものであるため、双方向昇圧回路１を構成する各回路素子のハードウェア特性（温度特性等）に対して最適な値となる。

すなわち、補助スイッチをオンにしてから補助コンデンサの電圧が基準電圧Ｖref以下となるまでの第１の時間Ｔ１、及び補助コンデンサの電圧が基準電圧Ｖref以上に戻るまでの第２の時間Ｔ２を計測し、これら第１及び第２の時間Ｔ１、Ｔ２の平均値を遅延時間Ｔdとして設定することにより、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現することができる。

図３は、スイッチ制御部８が実行する遅延時間Ｔdの最適化処理を表すフローチャートである。スイッチ制御部８は、起動時に図３に示す最適化処理を実行することにより、双方向昇圧回路１を構成する各回路素子のハードウェア特性に最適な遅延時間Ｔdを算出及び設定する。

図３に示すように、スイッチ制御部８は、まず、電流センサ５の出力信号に基づいて、直流電源Ｅの出力電流ＩＥがゼロ以上か否か（直流電源Ｅから負荷Ｌへの放電モードか、負荷Ｌから直流電源Ｅへの充電モードか）を判定する（ステップＳ１）。このステップＳ１にて「Ｙes」の場合（ＩＥ≧０の場合）、スイッチ制御部８は、第２補助スイッチ２５をオンにし（ステップＳ２）、時間計測を開始する（ステップＳ３）。

そして、スイッチ制御部８は、第２比較回路４の出力信号レベルを監視し（ステップＳ４）、第２比較回路４の出力信号レベルが反転したか否か（第２補助スイッチ２５をオンにしてから第２補助コンデンサ３３の電圧ＶＣ２が基準電圧Ｖref以下となったか否か）を判定する（ステップＳ５）。スイッチ制御部８は、ステップＳ５にて「Ｎo」の場合、上記ステップＳ４に戻る一方、ステップＳ５にて「Ｙes」の場合、レベル反転時における時間計測結果を第１の時間Ｔ１として内部メモリに保存する（ステップＳ６）。

そして、スイッチ制御部８は、引き続き第２比較回路４の出力信号レベルを監視し（ステップＳ７）、第２比較回路４の出力信号レベルが再び反転したか否か（第２補助スイッチ２５をオンにしてから第２補助コンデンサ３３の電圧ＶＣ２が基準電圧Ｖref以上に戻ったか否か）を判定する（ステップＳ８）。スイッチ制御部８は、ステップＳ８にて「Ｎo」の場合、上記ステップＳ７に戻る一方、ステップＳ８にて「Ｙes」の場合、レベル反転時の時間計測結果を第２の時間Ｔ２として内部メモリに保存する（ステップＳ９）。

一方、上記ステップＳ１にて「Ｎo」の場合（ＩＥ＜０の場合）、スイッチ制御部８は、第１補助スイッチ２４をオンにし（ステップＳ１０）、時間計測を開始する（ステップＳ１１）。そして、スイッチ制御部８は、第１比較回路３の出力信号レベルを監視し（ステップＳ１２）、第１比較回路３の出力信号レベルが反転したか否か（第１補助スイッチ２４をオンにしてから第１補助コンデンサ３２の電圧ＶＣ１が基準電圧Ｖref以下となったか否か）を判定する（ステップＳ１３）。

スイッチ制御部８は、ステップＳ１３にて「Ｎo」の場合、上記ステップＳ１２に戻る一方、ステップＳ１３にて「Ｙes」の場合、レベル反転時における時間計測結果を第１の時間Ｔ１として内部メモリに保存する（ステップＳ１４）。そして、スイッチ制御部８は、引き続き第１比較回路３の出力信号レベルを監視し（ステップＳ１５）、第１比較回路３の出力信号レベルが再び反転したか否か（第１補助スイッチ２４をオンにしてから第１補助コンデンサ３２の電圧ＶＣ１が基準電圧Ｖref以上に戻ったか否か）を判定する（ステップＳ１６）。

スイッチ制御部８は、ステップＳ１６にて「Ｎo」の場合、上記ステップＳ１５に戻る一方、ステップＳ１６にて「Ｙes」の場合、レベル反転時の時間計測結果を第２の時間Ｔ２として内部メモリに保存する（ステップＳ１７）。

最後に、スイッチ制御部８は、ステップＳ２〜Ｓ９のルートで計測した第１及び第２の時間Ｔ１、Ｔ２、或いはステップＳ１０〜Ｓ１７のルートで計測した第１及び第２の時間Ｔ１、Ｔ２を内部メモリから読み出し、第１及び第２の時間Ｔ１、Ｔ２の平均値を算出し、当該平均値を遅延時間Ｔdとして設定する（ステップＳ１８）。

スイッチ制御部８は、起動時に上述した最適化処理によって、双方向昇圧回路１を構成する各回路素子のハードウェア特性に最適な遅延時間Ｔdを設定した後、第１補助スイッチ２４（或いは第２補助スイッチ２５）をオンにしてから遅延時間Ｔdの経過後に第１主スイッチ１９（或いは第２主スイッチ２０）をオンにすることにより、第１主スイッチ１９（或いは第２主スイッチ２０）のソフトスイッチングを行う。

以上説明したように、本実施形態に係る共振型電力変換装置によれば、補助スイッチをオンにしてから補助コンデンサの電圧が基準電圧Ｖref以下となるまでの第１の時間Ｔ１、及び補助コンデンサの電圧が基準電圧Ｖref以上に戻るまでの第２の時間Ｔ２を計測し、これら第１及び第２の時間Ｔ１、Ｔ２の平均値を遅延時間Ｔdとして設定するので、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現することができる。

なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）上記実施形態では、図３に示した遅延時間Ｔdの最適化処理を、スイッチ制御部８が起動時に一回実行する場合を例示したが、共振型電力変換装置の内部温度は時々刻々と変化するため、起動後も上記の最適化処理を一定周期で繰り返し実行することにより、遅延時間Ｔdを更新する機能をスイッチ制御部８に設けても良い。

または、共振型電力変換装置に装置内部の温度を検出する温度センサを設け、この温度センサの出力信号に基づいて装置内部の温度変化を監視し、温度変化が規定条件を満たした時に上記の最適化処理を実行することにより、遅延時間Ｔdの更新を行う機能をスイッチ制御部８に設けても良い。ここで、「規定条件」としては、例えば内部温度の今回値が前回値より一定値以上上昇（或いは下降）したこと等が挙げられる。

（２）上記実施形態では、補助コンデンサの電圧が基準電圧Ｖref以下となるタイミングと、補助コンデンサの電圧が基準電圧Ｖref以上に戻るタイミングを、コンパレータ（第１比較回路３、第２比較回路４）等のハードウェアを利用して検出する場合を例示したが、補助コンデンサの電圧をスイッチ制御部８に直接入力して、スイッチ制御部８のソフトウェア処理によって上記２つのタイミングを検出するようにしても良い。

（３）上記実施形態では、本共振型電力変換装置として双方向昇圧式のＤＣ／ＤＣコンバータを例示したが、特許第４３９７９３８号公報の図１に記載されているような、単方向昇圧式のＤＣ／ＤＣコンバータであっても、本発明を適用することができる。

１…双方向昇圧回路、２…基準電圧源、３…第１比較回路、４…第２比較回路、５…電流センサ、６…入力電圧センサ、７…出力電圧センサ、８…スイッチ制御部、１９…第１主スイッチ、２０…第２主スイッチ、２４…第１補助スイッチ、２５…第２補助スイッチ、３２…第１補助コンデンサ、３３…第２補助コンデンサ

Claims (4)

1. 補助スイッチをオンにしてから補助コンデンサの電圧が最小となる遅延時間の経過後に主スイッチをオンにするスイッチ制御部を備える共振型電力変換装置であって、
   前記スイッチ制御部は、前記遅延時間の最適化処理として、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が基準電圧以下となるまでの第１の時間、及び前記補助コンデンサの電圧が前記基準電圧以上に戻るまでの第２の時間を計測し、前記第１及び第２の時間の平均値を前記遅延時間として設定することを特徴とする共振型電力変換装置。
2. 前記スイッチ制御部は、前記最適化処理を一定周期で繰り返し実行することにより、前記遅延時間の更新を行うことを特徴とする請求項１に記載の共振型電力変換装置。
3. 装置内部の温度を検出する温度センサを備え、
   前記スイッチ制御部は、前記温度センサの出力信号に基づいて前記装置内部の温度変化を監視し、前記温度変化が規定条件を満たした時に前記最適化処理を実行することにより、前記遅延時間の更新を行うことを特徴とする請求項１に記載の共振型電力変換装置。
4. 前記基準電圧を生成する基準電圧源と、
   前記補助コンデンサの電圧と前記基準電圧との大小関係が反転する時にレベルが反転する信号を出力する比較回路と、を備え、
   前記スイッチ制御部は、前記補助スイッチをオンにしてから最初に前記比較回路の出力信号レベルが反転するまでの時間を前記第１の時間として計測し、前記比較回路の出力信号レベルが再び反転するまでの時間を前記第２の時間として計測することを特徴とする請求項１〜３のいずれか一項に記載の共振型電力変換装置。

Images