JP5983082B2 - 表示制御回路、表示装置、及び、電子機器 - Google Patents

Description

本発明は、表示制御回路、表示装置、及び、電子機器に関する。

複数の表示色を表示可能な表示装置が各種提案されている。例えば、特許文献１には、赤色、緑色、青色、及び白色の４種類の画素がベイヤー配列された液晶表示パネルを備える表示装置が提案されている。

特開昭６０−６１７２４号公報

赤色、緑色、青色、及び白色等の複数の表示色を表示可能な表示装置では、表示装置が備える各画素に対して、複数の表示色のうち１の表示色が割り当てられる。そのため、複数の表示色についての階調を規定する映像データから、各画素に割り当てられた１の表示色についての階調を規定する信号を抽出するフィルター処理が必要となる。
従来、フィルター処理は、表示色毎に個別の回路を用いて実行していたため、フィルター処理を実行する回路の回路規模が大きくなるという問題が存在した。

以上の事情を考慮して、本発明は、複数の表示色を表示可能な表示装置において、フィルター処理を実行する回路の簡素化を実現することを目的とする。

上記目的を達成するために本発明に係る表示制御回路は、複数の画素を有する表示パネルを備え、前記複数の画素の各々に２以上の表示色のうちいずれかの表示色が割り当てられた、前記２以上の表示色を表示可能な表示装置に用いられ、前記２以上の表示色のうち前記画素に割り当てられた表示色について当該画素で表示する階調を規定する階調信号を前記表示パネルに供給する表示制御回路であって、前記複数の画素で表示すべき階調を前記２以上の表示色毎に規定した映像信号から、前記複数の画素のうちある画素を含む所定数の画素であるブロックで表示すべき階調を前記２以上の表示色毎に規定した抽出信号を抽出する抽出部と、前記２以上の表示色毎に、前記所定数の画素に対応して定められた係数を記憶する記憶部と、前記抽出部が抽出した抽出信号から、前記ある画素に割り当てられた表示色について前記ブロックで表示すべき階調を規定した単色抽出信号を選択してこれを出力する第１選択部と、前記記憶部から、前記ある画素に割り当てられた表示色について前記所定数の画素に対応して定められた所定数の係数を取得してこれを出力する第２選択部と、前記第１選択部が出力する前記単色抽出信号、及び、前記第２選択部が出力する前記係数に基づいて、前記階調信号を出力する演算部と、を備える、ことを特徴とする。

映像信号は、各画素で表示すべき階調を２以上の表示色の全てについて規定する信号である。一方、各画素には、２以上の表示色のうちいずれかの表示色が割り当てられ、当該割り当てられた１の表示色のみ表示可能である。従って、映像信号を表示パネルに直接供給しても、表示装置は、映像信号により定められる画像を表示することはできない。
これに対して、本発明に係る表示制御回路は、映像信号に基づいて、画素に割り当てられた表示色について当該画素で表示すべき階調を規定する階調信号を生成（すなわち、フィルター処理を実行）してこれを表示パネルに供給する。すなわち、本発明に係る表示制御回路は、各画素に対する表示色の割り当てを考慮しない映像信号から、各画素に対する表示色の割り当てを考慮した階調信号を生成するフィルター処理を実行し、生成した階調信号を表示パネルに供給する。このため、表示装置は映像信号により定められる画像を表示することが可能となる。

また、本発明に係る表示制御回路は、ある画素で表示すべき階調を規定する階調信号を、当該ある画素を含む所定数の画素であるブロックで表示すべき階調に基づいて定める。このため、例えば、ある画素の周辺の画素で表示すべき階調と、当該ある画素で表示すべき階調とが大きく異なる場合に生じるモアレや偽色等の表示不良の発生を抑制することが可能となり、高品位な表示を実現することができる。

また、本発明に係る表示制御回路は、第１選択部及び第２選択部を備え、ある画素に割り当てられた表示色に対応する単色抽出信号及び係数を選択する。そのため、表示制御回路は、表示色毎に演算部を設けることなく、単一の演算部により複数の表示色に対応した階調信号を生成することが可能となり、結果として表示制御回路の回路規模を（表示色毎に演算部を設ける場合に比べて）小さくすることが可能となる。

また、上述した表示制御回路において、前記演算部は、前記第１選択部が出力する前記単色抽出信号の表す前記所定数の画素が表示すべき階調の各々を要素とするベクトルと、前記第２選択部が出力する前記所定数の画素に対応して定められた係数の各々を要素とするベクトルと、の内積を演算し、演算結果を出力する、ことが好ましい。
この態様によれば、演算部は、ある画素で表示すべき階調を規定する階調信号を、ブロックで表示すべき階調に基づいて定める。このため、モアレや偽色等の表示不良の発生を抑制することが可能となり、高品位な表示を実現することができる。

また、上述した表示制御回路において、前記演算部は、前記所定数の画素の各々について、前記第１選択部が出力する前記単色抽出信号の規定する階調と前記第２選択部が出力する前記係数との乗算を実行して乗算値を出力する乗算部と、前記乗算部が出力する前記所定数の前記乗算値を加算する加算部と、を備える、ことを特徴とすることが好ましい。
この態様によれば、演算部は、ある画素で表示すべき階調を規定する階調信号を、ブロックで表示すべき階調に基づいて定める。このため、モアレや偽色等の表示不良の発生を抑制することが可能となり、高品位な表示を実現することができる。

また、上述した表示制御回路において、前記所定数の画素に対応して定められた係数の合計値は「１」である、
ことが好ましい。
この態様によれば、２以上の表示色毎に定められる所定数の係数の合計値がすべて「１」であるため、階調信号が指定する２以上の表示色間の階調のバランスは、映像信号における２以上の表示色間の階調のバランスに等しくなる。換言すれば、演算部が、映像データＶｉｄｅｏから階調信号Ｖｉｄを生成することによる色味の変化は生じず、映像信号により定められる画像に現れる色味を正確に再現することが可能となる。
また、ある画素で表示する階調は、ブロック（所定数の画素）で表示すべき階調の加重平均として定められるため、当該ある画素で表示すべき階調と、ある画素の周辺の画素で表示すべき階調とが大きく異なる場合であっても、モアレや偽色等の表示不良の発生する可能性を低減することが可能となる。

また、上述した表示制御回路において、前記２以上の表示色は、赤色、青色、及び、緑色の３原色と、白色とを含み、前記映像信号は、赤色について前記複数の画素の各々が表示すべき階調を規定する第１映像信号、緑色について前記複数の画素の各々が表示すべき階調を規定する第２映像信号、青色について前記複数の画素の各々が表示すべき階調を規定する第３映像信号、及び、白色について前記複数の画素の各々が表示すべき階調を規定する第４映像信号を含み、当該表示制御回路は、前記第１映像信号、前記第２映像信号、及び、前記第３映像信号に基づいて、前記第４映像信号を生成する変換部を備える、ことが好ましい。
この態様によれば、表示制御回路は、赤色、青色、緑色についての階調を規定する映像信号に基づいて、白色についての階調を規定する第４映像信号を生成する。そのため、赤色、青色、緑色の３原色についての階調を規定する映像信号に基づいて、赤色、青色、緑色、白色の４色を表示可能な表示パネルに、映像信号の定める画像を表示させることが可能となる。
また、この態様によれば、表示装置は白色を表示可能であるため、白色を表示できない場合に比べて、表示パネルに表示される画像全体の明度を向上させることができる。

また、上述した表示制御回路において、前記ブロックは、前記ある画素を中心とするａ行×ａ列の画素（ａは３以上の奇数）から構成される、ことが好ましい。
また、上述した表示制御回路において、前記ブロックは、ｂ行×ｃ列の画素（ｂ、ｃは１以上の整数）から構成される、態様としてもよい。
これらの態様によれば、ある画素で表示すべき階調を規定する階調信号が、ブロックで表示すべき階調に基づいて定められる。このため、モアレや偽色等の表示不良の発生を抑制することが可能となり、高品位な表示を実現することができる。

また、本発明に係る表示装置は、上述した表示制御回路と、複数の走査線と、前記複数の走査線と交差する複数のデータ線と、前記複数の走査線及び前記複数のデータ線の交差に対応して設けられた複数の画素と、前記走査線を選択する走査線駆動回路と、前記階調信号に応じた階調電位を生成してこれを前記複数のデータ線の各々に対して出力するデータ線駆動回路と、を備える、ことを特徴とする。
この発明によれば、表示装置が、２以上の表示色を表示可能であり、且つ、２以上の表示色のうちいずれかの表示色が割り当てられた画素を備える場合に、表示不良の発生を抑制した高品位の表示を実現させることを目的とする。

なお、本発明は、表示制御回路、及び、表示装置のほか、当該表示装置を有する電子機器として概念することも可能である。電子機器としては、ピコプロジェクタを含むプロジェクタ、パーソナルコンピュータ、携帯電話機等が挙げられる。

本発明の実施形態に係る表示装置のブロック図である。 画素回路の回路図である。 表示部における画素の配列を説明するための説明図である。 表示制御回路の構成を示すブロック図である。 単色抽出信号を説明するための説明図である。 所定数の係数を説明するための説明図である。 演算部の構成を示すブロック図である。 変形例２及び変形例３に係る表示部における画素の配列を説明するための説明図である。 変形例５に係る演算部の構成を示すブロック図である。 電子機器（投射型表示装置）の斜視図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。

＜第１実施形態＞
図１は、本発明の第１実施形態に係る表示装置１のブロック図である。表示装置１は、表示パネル２と、表示パネル２の動作を制御する制御部３０とを備える。

表示パネル２は、画像を表示する表示部１０と、表示部の動作を制御する駆動回路２０と、を備える。
表示部１０には、複数の画素ＰＸがマトリクス状に配列されている。具体的には、図１に示すように、表示部１０において、Ｍ本の走査線１２が横方向（Ｘ方向）に延在して設けられ、またＮ本のデータ線１４が縦方向（Ｙ方向）に延在し、且つ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、Ｍ本の走査線１２とＮ本のデータ線１４との交差に対応して画素ＰＸが設けられている。このため、本実施形態において複数の画素ＰＸは、縦Ｍ行×横Ｎ列のマトリクス状に配列されている。ここで、Ｍ、Ｎは、いずれも２以上の自然数である。
なお、各走査線１２を区別するために、図１において上から順に、第１行、第２行、…、第Ｍ行と呼ぶ場合がある。同様に、各データ線１４を区別するために、図１において左から順に、第１列、第２列、…、第Ｍ列と呼ぶ場合がある。また、第ｍ行（１≦ｍ≦Ｍ）、第ｎ列（１≦ｎ≦Ｎ）に位置する画素ＰＸを、画素ＰＸ［ｍ］［ｎ］と表記する場合がある。

図２は、各画素ＰＸが備える画素回路１１の回路図である。図２に示すように、各画素ＰＸが備える画素回路１１は、液晶素子ＣＬと選択スイッチＳＷとを含む。液晶素子ＣＬは、相互に対向する画素電極１１５および共通電極１１６と両電極間の液晶１１７とで構成された電気光学素子である。液晶１１７の透過率（表示階調）は、画素電極１１５と共通電極１１６との間の印加電圧に応じて変化する。選択スイッチＳＷは、例えば、走査線１２にゲートが接続されたＮチャネル型の薄膜トランジスターで構成され、液晶素子ＣLとデータ線１４との間に介在して両者の電気的な接続（導通／絶縁）を制御する。走査信号Ｇｗ[ｍ]が選択電位に設定されることで第ｍ行に位置するＮ個の画素ＰＸの各々が備える画素回路１１の選択スイッチＳＷが同時にオン状態に遷移する。画素ＰＸが備える画素回路１１の液晶素子ＣＬは、当該画素ＰＸの備える選択スイッチＳＷがオン状態に制御されたとき（すなわち走査線１２の選択時）のデータ線１４の階調電位ＶＤ[ｎ]に応じた階調を表示する。
なお、図２に示す回路図は一例であり、画素回路１１はこれ以外の構成であってもよい。例えば、画素回路１１は、液晶素子ＣＬに並列に補助容量を接続した構成も採用され得る。

表示部１０が備える複数の画素ＰＸの各々には、赤色、緑色、青色、及び、白色の４色の表示色のうちいずれか１色の表示色が割り当てられている。そして、複数の画素ＰＸの各々は、割り当てられた１色の表示色のみを表示することが可能である。
より具体的には、図３に示すように、表示部１０が備える複数の画素ＰＸは、赤色を表示可能な画素ＰＸ−Ｒ、緑色を表示可能な画素ＰＸ−Ｇ、青色を表示可能な画素ＰＸ−Ｂ、及び、白色を表示可能な画素ＰＸ−Ｗを含む。このため、表示部１０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び、白色（Ｗ）の４色の表示色を表示することができる。
なお、本実施形態では、これら４種類の画素ＰＸ（画素ＰＸ−Ｒ、画素ＰＸ−Ｇ、画素ＰＸ−Ｂ、画素ＰＸ−Ｗ）は、表示部１０においてベイヤー配列されている。具体的には、ある行（例えば、偶数行）において、画素ＰＸ−Ｇと画素ＰＸ−Ｒとが交互に配列され、当該ある行に隣り合う行（例えば、奇数行）において、画素ＰＸ−Ｗと画素ＰＸ−Ｂとが交互に配列されている。

駆動回路２０は、走査線駆動回路２１と、データ線駆動回路２２とを具備する。
走査線駆動回路２１は、制御部３０から供給される制御信号Ｃｔｒに従って、走査信号Ｇｗ[１]〜Ｇｗ[Ｍ]を生成し、これらをそれぞれ第１行目〜第Ｍ行目の走査線１２に対して供給することによって、第１行〜第Ｍ行の走査線１２を順次に選択する。具体的には、走査線駆動回路２１は、走査信号Ｇｗ[１]〜Ｇｗ[Ｍ]を、１フレームの期間において、１水平走査期間毎に順番に所定の選択電位に設定することで、１水平走査期間毎に各走査線１２を順次に選択する。
データ線駆動回路２２は、図示省略されたＤＡ変換回路を備え、制御部３０から供給されるデジタルの階調信号Ｖｉｄに基づいて、階調電位ＶＤ[１]〜ＶＤ[Ｎ]を生成する。そして、データ線駆動回路２２は、走査線駆動回路２１による走査線１２の選択に同期して、階調電位ＶＤ[１]〜ＶＤ[Ｎ]を、Ｎ本のデータ線１４の各々に対して供給する。

図１の制御部３０には、図示省略した上位装置から、デジタルの映像データＶｉｄｅｏが、同期信号に同期して供給される。そして、制御部３０は、同期信号に基づいて、表示パネル２（及び、後述する表示制御回路５０）の動作を制御するための信号である制御信号Ｃｔｒを生成するとともに、映像データＶｉｄｅｏに基づいて、複数の画素ＰＸで表示する階調を指定するデジタルの信号である階調信号Ｖｉｄを生成し、これらを表示パネル２に対して供給する。

より具体的には、制御部３０は、単体の集積回路であり、階調信号Ｖｉｄを表示パネル２に対して供給する表示制御回路５０と、表示パネル２の動作及び表示制御回路５０の動作を制御する駆動制御回路４０と、を備える。
駆動制御回路４０は、同期信号に基づいて、制御信号Ｃｔｒを生成するとともに、制御信号Ｃｔｒを駆動回路２０及び表示制御回路５０に供給する。
表示制御回路５０は、映像データＶｉｄｅｏ及び制御信号Ｃｔｒに基づいて、階調信号Ｖｉｄを生成し、これをデータ線駆動回路２２に供給する。

ここで、同期信号とは、例えば、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。制御信号Ｃｔｒとは、例えば、パルス信号や、クロック信号、イネーブル信号等を含む信号である。

また、映像データＶｉｄｅｏとは、赤色、緑色、及び、青色からなる３原色（ＲＧＢ）について、各画素ＰＸの各々で表示すべき階調を例えば８ビットで規定するデータである。より具体的には、映像データＶｉｄｅｏは、赤色について各画素ＰＸで表示すべき階調を規定する赤色映像信号ＶｓＲ、緑色について各画素ＰＸで表示すべき階調を規定する緑色映像信号ＶｓＧ、及び、青色について各画素ＰＸで表示すべき階調を規定する青色映像信号ＶｓＢを含む（図４参照）。
上述のとおり、複数の画素ＰＸの各々は、４つの表示色のうちのいずれか１色が割り当てられ、当該割り当てられた１の表示色を表示可能である。従って、複数の画素ＰＸの各々は、映像データＶｉｄｅｏが規定する３原色（ＲＧＢ）の全てを表示することはできない。例えば、ある画素ＰＸに割り当てられた表示色が緑色である場合（つまり、画素ＰＸが画素ＰＸ−Ｇである場合）であっても、映像データＶｉｄｅｏは、当該ある画素ＰＸで表示すべき緑色の階調の他に、当該ある画素ＰＸで表示すべき赤色の階調、及び、当該ある画素ＰＸで表示すべき青色の階調といった、当該ある画素ＰＸに割り当てられた表示色以外の表示色についての階調も規定する。
一方、階調信号Ｖｉｄは、複数の画素ＰＸの各々が表示可能な表示色（つまり、各画素ＰＸに割り当てられた表示色）について、当該画素ＰＸが表示する階調を例えば８ビットで規定するデータである。例えば、ある画素ＰＸに割り当てられた表示色が緑色である場合、階調信号Ｖｉｄは、当該ある画素ＰＸに割り当てられた表示色である緑色についてのみ、当該ある画素ＰＸで表示する階調を規定する。
このように、制御部３０は、複数の画素ＰＸに対する表示色の割り当てを考慮せずに定められた映像データＶｉｄｅｏに基づいて、各画素ＰＸに対する表示色の割り当てを考慮した階調信号Ｖｉｄを生成するフィルター処理を実行し、これを、（データ線駆動回路２２を介して）複数の画素ＰＸに供給する。

図４は、表示制御回路５０の構成を示すブロック図である。
表示制御回路５０は、映像データＶｉｄｅｏに基づいて、赤色映像信号ＶｓＲ（第１映像信号）、緑色映像信号ＶｓＧ（第２映像信号）、青色映像信号ＶｓＢ（第３映像信号）、及び、各画素ＰＸで表示すべき白色の階調を規定する白色映像信号ＶｓＷ（第４映像信号）を含む映像信号Ｖを生成する変換部５１、映像信号Ｖに基づいて、赤色抽出信号ＸｓＲ、緑色抽出信号ＸｓＧ、青色抽出信号ＸｓＢ、及び、白色抽出信号ＸｓＷを含む抽出信号Ｘを生成する抽出部５２、並びに、赤色係数ＫＲ、緑色係数ＫＧ、青色係数ＫＢ、及び、白色係数ＫＷを記憶する記憶部５３を備える。
なお、以下では、赤色映像信号ＶｓＲ、緑色映像信号ＶｓＧ、青色映像信号ＶｓＢ、及び、白色映像信号ＶｓＷを、「単色映像信号Ｖｓ」と総称し、赤色抽出信号ＸｓＲ、緑色抽出信号ＸｓＧ、青色抽出信号ＸｓＢ、及び、白色抽出信号ＸｓＷを、「単色抽出信号Ｘｓ」と総称し、赤色係数ＫＲ、緑色係数ＫＧ、青色係数ＫＢ、及び、白色係数ＫＷを、「係数Ｋ」と総称する場合がある。
以下、変換部５１、抽出部５２、及び、記憶部５３について詳述する。

変換部５１は、映像データＶｉｄｅｏに含まれる赤色映像信号ＶｓＲ、緑色映像信号ＶｓＧ、及び、青色映像信号ＶｓＢに基づいて、白色映像信号ＶｓＷを生成する。そして、変換部５１は、生成した４つの単色映像信号Ｖｓを、抽出部５２に対して出力する。
なお、以下では、画素ＰＸ［ｍ］［ｎ］に対して各単色映像信号Ｖｓが指定する階調をＶｓ［ｍ］［ｎ］で表す場合がある。

抽出部５２は、制御信号Ｃｔｒにより指定される画素ＰＸ［ｍ］［ｎ］を含む所定数の画素ＰＸからなるブロックＢＬ［ｍ］［ｎ］を特定する。
図３に示すように、本実施形態において、ブロックＢＬ［ｍ］［ｎ］とは、画素ＰＸ［ｍ］［ｎ］を取り囲む８個の画素ＰＸ、及び、当該画素ＰＸ［ｍ］［ｎ］からなる、９個の画素ＰＸである（すなわち、本実施形態において、所定数は「９」である）。換言すれば、本実施形態におけるブロックＢＬ［ｍ］［ｎ］は、第（ｍ−１）行〜第（ｍ＋１）行に位置し、且つ、第（ｎ−１）列〜第（ｎ＋１）列に位置する、画素ＰＸ［ｍ］［ｎ］を中心とした縦３行×横３列の９個の画素ＰＸである。

次に、抽出部５２は、単色映像信号Ｖｓが示す、複数（Ｍ×Ｎ個）の画素ＰＸで表示すべき階調Ｖｓ［１］［１］〜Ｖｓ［Ｍ］［Ｎ］から、ブロックＢＬ［ｍ］［ｎ］を構成する所定数（９個）の画素ＰＸで表示すべき階調Ｖｓ［ｍ−１］［ｎ−１］〜Ｖｓ［ｍ＋１］［ｎ＋１］を抽出し、抽出した所定数（９個）の階調を表す値を単色抽出信号Ｘｓとして出力する。
つまり、単色抽出信号Ｘｓは、図５に示すように、Ｘｓ１１（＝Ｖｓ［ｍ−１］［ｎ−１］）、Ｘｓ１２（＝Ｖｓ［ｍ−１］［ｎ］）、Ｘｓ１３（＝Ｖｓ［ｍ−１］［ｎ＋１］）、Ｘｓ２１（＝Ｖｓ［ｍ］［ｎ−１］）、Ｘｓ２２（＝Ｖｓ［ｍ］［ｎ］）、Ｘｓ２３（＝Ｖｓ［ｍ］［ｎ＋１］）、Ｘｓ３１（＝Ｖｓ［ｍ＋１］［ｎ−１］）、Ｘｓ３２（＝Ｖｓ［ｍ＋１］［ｎ］）、及び、Ｘｓ３３（＝Ｖｓ［ｍ＋１］［ｎ＋１］）からなる所定数（９個）の値を有する。
すなわち、抽出部５２は、赤色映像信号ＶｓＲから赤色抽出信号ＸｓＲを抽出し、緑色映像信号ＶｓＧから緑色抽出信号ＸｓＧを抽出し、青色映像信号ＶｓＢから青色抽出信号ＸｓＢを抽出し、白色映像信号ＶｓＷから白色抽出信号ＸｓＷを抽出する。

記憶部５３は、４つの表示色毎に、ブロックＢＬ［ｍ］［ｎ］を構成する所定数（９個）の画素ＰＸと１対１に対応して定められた所定数（９個）の係数Ｋ１１〜Ｋ３３を記憶する（すなわち、９個の係数Ｋ１１〜Ｋ３３は、単色抽出信号Ｘｓが有する９個の値Ｘｓ１１〜Ｘｓ３３と１対１に対応して定められる）。具体的には、記憶部５３は、赤色に対する赤色係数ＫＲ（ＫＲ１１〜ＫＲ３３）、緑色に対する緑色係数ＫＧ（ＫＧ１１〜ＫＧ３３）、青色に対する青色係数ＫＢ（ＫＢ１１〜ＫＢ３３）、及び、白色に対する白色係数ＫＷ（ＫＷ１１〜ＫＷ３３）を記憶する。

また、記憶部５３は、画素表示色対応情報Ｉｎｆｏを記憶している。画素表示色対応情報Ｉｎｆｏとは、複数の画素ＰＸの各々に対して、４つの表示色のうちいずれの表示色が割り当てられているかを示す情報であり、各画素ＰＸの位置（行、列）と、各画素ＰＸの表示色（Ｒ、Ｇ、Ｂ、Ｗ）と、を対応付ける情報である。

図４に示すように、表示制御回路５０は、制御信号Ｃｔｒ及び画素表示色対応情報Ｉｎｆｏに基づいて、抽出信号Ｘに含まれる４つの単色抽出信号Ｘｓから１つの単色抽出信号Ｘｓを選択する第１選択部５４、制御信号Ｃｔｒ及び画素表示色対応情報Ｉｎｆｏに基づいて、赤色係数ＫＲ、緑色係数ＫＧ、青色係数ＫＢ、及び、白色係数ＫＷの中から１つの係数Ｋを選択する第２選択部５５、並びに、第１選択部５４が選択した単色抽出信号と、第２選択部５５が選択した係数と、に基づいて、階調信号Ｖｉｄを生成する演算部７０を備える。
なお、以下では、画素ＰＸ［ｍ］［ｎ］に対して階調信号Ｖｉｄが指定する階調を、Ｖｉｄ［ｍ］［ｎ］と表す場合がある。
以下、第１選択部５４、第２選択部５５、及び、演算部７０について詳述する。

第１選択部５４は、記憶部５３が記憶する画素表示色対応情報Ｉｎｆｏを参照し、制御信号Ｃｔｒにより定められる画素ＰＸ［ｍ］［ｎ］に対応する表示色を特定する。そして、第１選択部５４は、４つの単色抽出信号Ｘｓの中から、画素ＰＸ［ｍ］［ｎ］に割り当てられた表示色に対応する単色抽出信号Ｘｓを選択し、これを演算部７０に出力する。
例えば、図３に示すように、画素ＰＸ［ｍ］［ｎ］が画素ＰＸ−Ｇであり、画素ＰＸ［ｍ］［ｎ］に割り当てられた表示色が緑色である場合、第１選択部５４は、抽出部５２より出力される４つの単色抽出信号Ｘｓから緑色抽出信号ＸｓＧ（ＸｓＧ１１〜ＸｓＧ３３）を選択し、これを出力する。

第２選択部５５は、記憶部５３が記憶する画素表示色対応情報Ｉｎｆｏを参照し、制御信号Ｃｔｒにより特定される画素ＰＸ［ｍ］［ｎ］に対応する表示色を特定する。そして、第２選択部５５は、赤色係数ＫＲ１１〜ＫＲ３３、緑色係数ＫＧ１１〜ＫＧ３３、青色係数ＫＢ１１〜ＫＢ３３、及び、白色係数ＫＷ１１〜ＫＷ３３の中から、画素ＰＸ［ｍ］［ｎ］に割り当てられた表示色に対応する係数Ｋ１１〜Ｋ３３を選択し、これを演算部７０に出力する。
例えば、図３に示すように、画素ＰＸ［ｍ］［ｎ］に割り当てられた表示色が緑色である場合、第２選択部５５は、４つの係数Ｋから緑色係数ＫＧ（ＫＧ１１〜ＫＧ３３）を選択し、これを出力する。

演算部７０は、乗算部５６及び加算部５７を備え、第１選択部５４から出力された単色抽出信号Ｘｓと、第２選択部５５から出力された所定数（９個）の係数Ｋ１１〜Ｋ３３とに基づいて、階調信号Ｖｉｄを生成する。
具体的には、演算部７０は、以下の式（１）に基づいて階調信号Ｖｉｄを生成する。ここで、式（１）において登場する符号＜ｘ，ｙ＞は、ベクトルｘ及びベクトルｙの内積を表す。また、式（１）において登場するＶｅｃ（Ｘｓ）は、式（２）に示すように、単色抽出信号Ｘｓの有する所定数（９個）の値を要素とする９次元のベクトルを表し、Ｖｅｃ（Ｋ）は、式（３）に示すように、所定数（９個）の係数Ｋ１１〜Ｋ３３を要素とする９次元のベクトルを表す。
Ｖｉｄ［ｍ］［ｎ］ ＝ ＜Ｖｅｃ（Ｘｓ），Ｖｅｃ（Ｋ）＞
＝ Ｘｓ１１*Ｋ１１＋Ｘｓ１２*Ｋ１２＋Ｘｓ１３*Ｋ１３
＋Ｘｓ２１*Ｋ２１＋Ｘｓ２２*Ｋ２２＋Ｘｓ２３*Ｋ２３
＋Ｘｓ３１*Ｋ３１＋Ｘｓ３２*Ｋ３２＋Ｘｓ３３*Ｋ３３ ……（１）
但し、
Ｖｅｃ（Ｘｓ）
＝（Ｘｓ１１，Ｘｓ１２，Ｘｓ１３，Ｘｓ２１，
Ｘｓ２２，Ｘｓ２３，Ｘｓ３１，Ｘｓ３２，Ｘｓ３３） ……（２）
Ｖｅｃ（Ｋ）
＝（Ｋ１１，Ｋ１２，Ｋ１３，Ｋ２１，
Ｋ２２，Ｋ２３，Ｋ３１，Ｋ３２，Ｋ３３） ……（３）
すなわち、演算部７０は、式（１）に示すように、ブロックＢＬ［ｍ］［ｎ］を構成する所定数（９個）の画素ＰＸの各々について、単色抽出信号Ｘｓの有する値と当該値に対応する係数Ｋとの乗算を実行することで、９個の乗算値を算出し、算出された９個の乗算値の合計値として階調Ｖｉｄ［ｍ］［ｎ］を算出する。

なお、所定数（９個）の係数Ｋ１１〜Ｋ３３は、その合計値が「１」となるように定められる。具体的には、ＫＲ１１〜ＫＲ３３の合計値、ＫＧ１１〜ＫＧ３３の合計値、ＫＢ１１〜ＫＢ３３の合計値、及び、ＫＷ１１〜ＫＷ３３の合計値は、すべて「１」となる。
このため、式（１）で算出されるＶｉｄ［ｍ］［ｎ］は、係数Ｋ１１〜Ｋ３３を重みとした、単色抽出信号Ｘｓの示す階調Ｘｓ１１〜Ｘｓ３３の加重平均としての意味を有することになる。

また、本実施形態では、所定数（９個）の係数Ｋ１１〜Ｋ３３は、画素ＰＸ［ｍ］［ｎ］からの距離が近い画素ＰＸに対応する係数Ｋほど、大きな値を有するように定められる。
具体的には、係数Ｋ１１〜Ｋ３３の中で、画素ＰＸ［ｍ］［ｎ］に対応する係数Ｋ２２が最も大きな値に定められ、画素ＰＸ［ｍ］［ｎ］に上下左右方向で隣接する４つの画素ＰＸ（画素ＰＸ［ｍ−１］［ｎ］、画素ＰＸ［ｍ］［ｎ−１］、画素ＰＸ［ｍ］［ｎ＋１］、画素ＰＸ［ｍ＋１］［ｎ］）に対応する４つの係数Ｋ１２、Ｋ２１、Ｋ２３、Ｋ３２は、画素ＰＸ［ｍ］［ｎ］に斜め方向で隣接する４つの画素ＰＸ（画素ＰＸ［ｍ−１］［ｎ−１］、画素ＰＸ［ｍ−１］［ｎ＋１］、画素ＰＸ［ｍ＋１］［ｎ−１］、画素ＰＸ［ｍ＋１］［ｎ＋１］）に対応する４つの係数Ｋ１１、Ｋ１３、Ｋ３１、Ｋ３３よりも大きな値に定められる。例えば、図６に示すように、係数ＫＧ２２を「０．８」に設定し、係数ＫＧ１２、ＫＧ２１、ＫＧ２３、及び、ＫＧ３２を「０．０５」に設定し、係数ＫＧ２２、ＫＧ２２、ＫＧ２２、及び、ＫＧ２２を「０」に設定してもよい。
また、係数Ｋ１１〜Ｋ３３には、４つの表示色毎に異なる値を設定しもよいし、４つの表示色に対して同一の値を設定してもよい。
以下、乗算部５６及び加算部５７について詳述する。

図７に乗算部５６及び加算部５７の構成を示す。
図７（Ａ）に示すように、乗算部５６は、入力された複数の値の乗算値を算出する乗算器Ｍｐを所定数（９個）備える。各乗算器Ｍｐには、単色抽出信号Ｘｓの有する９個の値の各々と、当該値に対応する係数Ｋが入力される。例えば、１番目の乗算器Ｍｐには、Ｘｓ１１とＫ１１とが入力され、２番目の乗算器Ｍｐには、Ｘｓ１２とＫ１２とが入力される。そして、各乗算器Ｍｐは、入力された２つの値の乗算値を出力する。例えば、１番目の乗算器Ｍｐに、Ｘｓ１１とＫ１１とが入力されたときに、当該乗算器Ｍｐは、これらの２つの値の乗算値Ｘｓ１１*Ｋ１１を出力する。これにより、乗算部５６は、式（１）の右辺の第１項〜第９項（Ｘｓ１１*Ｋ１１〜Ｘｓ３３*Ｋ３３）の各々の値を算出する。

図７（Ｂ）に示すように、加算部５７は、入力値の加算値を算出する加算器Ａｄを４個備える。４個の加算器Ａｄは、第１段５７１に配置された３個の加算器Ａｄと、第２段５７２に配置された１個の加算器Ａｄと、に区分される。
第１段５７１に配置された３個の加算器Ａｄには、それぞれ、３つの乗算器Ｍｐから出力される３つの値が入力される。例えば、第１段５７１に配置された３個の加算器Ａｄのうち、１番目の加算器Ａｄには、式（１）の右辺第１項〜第３項を表す３つの値（Ｘｓ１１*Ｋ１１〜Ｘｓ１３*Ｋ１３）が入力され、２番目の加算器Ａｄには、式（１）の右辺第４項〜第６項を表す３つの値（Ｘｓ２１*Ｋ２１〜Ｘｓ２３*Ｋ２３）が入力され、３番目の加算器Ａｄには、式（１）の右辺第７項〜第９項を表す３つの値（Ｘｓ３１*Ｋ３１〜Ｘｓ３３*Ｋ３３）が入力される。そして、第１段５７１に配置された３個の加算器Ａｄの各々は、入力された３個の値の加算値を算出してこれを、第２段５７２に配置された加算器Ａｄに出力する。
第２段５７２に配置された加算器Ａｄは、第１段５７１に配置された３個の加算器Ａｄから出力される３個の値の加算値を演算する。そして、演算部７０（第２段５７２に配置された加算器Ａｄ）は、当該第２段５７２に配置された加算器Ａｄの算出値を、階調信号Ｖｉｄが画素ＰＸ［ｍ］［ｎ］に対して指定する階調であるＶｉｄ［ｍ］［ｎ］として出力する。

以上のように、本実施形態に係る表示装置１は、映像データＶｉｄｅｏに基づいて、階調信号Ｖｉｄを生成する制御部３０を備える。
上述のとおり、映像データＶｉｄｅｏは、各画素ＰＸで表示すべき赤色、緑色、青色についての階調を規定するデータである。一方、表示部１０が備える複数の画素ＰＸの各々には、赤色、緑色、青色、白色の４つの表示色のうち、いずれかの表示色が割り当てられている。従って、映像データＶｉｄｅｏがそのまま供給されても、表示部１０は画像を表示することができない。
これに対して、本実施形態では、制御部３０が、映像データＶｉｄｅｏに基づいて、各画素ＰＸに対する表示色の割り当てを考慮して各画素ＰＸで表示する階調を規定する階調信号Ｖｉｄを生成する。
従って、本実施形態は、表示装置１の上位装置が、赤色、緑色、青色の３原色の階調を規定する映像データＶｉｄｅｏを出力する場合であっても、３原色以外の色（例えば白色）を表示可能な表示パネル２（表示部１０）を当該表示装置１に適用することができる。

また、本実施形態では、第１選択部５４及び第２選択部５５が、画素ＰＸ［ｍ］［ｎ］に割り当てられた表示色に対応する単色抽出信号Ｘｓ及び係数Ｋ１１〜Ｋ３３を選択し、選択された値に基づいて、演算部７０が、画素ＰＸ［ｍ］［ｎ］に割り当てられた表示色について当該画素ＰＸ［ｍ］［ｎ］で表示する階調Ｖｉｄ［ｍ］［ｎ］を生成する。
すなわち、本実施形態は、制御部３０が、第１選択部５４及び第２選択部５５を備えるため、４つの表示色に１対１に対応した４つの演算部７０を設ける必要がなく、制御部３０は演算部７０を１つ備える構成とすることができる。これにより、本実施形態に係る表示装置１は、制御部３０の回路規模を小さく抑えることができる。

また、本実施形態において、制御部３０は、画素ＰＸ［ｍ］［ｎ］で表示する階調Ｖｉｄ［ｍ］［ｎ］を、ブロックＢＬ［ｍ］［ｎ］を構成する所定数（９個）の画素ＰＸで表示すべき階調に基づいて定める。
そのため、例えば、画素ＰＸ［ｍ］［ｎ］の周囲の画素（すなわち、ブロックＢＬ［ｍ］［ｎ］）で表示すべき階調と、画素ＰＸ［ｍ］［ｎ］で表示すべき階調が大きく異なる場合であっても、画素ＰＸ［ｍ］［ｎ］で表示する階調が、周辺の画素ＰＸで表示すべき階調を考慮して定められるため、モアレや偽色の発生を抑止し、表示のざらつき感を低減させることが可能となる。これにより、本実施形態では、表示品位を向上させることができる。

また、本実施形態に係る表示部１０は、白色を表示可能な画素ＰＸ−Ｗを備えるため、画面全体の明度を向上させることが可能となる。

＜変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。

＜変形例１＞
上述した実施形態において、ブロックＢＬ［ｍ］［ｎ］は、画素ＰＸ［ｍ］［ｎ］を中心とする縦３行×横３列の９個の画素ＰＸであるが、本発明はこのような態様に限定されるものではなく、ａを３以上の奇数として、画素ＰＸ［ｍ］［ｎ］を中心とした、縦ａ行×横ａ列の（ａ×ａ）個の画素ＰＸであってもよい（この場合、所定数は「ａ×ａ」）。例えば、ブロックＢＬ［ｍ］［ｎ］は、ａ＝７として、第（ｍ−３）行〜第（ｍ＋３）行に位置し、且つ、第（ｎ−３）列〜第（ｎ＋３）列に位置する、画素ＰＸ［ｍ］［ｎ］を中心とした７行７列の４９個の画素ＰＸであってもよい。
また、ｂ及びｃを１以上の整数として、ブロックＢＬ［ｍ］［ｎ］は、画素ＰＸ［ｍ］［ｎ］を含む縦ｂ行×横ｃ列の（ｂ×ｃ）個の画素ＰＸであってもよい（この場合、所定数は「ｂ×ｃ」）。例えば、ブロックＢＬ［ｍ］［ｎ］は、ｂ＝３、ｃ＝５として、第（ｍ−１）行〜第（ｍ＋１）行に位置し、且つ、第（ｎ−２）列〜第（ｎ＋２）列に位置する、画素ＰＸ［ｍ］［ｎ］を含む３行５列の１５個の画素ＰＸであってもよい。

＜変形例２＞
上述した実施形態及び変形例において、ブロックＢＬ［ｍ］［ｎ］は、例えば縦ｂ行×横ｃ列の画素ＰＸ、すなわち、長方形（または正方形）の領域に配置される所定数の画素ＰＸであるが、本発明はこのような態様に限定されるものではなく、ブロックＢＬ［ｍ］［ｎ］は、長方形（または正方形）以外の形状を有する１領域に含まれる所定数の画素ＰＸから構成されるものであってもよい。
例えば、図８に示すように、ブロックＢＬ［ｍ］［ｎ］は、画素ＰＸ［ｍ］［ｎ］、画素ＰＸ［ｍ］［ｎ］に上下左右方向で隣接する４個の画素ＰＸ、及び、当該４個の画素ＰＸと上下左右方向で隣接する画素ＰＸの、１３個の画素ＰＸから構成されるものであってもよい（この場合、所定数は「１３」）。

＜変形例３＞
上述した実施形態及び変形例では、４種類の画素ＰＸ（画素ＰＸ−Ｒ、画素ＰＸ−Ｇ、画素ＰＸ−Ｂ、画素ＰＸ−Ｗ）は、図３に示すように、表示部１０においてベイヤー配列されているが、本発明はこのような態様に限定されるものではなく、４種類の画素ＰＸは、表示部１０において、どのような規則に従って配列されるものであってもよい。例えば、図８に示すように、各列に１色の画素ＰＸのみを配列してもよい。
画素ＰＸがどのように配列される場合であっても、各画素ＰＸに割り当てられた表示色が、画素表示色対応情報Ｉｎｆｏとして記憶部５３に記憶されるため、制御部３０は、各画素ＰＸに割り当てられた表示色（各画素ＰＸが表示可能な表示色）についての階調を指定する階調信号Ｖｉｄを生成することができる。

＜変形例４＞
上述した実施形態及び変形例において、表示部１０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び、白色（Ｗ）の４色の表示色を表示することができるが、本発明はこのような態様に限定されるものではなく、表示部１０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び、白色（Ｗ）の４色の表示色のうち一部の表示色のみを表示できるものであってもよい。例えば、表示部１０は、赤色（Ｒ）、緑色（Ｇ）、及び、青色（Ｂ）の３色の表示色（３原色）を表示できるものであってもよい。また、表示部１０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び、白色（Ｗ）の４色の表示色以外の表示色を表示できるものであってもよい。要するに、表示部１０は、２以上の表示色を表示できるものであればよい。
この場合、変換部５１は、２以上の表示色毎に、各画素ＰＸが表示すべき階調を規定する単色映像信号Ｖｓを生成し、抽出部５２は、２以上の表示色毎に、画素ＰＸ［ｍ］［ｎ］を含む所定数の画素ＰＸであるブロックＢＬ［ｍ］［ｎ］で表示すべき階調を規定する単色抽出信号Ｘｓを生成するものであればよい。また、この場合、記憶部５３は、２以上の表示色毎に、所定数の画素ＰＸと１対１に対応して定められた所定数の係数Ｋを記憶していればよい。

＜変形例５＞
上述した実施形態及び変形例において、加算部５７は、第１段５７１に３個の加算器Ａｄを備えるが、本発明はこのような態様に限定されるものではなく、第１段５７１に２個または４個以上の加算器Ａｄを配置するものであってもよい。
また、上述した実施形態及び変形例において、加算部５７は、２段に配置（すなわち、第１段５７１及び第２段５７２に配置）された複数の加算器Ａｄを備えるが、本発明はこのような態様に限定されるものではなく、加算部５７は、３段に配置された複数の加算器Ａｄを備えるものであってもよい。また、加算部５７は、図９に示すように、１段に配置された加算器Ａｄ（つまり、１つの加算器Ａｄ）を備えるものであってもよい。
但し、ブロックＢＬ［ｍ］［ｎ］を構成する画素ＰＸの数（所定数）が大きな値である場合、加算部５７は、２段以上に配置された複数の加算器Ａｄを備えることが好ましい。

＜変形例６＞
上述した実施形態及び変形例において、演算部７０は、乗算部５６及び加算部５７を備えるが、本発明はこのような態様に限定されるものではなく、演算部７０は、式（１）に示す演算を実行することができるものであれば、どのような構成であってもよい。

＜変形例７＞
上述した実施形態及び変形例において、記憶部５３は、表示パネル２が表示可能な表示色毎に所定数の係数Ｋ（例えば、ＲＧＢＷ毎に９個の係数Ｋ１１〜Ｋ３３）を１組ずつ記憶するが、本発明はこのような態様に限定されるものではなく、表示色毎に所定数の係数Ｋからなる組を複数記憶するものであってもよい。具体的には、実施形態において、記憶部５３は、赤色係数ＫＲ１１〜ＫＲ３３を複数組記憶し、緑色係数ＫＧ１１〜ＫＧ３３を複数組記憶し、青色係数ＫＢ１１〜ＫＢ３３を複数組記憶し、白色係数ＫＷ１１〜ＫＷ３３を複数組記憶するものであってもよい。例えば、記憶部５３は、緑色係数ＫＧについて、係数ＫＧ２２が「０．８」に設定され、係数ＫＧ１２、ＫＧ２１、ＫＧ２３、ＫＧ３２が「０．０５」に設定され、係数ＫＧ２２、ＫＧ２２、ＫＧ２２、ＫＧ２２が「０」に設定される組と、係数ＫＧ２２が「０．６」に設定され、係数ＫＧ１２、ＫＧ２１、ＫＧ２３、ＫＧ３２が「０．１」に設定され、係数ＫＧ２２、ＫＧ２２、ＫＧ２２、ＫＧ２２が「０」に設定される組と、を記憶するものであってもよい。
また、表示装置１は、文字を表示するための表示モード、風景等の画像を表示するための表示モード等、用途に応じた複数の表示モードを実行することができるものであってもよい。この場合、第２選択部５５は、複数組の係数Ｋ１１〜Ｋ３３から表示モードに応じた係数Ｋ１１〜Ｋ３３の組を選択できるものであってもよい。
また、上述した実施形態及び変形例において、記憶部５３は、表示色毎に所定数の係数Ｋ（例えば、ＲＧＢＷ毎に９個の係数Ｋ１１〜Ｋ３３）を１組ずつ記憶するが、本発明はこのような態様に限定されるものではなく、表示色毎に所定数よりも少ない係数Ｋを１組ずつ記憶するものであってもよい。例えば、係数Ｋ１１〜Ｋ３３の値が、図６に示すように定められる場合、記憶部５３は、画素ＰＸ［ｍ］［ｎ］に対応する係数Ｋ２２（＝「０．８」）、画素ＰＸ［ｍ］［ｎ］に上下左右方向で隣接する４つの画素ＰＸに対応する係数Ｋ１２（＝Ｋ２１＝Ｋ２３＝Ｋ３２＝「０．０５」）、及び、画素ＰＸ［ｍ］［ｎ］に斜め方向で隣接する４つの画素ＰＸに対応する係数Ｋ１１（＝Ｋ１３＝Ｋ３１＝Ｋ３３＝「０」）の、３つの係数Ｋを記憶するものであればよい。要するに、記憶部５３は、ブロックＢＬ［ｍ］［ｎ］を構成する所定数の画素ＰＸに対応するように定められた１または複数の係数Ｋを記憶するものであればよい。

＜変形例８＞
上述した実施形態及び変形例において、所定数の係数Ｋ（例えば、９個の係数Ｋ１１〜Ｋ３３）は、その合計が「１」となるように定められるが、本発明はこのような態様に限定されるものではなく、所定数の係数Ｋの合計値は「１」以外の値となるように定められるものであってもよい。
例えば、表示装置１（上位装置）は、表示部１０で表示される画像全体の明るさを設定することができ、所定数の係数Ｋの合計値は、表示装置１が定める画像全体の明るさに応じた値に定められるものであってもよい。

＜変形例９＞
上述した実施形態及び変形例において、制御部３０は単体の集積回路であるが、本発明はこのような態様に限定されるものではなく、制御部３０は、複数の集積回路に分散して搭載されるものであってもよい。例えば、駆動制御回路４０及び表示制御回路５０は、別体の集積回路に分散して搭載されるものであってもよい。

＜変形例１０＞
上述した実施形態及び変形例において、表示パネル２と制御部３０とは別体としたが、本発明はこのような態様に限定されるものではなく、表示パネル２及び制御部３０を同一の基板上に形成してもよい。

＜変形例１１＞
上述した実施形態及び変形例において、階調信号Ｖｉｄはデジタルの信号であるが、本発明はこのような態様に限定されるものではなく、階調信号Ｖｉｄはアナログの信号であってもよい。例えば、階調信号Ｖｉｄは、階調電位ＶＤ[１]〜ＶＤ[Ｎ]を時分割多重した信号であってもよい。
この場合、制御部３０は、ＤＡ変換回路を備え、演算部７０から出力されるデジタルの値をＤＡ変換して階調信号Ｖｉｄを生成するものであってもよい。

＜変形例１２＞
上述した実施形態及び変形例において、画素ＰＸの備える画素回路１１は、液晶素子ＣＬを備えるものであるが、本発明はこのような態様に限定されるものではなく、画素回路１１は、例えば、階調電位ＶＤ[１]〜ＶＤ[Ｎ]に応じた電流を流す駆動トランジスターと、当該電流に応じた輝度で発光する有機発光ダイオード（Organic Light Emitting Diode）やＬＥＤ（Light Emitting Diode）等の発光素子とを備えるものであってもよい。

＜応用例＞
以上の各形態に例示した表示装置１は、各種の電子機器に利用され得る。図１０から図１２には、表示装置１を採用した電子機器の具体的な形態が例示されている。

図１０は、表示装置１を適用した投射型表示装置（プロジェクター）１０００の模式図である。投射型表示装置１０００は、表示装置１を含んで構成される。表示装置１には照明装置（光源）１００２からの出射光が供給される。表示装置１は、照明装置（光源）１００２から供給される出射光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、表示装置１からの出射光を投射面１００４に投射する。観察者は、投射面１００４に投射された画像を視認する。

図１１は、電気光学装置１０を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１０と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図１２は、電気光学装置１０を適用した携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１０とを備える。スクロールボタン３００２を操作することによって、電気光学装置１０に表示される画面がスクロールされる。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１０から図１２に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），スマートフォン、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

１……表示装置、２……表示パネル、１０……表示部、２０……駆動回路、３０……制御部、４０……駆動制御回路、５０……表示制御回路、５１……変換部、５２……抽出部、５３……記憶部、５４……第１選択部、５５……第２選択部、７０……演算部、５６……乗算部、５７……加算部、ＰＸ……画素、ＢＬ……ブロック、Ｖｉｄｅｏ……映像データ、Ｖ……映像信号、Ｖｓ……単色映像信号、Ｘ……抽出信号、Ｘｓ……単色抽出信号、Ｋ……係数、Ｖｉｄ……階調信号。

Claims (4)

1. 複数の画素を有する表示パネルを備え、前記複数の画素の各々に２以上の表示色のうちいずれかの表示色が割り当てられた、前記２以上の表示色を表示可能な表示装置に用いられ、前記２以上の表示色のうち前記画素に割り当てられた表示色について当該画素で表示する階調を規定する階調信号を前記表示パネルに供給する表示制御回路であって、
   前記複数の画素で表示すべき階調を前記２以上の表示色毎に規定した映像信号から、前記複数の画素のうちある画素を含む所定数の画素であるブロックで表示すべき階調を前記２以上の表示色毎に規定した抽出信号を抽出する抽出部と、
   前記２以上の表示色毎に、前記所定数の画素に対応して定められた係数を記憶する記憶部と、
   前記抽出部が抽出した抽出信号から、前記ある画素に割り当てられた表示色について前記ブロックで表示すべき階調を規定した単色抽出信号を選択してこれを出力する第１選択部と、
   前記記憶部から、前記ある画素に割り当てられた表示色について前記所定数の画素に対応して定められた係数を取得してこれを出力する第２選択部と、
   前記第１選択部が出力する前記単色抽出信号、及び、前記第２選択部が出力する前記係数に基づいて、前記階調信号を出力する演算部と、
   を備え、
   前記演算部は、
   前記第１選択部が出力する前記単色抽出信号の表す前記所定数の画素が表示すべき階調の各々を要素とするベクトルと、前記第２選択部が出力する前記所定数の画素に対応して定められた係数の各々を要素とするベクトルと、の内積を演算し、演算結果を出力する、
   ことを特徴とする表示制御回路。
2. 前記演算部は、
   前記所定数の画素の各々について、前記第１選択部が出力する前記単色抽出信号の規定する階調と前記第２選択部が出力する前記係数との乗算を実行して乗算値を出力する乗算部と、
   前記乗算部が出力する前記所定数の前記乗算値を加算する加算部と、
   を備える、
   ことを特徴とする、請求項１に記載の表示制御回路。
3. 請求項１又は請求項２に記載の表示制御回路と、
   複数の走査線と、
   前記複数の走査線と交差する複数のデータ線と、
   前記複数の走査線及び前記複数のデータ線の交差に対応して設けられた複数の画素と、
   前記走査線を選択する走査線駆動回路と、
   前記階調信号に応じた階調電位を生成してこれを前記複数のデータ線の各々に対して出力するデータ線駆動回路と、
   を備える、
   ことを特徴とする表示装置。
4. 請求項３に記載の表示装置を具備する電子機器。

Images