JP5975926B2 - 半導体チップの実装方法 - Google Patents

Description

本発明は、ゲート配線を有する半導体チップとビームリードとを半田接合する半導体チップの実装方法に関する。

従来、半導体素子の半田付け領域に、金属板を半田接合する半導体装置の製造方法が知られている（例えば、特許文献１参照。）。特許文献１の半導体装置の製造方法では、図５に示すように、１００μｍ程度の薄い半田シートを、半導体素子１００やヒートシンクブロック１０１に対して位置決めすることが困難であるため、ヒートシンクブロック１０１に予め迎え半田１０４を施しておき、次に、半田１０４を介して半導体素子１００とヒートシンクブロック１０１と位置合わせした後、半田１０４をリフローさせて半導体素子１００とヒートシンクブロック１０１とを接合している。なお、ヒートシンクブロック１０１が接合された半導体素子１００は、更に半田１０３により金属板１０５、１０６に半田接合される。

特開２００８‐１３５６１３号公報

しかしながら、特許文献１に記載の半導体素子の接合では、ヒートシンクブロックへの迎え半田と、半導体素子への接合との２回の半田付け工程を要し、作業工数が増大すると共に、２回分のリフロー炉が必要となるため、接合コストが嵩む問題があった。

また、半導体チップにおいて、メタルフィンガー（メタルゲート配線）を設けることで、半導体チップのスイッチング損失を低下すると共に、チップの発熱を低減して半導体チップの小型化を図ることが考えられる。しかしながら、メタルフィンガーを備える半導体チップを接合する場合には、メタルフィンガーを保護するためのポリイミド樹脂によって半田の濡れ性が阻害されるため、一度のリフローで接合することができず、コストを考慮すると、メタルフィンガーを採用することは困難であった。

本発明は、前述した課題に鑑みてなされたものであり、その目的は、メタルゲート配線を半導体チップに用いる場合であっても、一度のリフローで半導体チップとビームリードとを接合して、コストダウンを図ることができる半導体チップの実装方法を提供することにある。

上記目的を達成するために、請求項１に係る発明は、
半導体チップ（例えば、後述の実施形態における半導体チップ１０）と、ビームリード（例えば、後述の実施形態におけるビームリード２０）とを半田接合する半導体チップの実装方法であって、
前記半導体チップの表面（例えば、後述の実施形態における表面１１）には、エミッタ電極（例えば、後述の実施形態におけるエミッタ電極１２）と、制御信号を入力するゲート端子（例えば、後述の実施形態におけるゲート端子１４）と、該ゲート端子と接続される複数のゲート配線（例えば、後述の実施形態におけるゲート配線１６）と、該複数のゲート配線とそれぞれ接続され、金属材料からなる通電部及び該通電部を覆う絶縁部材をそれぞれ備える複数のメタルゲート配線（例えば、後述の実施形態におけるメタルゲート配線１３）と、が設けられており、
前記複数のメタルゲート配線は、前記エミッタ電極が設けられた領域（例えば、後述の実施形態における領域Ａ）内で、該領域が独立した複数の領域に区切られないようにそれぞれ配置され、
前記エミッタ電極が設けられた領域のうち、前記メタルゲート配線が配置されていない非配線領域（例えば、後述の実施形態における非配線領域１５）に棒状半田（例えば、後述の実施形態における棒状半田３０）を配置してリフローさせることで、前記半導体チップと前記ビームリードとを接合することを特徴とする。

請求項２に係る発明は、請求項１の構成に加えて、
前記半導体チップは、略矩形形状を有して、その一端（例えば、後述の実施形態における一端１０ａ）側に前記ゲート端子を備え、
前記複数のメタルゲート配線は、前記一端側から中央部付近まで少なくとも延設され、
前記棒状半田は、前記複数のメタルゲート配線に対して他端（例えば、後述の実施形態における他端１０ｂ）側に配置されることを特徴とする。

請求項３に係る発明は、請求項１又は請求項２の構成に加えて、
前記複数のメタルゲート配線は、互いに平行に配置され、
前記ビームリードは、前記棒状半田が配置される部分を切欠いて（例えば、後述の実施形態における切欠き部２１）設けられており、且つ、前記複数のメタルゲート配線間の最大距離（例えば、後述の実施形態における最大距離Ｄ）よりも大きい幅（例えば、後述の実施形態における幅Ｗ）を有することを特徴とする。

請求項４に係る発明は、請求項１〜３のいずれかの構成に加えて、
前記複数のメタルゲート配線間の幅（例えば、後述の実施形態における幅Ｂ）は、前記半導体チップと前記ビームリードとの間を流動する半田が、前記メタルゲート配線間を前記メタルゲート配線の長さだけ流動するのに必要な所定の最小幅より大きく設定されていることを特徴とする。

請求項５に係る発明は、請求項１〜４のいずれかの構成に加えて、
前記メタルゲート配線の長さ（例えば、後述の実施形態における長さＬ）は、前記半導体チップと前記ビームリードとの間を流動する半田の流動可能距離より短く設定されていることを特徴とする。

請求項１の発明によれば、棒状半田を用いることで、半導体チップと半田との位置決めを簡易とし、また、メタルゲート配線を用いる場合であっても、一度のリフローにより半導体チップとビームリードとを接合することができる。また、メタルゲート配線が配置されていない非配線領域に棒状半田を配置してリフローするので、半田の濡れ性を阻害するメタルゲート配線の絶縁部材の影響を受けることなく、接合面全面を確実に接合することができる。また、メタルゲート配線を用いることで、スイッチング損失が低下し、チップの発熱が減ることからチップの小型化が可能となり、コストダウンを図ることができる。

請求項２の発明によれば、半導体チップは略矩形形状を有し、複数のメタルゲート配線が、制御用のゲート端子が設けられた一端側から中央部付近まで少なくとも延設され、棒状半田は、複数のメタルゲート配線に対して他端側に配置される。これにより、最も応答性が悪いチップ中央部へ迅速に通電させることができるため、さらに効率が向上してチップの発熱が減ることから小型化が可能となり、さらなるコストダウンを図ることができる。

請求項３の発明によれば、複数のメタルゲート配線は互いに平行に配置され、ビームリードは、棒状半田が配置される部分が切欠かれ、且つ、複数のメタルゲート配線間の最大距離よりも大きい幅を有するので、ビームリードの切欠き部から供給されるリフローした半田を、ビームリードにより複数のメタルゲート配線を越えて誘導して半導体チップとビームリードとを確実に接合することができる。

請求項４の発明によれば、複数のメタルゲート配線間の幅は、半導体チップとビームリードとの間を流動する半田が、メタルゲート配線間をメタルゲート配線の長さだけ流動するのに必要な所定の最小幅より大きく設定されているので、メタルゲート配線間においても半導体チップとビームリードとを確実に半田接合することができる。

請求項５の発明によれば、メタルゲート配線の長さは、半導体チップとビームリードとの間を流動する半田の流動可能距離より短く設定されているので、メタルゲート配線の長さに亘って半導体チップとビームリードとを確実に半田接合することができる。

ビームリードが半田接合される半導体チップの平面図である。 半導体チップの表面にビームリードが半田接合された状態を示す平面図である。 図２に示す半田接合された半導体チップとビームリードの側面図である。 棒状半田によりリフロー半田付けされる状態を示す斜視図である。 従来の半田接合を示す側面図である。

以下、本発明の一実施形態に係る半導体チップとビームリードとを半田接合する半導体チップの実装方法を、添付図面に基づいて詳細に説明する。

図１及び図２に示すように、ビームリード２０が半田接合される、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体チップ１０は、略矩形形状に形成されおり、エミッタ電極１２と、制御信号を入力するゲート端子１４及び制御に必要な信号を入力及び出力する複数の信号端子と、ゲート端子１４と接続される複数のゲート配線１６と、該複数のゲート配線１６とそれぞれ接続されるメタルゲート配線１３とが、一方の表面１１に形成されている。また、半導体チップ１０の他方の表面には、裏面電極層（コレクタ）が形成されている。

エミッタ電極１２は、ストライプ状に複数個に分割されており、半導体チップ１０のエミッタと導通している。

複数のゲート配線１６は、エミッタ電極１２が設けられた領域Ａ内で、隣り合うエミッタ電極１２の間を図示しない絶縁膜上に延在しており、例えば、ポリシリコンゲート配線からなる。

また、複数のメタルゲート配線１３は、エミッタ電極１２が設けられた領域Ａ内で、複数のゲート配線１６のうち、中央付近を通過することができる３本のゲート配線１６に対応して設けられている。そして、各メタルゲート配線１３は、ゲート配線１６上で、ゲート配線１６と接続して、隣り合うエミッタ電極１２の間に延在している。

即ち、これらのメタルゲート配線１３は、分割されたエミッタ電極１２の間で半導体チップ１０の一端１０ａ側、具体的に、エミッタ電極１２の一端から中央部付近まで少なくとも延設されており、互いに平行に配置されている。ただし、複数のメタルゲート配線１３は、エミッタ電極１２が設けられた領域Ａ内で、該領域Ａが独立した複数の領域に区切られずに、該領域Ａの繋がりが保たれるように、エミッタ電極１２の長手方向の長さよりも短く設定されている。

また、隣り合うメタルゲート配線１３の間隔Ｂは、後述する半導体チップ１０とビームリード２０との間を流動する半田３１が、メタルゲート配線１３間をメタルゲート配線１３の長さだけ流動するのに必要な所定の最小幅より大きく設定されている。また、メタルゲート配線１３の長さＬは、半導体チップ１０とビームリード２０との間を流動する半田３１の流動可能距離より短く設定されている。さらに、最も長いメタルゲート配線１３とエミッタ電極１２との他端との間の絞り部分１２ａでの距離Ｓは、半導体チップ１０とビームリード２０との間を流動する半田３１が、絞り部分１２ａを越えて、エミッタ電極１２の一端側まで半田３１の流動が確保される所定の最小幅よりも大きく設定されている。なお、隣り合うメタルゲート配線１３間の最小幅、半田３１の流動可能距離、絞り部分１２ａの最小幅は、半田３１の流動性やエミッタ電極１２やビームリード２０の半田３１の濡れ性などにより決定される。

メタルゲート配線１３は、例えば、金属材料であるアルミニウムで形成された通電部と、この通電部を覆い、エミッタ電極１２との間を絶縁するポリイミド樹脂などの絶縁部材（いずれも図示せず）とを備える。メタルゲート配線１３は、半導体チップ１０のスイッチング損失を低下させると共に、発熱を抑制するので、半導体チップ１０の小型化が可能となる。また、メタルゲート配線１３は、中央部付近まで少なくとも延設されているので、最も応答性が悪いチップ中央部へ迅速に通電させることができる。

ゲート端子１４は、アルミニウムなどにより構成されており、半導体チップ１０の一端１０ａ側に複数配置されて、不図示の制御端子とワイヤボンディングにより接続される。

このような半導体チップ１０は、図２及び図３に示すように、半導体チップ１０の表面１１にビームリード２０が半田３１によって接合される。

ビームリード２０は、エミッタ電極１２に半田接合される、銅からなる板状のエミッタ電極板であり、エミッタ電極１２が設けられる領域Ａと同等以下のサイズであり、半田３１が流動する経路の上面を覆うように配置される。具体的には、絞り部分１２ａを越えて、メタルゲート配線１３が配置された位置よりも幅方向外側での半田３１の流動経路（図２中、矢印Ｅ）が確保されるように、ビームリード２０の幅Ｗは、複数のメタルゲート配線１３間の最大距離Ｄ（図１参照）よりも大きい幅に設定されている。また、ビームリード２０には、後述する半田接合する際に棒状半田３０が配置される位置を切り欠いた切欠き部２１が形成されている。

次に、半田３１により、半導体チップ１０の表面１１にビームリード２０を半田接合する手順について説明する。

図４に示すように、半導体チップ１０の表面１１にビームリード２０を所定の位置に位置決めして載せた後、錘３２を載せる。錘３２には、ビームリード２０の切欠き部２１に対応する位置に半田挿入孔３３が設けられている。

棒状半田３０を錘３２の半田挿入孔３３に挿入すると、棒状半田３０の先端は、ビームリード２０の切欠き部２１から突出して、エミッタ電極１２が設けられた領域Ａのうち、メタルゲート配線１３が配置されていない非配線領域１５、具体的には、半導体チップ１０のメタルゲート配線１３に対して他端１０ｂ側となる非配線領域１５に接触した状態となる。非配線領域１５の棒状半田３０が接触する部分は、半田３１の供給エリアとして作用する。なお、錘３２は、半田３１によってビームリード２０が半導体チップ１０の表面１１から浮き上がったり、位置ずれを防止するためのものである。

ここで、不図示のリフロー炉に搬入して加熱すると、図３に示すように、棒状半田３０が溶融する。メタルゲート配線１３のポリイミド樹脂は、一般的に半田３１の濡れ性が悪く、半田接合を阻害する可能性があるが、上記のように半導体チップ１０とビームリード２０を設計することで、半導体チップ１０の表面１１とビームリード２０との狭い隙間Ｃに半田３１が流れ込み、隣り合うメタルゲート配線１３間を含む、非配線領域１５の接合面全面に濡れ広がり、半導体チップ１０のエミッタ電極１２にビームリード２０が半田接合される。なお、図２中、符号３１ａは、切欠き部２１からビームリード２０の上面２０ａに広がった半田を表している。

以上説明したように、本実施形態に係る半導体チップの実装方法によれば、複数のメタルゲート配線１３は、エミッタ電極１２が設けられた領域Ａ内で、該領域が独立した複数の領域に区切られないようにそれぞれ半導体チップ１０の表面１１に配置される。そして、エミッタ電極１２が設けられた領域Ａのうち、メタルゲート配線１３が配置されていない非配線領域１５に棒状半田３０を配置してリフローすることで半導体チップ１０とビームリード２０とを接合する。これにより、半導体チップ１０と半田３０との位置決めを簡易とし、また、メタルゲート配線１３を用いる場合であっても、一度のリフローにより半導体チップ１０とビームリード２０とを接合することができる。また、メタルゲート配線１３が配置されていない非配線領域１５に棒状半田３０を配置してリフローするので、半田３１の濡れ性を阻害するメタルゲート配線１３の絶縁部材の影響を受けることなく、接合面全面を確実に接合することができる。また、メタルゲート配線１３を用いることで、スイッチング損失が低下し、チップ１０の発熱が減ることからチップ１０の小型化が可能となり、コストダウンを図ることができる。

また、半導体チップ１０は略矩形形状を有し、複数のメタルゲート配線１３が、制御用のゲート端子１４を備える一端１０ａ側から中央部付近まで少なくとも延設され、棒状半田３０は、複数のメタルゲート配線１３に対して他端１０ｂ側に配置される。これにより、最も応答性が悪いチップ中央部へ迅速に通電させることができるため、さらに効率が向上しチップの発熱が減ることから小型化が可能となり、さらなるコストダウンを図ることができる。

また、複数のメタルゲート配線１３は互いに平行に配置され、ビームリード２０は、棒状半田３０が配置される部分に切欠き部２１を有し、且つ、複数のメタルゲート配線１３間の最大距離Ｄよりも大きい幅Ｗを有するので、ビームリード２０の切欠き部２１から供給されるリフローした半田３１を、ビームリード２０により複数のメタルゲート配線１３を越えて誘導して半導体チップ１０とビームリード２０とを確実に接合することができる。

また、複数のメタルゲート配線１３間の幅Ｂは、半導体チップ１０とビームリード２０との間を流動する半田３１が、メタルゲート配線１３間をメタルゲート配線１３の長さだけ流動するのに必要な所定の最小幅より大きく設定されているので、メタルゲート配線１３間においても半導体チップ１０とビームリード２０とを確実に半田接合することができる。

また、メタルゲート配線１３の長さＬは、半導体チップ１０とビームリード２０との間を流動する半田３１の流動可能距離より短く設定されているので、メタルゲート配線１３の長さに亘って半導体チップ１０とビームリード２０とを確実に半田接合することができる。

尚、本発明は、前述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。

１０ 半導体チップ
１０ａ 一端
１０ｂ 他端
１１ 表面
１２ エミッタ電極
１３ メタルゲート配線
１４ ゲート端子
１５ 非配線領域
１６ ゲート配線
２０ ビームリード
２１ 切欠き部
３０ 棒状半田
３１ 半田
Ｂ メタルゲート配線の間隔
Ｄ メタルゲート配線間の最大距離
Ｌ メタルゲート配線の長さ
Ｗ ビームリードの幅

Claims (5)

1. 半導体チップと、ビームリードとを半田接合する半導体チップの実装方法であって、
   前記半導体チップの表面には、エミッタ電極と、制御信号を入力するゲート端子と、該ゲート端子と接続される複数のゲート配線と、該複数のゲート配線とそれぞれ接続され、金属材料からなる通電部及び該通電部を覆う絶縁部材をそれぞれ備える複数のメタルゲート配線と、が設けられており、
   前記複数のメタルゲート配線は、前記エミッタ電極が設けられた領域内で、該領域が独立した複数の領域に区切られないようにそれぞれ配置され、
   前記エミッタ電極が設けられた領域のうち、前記メタルゲート配線が配置されていない非配線領域に棒状半田を配置してリフローさせることで、前記半導体チップと前記ビームリードとを接合することを特徴とする半導体チップの実装方法。
2. 前記半導体チップは、略矩形形状を有して、その一端側に前記ゲート端子を備え、
   前記複数のメタルゲート配線は、前記一端側から中央部付近まで少なくとも延設され、
   前記棒状半田は、前記複数のメタルゲート配線に対して他端側に配置されることを特徴とする請求項１に記載の半導体チップの実装方法。
3. 前記複数のメタルゲート配線は、互いに平行に配置され、
   前記ビームリードは、前記棒状半田が配置される部分を切欠いて設けられており、且つ、前記複数のメタルゲート配線間の最大距離よりも大きい幅を有することを特徴とする請求項１又は請求項２に記載の半導体チップの実装方法。
4. 前記複数のメタルゲート配線間の幅は、前記半導体チップと前記ビームリードとの間を流動する半田が、前記メタルゲート配線間を前記メタルゲート配線の長さだけ流動するのに必要な所定の最小幅より大きく設定されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体チップの実装方法。
5. 前記メタルゲート配線の長さは、前記半導体チップと前記ビームリードとの間を流動する半田の流動可能距離より短く設定されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体チップの実装方法。

Images