JP5975103B2 - 伝送装置 - Google Patents

伝送装置 Download PDF

Info

Publication number
JP5975103B2
JP5975103B2 JP2014525633A JP2014525633A JP5975103B2 JP 5975103 B2 JP5975103 B2 JP 5975103B2 JP 2014525633 A JP2014525633 A JP 2014525633A JP 2014525633 A JP2014525633 A JP 2014525633A JP 5975103 B2 JP5975103 B2 JP 5975103B2
Authority
JP
Japan
Prior art keywords
lane
logical
frame
group
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014525633A
Other languages
English (en)
Other versions
JPWO2014013601A1 (ja
Inventor
隼人 古川
隼人 古川
渉 小田嶋
渉 小田嶋
祥太 篠原
祥太 篠原
徹 片桐
徹 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2014013601A1 publication Critical patent/JPWO2014013601A1/ja
Application granted granted Critical
Publication of JP5975103B2 publication Critical patent/JP5975103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0075Arrangements for synchronising receiver with transmitter with photonic or optical means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1652Optical Transport Network [OTN]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Description

本発明は、光ネットワークにおいて信号を伝送する伝送装置に係わる。
光ネットワーク(例えば、コアネットワーク)において信号を伝送するための規格の1つとして、ITU(International Telecommunication Union)により勧告されているOTN(Optical Transport Network)が知られている。OTNにおいては、クライアントデータは、OTU(Optical channel Transport Unit)フレームに格納され伝送される。
関連技術として、イーサネット(登録商標)信号を複数のOTU2信号で伝達する伝送装置が提案されている。
特開2010−148104号公報
近年、光ネットワークのさらなる高速化および大容量化が要求されている。このため、OTUにおいては、信号を並列化して処理および伝送する構成が実用化されている。
しかしながら、信号を並列化して処理および伝達する伝送システムにおいては、伝送レートの高速化を図ると、受信側の伝送装置においてフレームを処理するための時間がかえって長くなることがある。例えば、受信側の伝送装置において同期を確立するために要する時間が長くなることがある。
本発明の目的は、フレームを伝送する伝送装置において、フレームの処理時間を短縮することである。
本発明の1つの態様の伝送装置は、複数の論理レーンを有すると共に、フレーム間の同期情報を含む信号を受信する受信部と、受信した前記信号に含まれるデータを、フレームエレメントに分けて、前記複数の論理レーンに記憶させる分配部と、前記論理レーンに記憶されたデータを、前記論理レーンに対応する回線に送信する送信部と、を有する。前記分配部は、データを複数の論理レーンに記憶させる際、複数のグループに分けて、前記フレームエレメントに前記同期情報を関連付ける。
上述の態様によれば、フレームを伝送する伝送装置において、フレームの処理時間が短くなる。
本発明の実施形態の伝送装置が使用される光伝送システムの一例を示す図である。 OTUフレームの構成を示す図である。 OTUの並列伝送について説明する図である。 OTUフレームを分割する方法を説明する図である。 OTUフレームを複数の論理レーンへ分配する方法を説明する図である。 論理レーンの同期について説明する図である。 伝送帯域と論理レーンの数の関係を示す図である。 OTUフレームを40本の論理レーンへ分配する方法を説明する図(その1)である。 OTUフレームを40本の論理レーンへ分配する方法を説明する図(その2)である。 送信側の伝送装置の構成を示す図である。 グループ識別情報およびレーン識別情報の配置を説明する図である。 フレーム分配部による分配の一例を示す図(その1)である。 フレーム分配部による分配の一例を示す図(その2)である。 フレーム分配部の構成を示す図である。 識別情報付与部の処理を示すフローチャートである。 受信側の伝送装置の構成を示す図である。 実施形態の伝送装置における同期の確立について説明する図である。 論理レーン並べ替え部の構成を示す図である。 論理レーン並べ替え部の動作を説明する図である。 スキュー調整部の構成を示す図である。 80本の論理レーンを有する構成における分配の一例を示す図(その1)である。 80本の論理レーンを有する構成における分配の一例を示す図(その2)である。 80本の論理レーンを有する構成における分配の一例を示す図(その3)である。 80本の論理レーンを有する構成において同期の確立について説明する図である。 80本の論理レーンを有する伝送装置の論理レーン並べ替え部の動作を説明する図である。 80本の論理レーンを有する伝送装置のスキュー調整部の構成を示す図である。
図1は、本発明の実施形態の伝送装置が使用される光伝送システムの一例を示す。伝送装置1A、1Bは、それぞれ、クライアント装置2のデータを収容することができる。また、伝送装置1A、1Bは、光伝送路3により接続されている。
伝送装置(送信器)1Aは、クライアント装置2から送信されるクライアントデータを格納するフレームを生成する。そして、伝送装置1Aは、光伝送路3を介してこのフレームを伝送装置1Bへ送信する。伝送装置(受信器)1Bは、伝送装置1Aから受信するフレームからクライアントデータを再生する。そして、伝送装置1Bは、再生したクライアントデータを対応するクライアント装置2へ転送する。
以下の説明では、伝送装置1Aを送信側の伝送装置と呼ぶことがある。また、伝送装置1Bを受信側の伝送装置と呼ぶことがある。ただし、伝送装置1Bは、伝送装置1Aへ光信号を送信する機能を有していてもよい。また、伝送装置1Aは、伝送装置1Bから光信号を受信する機能を有していてもよい。
伝送装置1A、1B間で伝送されるフレームは、ITUで勧告されているOTUフレームである。クライアントデータは、OTUフレームのペイロード領域に格納されて伝送される。
図2は、OTUフレームの構成を示す。OTUフレームは、図2に示すように、4080バイト×4行の構成を有する。第1〜第16バイトには、監視制御情報が格納される。監視制御情報は、OTUオーバヘッド、ODU(Optical channel Data Unit)オーバヘッド、OPU(Optical channel Payload Unit)オーバヘッドを含む。第17〜第3824バイトは、ペイロード領域であり、クライアントデータが格納される。第3825〜第4080バイトには、FEC(Forward Error Correction)が挿入される。
OTUをサポートする伝送装置は、複数の光信号を並列に伝送することができる。たとえば、OTU3をサポートする伝送装置は、4本の10Gbps光インターフェースを用いて並列伝送を行なう。また、OTU4をサポートする伝送装置は、10本の10Gbps光インターフェース(または、4本の25Gbps光インターフェース)を用いて並列伝送を行なう。
図3は、OTUの並列伝送について説明する図である。図3に示す例では、約100GbpsのOTU4フレームが10本の10Gbps光インターフェースを介して伝送される。
この場合、送信側において、OTUフレームは、複数の論理レーンへと変換される。この変換は、論理レーン分配(LLD:Logical Lane Distribution)とも呼ばれる。論理レーンとは、OTUフレームを16バイト毎に並列化した後の各データ列のことである。この論理レーンの数は、ITU−T(G.709勧告)において標準化されている。例えば、OTU3では4本の論理レーン、OTU4では20本の論理レーンとして標準化されている。
多重化器(MUX)は、上述した複数の論理レーンから光インターフェースの並列数へ変換するために、複数の論理レーンの信号を多重化する。図3では、20本の論理レーンに対して2本の論理レーン毎に信号を多重化し、10本の光インターフェース用の信号を作る。そして、光モジュール(E/O)は、多重化された信号を光信号に変換して出力する。この例では、各光信号のビットレートは、約10Gbpsである。
受信側において、光モジュール(O/E)および逆多重化器(DMUX)により、各論理レーンの信号が再生される。フレーム同期部は、論理レーン毎に、同期を確立する。スキュー調整部は、論理レーン間のタイミング誤差(すなわち、スキュー)を補償する。そして、フレーム再生部は、複数の論理レーンの出力信号からOTUフレームを再生する。
上記並列伝送において、OTUフレームは、図4に示すように、16バイト毎に分割されて複数の論理レーンに分配される。以下の説明では、OTUフレームを16バイト毎に分割される。この場合、この16バイト毎のデータを、本明細書中では「フレームエレメント」と呼ぶ。すなわち、OTUフレームは、255×4個のフレームエレメントに分割される。また、図4において、各フレームエレメント内の2つの数字は、そのフレームエレメントの先頭および末尾の位置を表す。例えば、「1:16」は、フレームエレメントがOTUフレームの第1〜第16バイトの情報を格納していることを表す。
フレーム同期は、OTUオーバヘッド内のFAS(Frame Alignment Signal)により確立される。FASは、予め決められたデータパターン(例:F6 F6 F6 28 28 28)を有する6バイトの情報である。ここで、OTUオーバヘッドは、図2に示すように、OTUフレームの第1行の第1〜第14バイトに格納される。よって、OTUフレームがフレームエレメントに分割されると、FASは、図4に示すように、フレームエレメント「1:16」に配置されることになる。
図5は、OTUフレームを複数の論理レーンへ分配する方法を説明する図である。OTUフレームは、図4に示すフレームエレメントに分割されて、論理レーン#01〜#20へ順番に分配される。このとき、まず、第1行のフレームエレメントが順番に論理レーン#01〜#20に分配され、その後、第2、第3、第4行のフレームエレメントが順番に論理レーン#01〜#20に分配される。例えば、第1サイクルにおいて、フレームエレメント「1:16」〜「305:320」が論理レーン#01〜#20に分配される。なお、「サイクル」は、ここでは、各論理レーンで16バイトの情報を伝送するための期間に相当する。
OTUフレームは、図4に示すように、16320バイトの情報を格納する。よって、OTUフレームを論理レーン#01〜#20に分配する構成では、図5に示すように、OTUフレームは51サイクルで伝送される。このとき、OTUフレームの末尾部分(すなわち、フレームエレメント「16305:16320」は、論理レーン#20に分配される。
上述のように、1つのOTUフレームは、論理レーン#01〜#20上では、51サイクルで伝送される。したがって、図5に示すように、あるOTUフレーム(以下、OTUフレーム1)が第1〜第51サイクルで伝送される場合、次のOTUフレーム(以下、OTUフレーム2)は第52〜第102サイクルで伝送される。
フレーム同期は、上述したように、FASによって確立される。図5に示す例では、OTUフレーム1のFASは、論理レーン#01に配置されている。ただし、OTUフレームが複数の論理レーンに分配される伝送方式では、論理レーン毎に同期を確立することが要求される。すなわち、各論理レーンにFASが配置されていることが要求される。
このため、伝送装置は、OTUフレーム2を論理レーン#01〜#20に分配するときは、OTUフレームの先頭部分(すなわち、フレームエレメント「1:16」)を論理レーン#02に配置する。すなわち、OTUフレーム2は、図5に示すように、論理レーン#02から分配が開始される。同様に、例えば、OTUフレーム3は、論理レーン#03から分配が開始され、OTUフレーム20は、論理レーン#20から分配が開始される。なお、OTUフレーム毎に分配開始レーンを1つずつシフトさせる処理は、本明細書中では「ローテーション」と呼ぶ。
フレーム同期を確立するためのFASには、LLM(Logical Lane Marker)が付与される。LLMは、ローテーションが実行される毎に1ずつインクリメントされる。たとえば、図5において、OTUフレーム1のFASに付与されているLLMが「0」である場合、OTUフレーム2のLLMは「1」になり、OTUフレーム3のLLMは「2」になる。そして、LLMは、受信側の伝送装置において、論理レーンを識別するために使用される。
上述のように、OTUフレームが複数の論理レーンに分配される伝送方式においては、各論理レーンに順番にFASが配置されるように、ローテーションが行われる。受信側の伝送装置は、FASを利用して論理レーン毎に同期を確立し、LLMを利用して各論理レーン番号を識別する。そして、各論理レーンのデータをフレームエレメント単位で多重することでOTUフレームが再生される。
図6は、論理レーンの同期について説明する図である。論理レーンの同期は、各論理レーンにおいてそれぞれ一定の間隔でFASを検出することにより確立される。例えば、20本の論理レーン#01〜#20を有する伝送方式では、図5または図6に示すように、各論理レーンにおいて、20OTUフレーム間隔(すなわち、1020サイクル)でFASが挿入されている。したがって、受信側の伝送装置は、各論理レーンにおいて1020サイクルでFASが検出されているときは、各論理レーンの同期が確立していると判定する。
光ネットワークのさらなる高速化および大容量化が要求されている。このため、OTUにおいても、並列に伝送される光信号の数を増加させる構成が検討されている。
例えば、実用化されているOTU4のビットレートは、約100Gbpsである。これに対して、現在、400Gbpsおよび1Tbpsの帯域を有するOTU伝送方式が検討されている。ところが、現在の技術では、光モジュール(E/O素子およびO/E素子)の高速化には限界がある。このため、超高速伝送は、図7に示すように、10Gbps〜100Gbpsの光モジュールを並列化することで実現される。
100Gbps伝送は、例えば「10Gbps×10」「25Gbps×4」または「100Gbps×1」により実現されている。ここで、「10Gbps×10」は、10個の10Gbps光モジュールを並列化する構成を表している。他の表記も同様である。そして、伝送装置が上述の3つの構成をサポートするためには、伝送装置内の論理レーンの数は、並列化される光モジュールの個数の最小公倍数とする必要がある。したがって、OTUで100Gbps伝送を提供するためには、図3または図5に示すように、伝送装置内には20本の論理レーンが設けられる。
400Gbps伝送は、例えば「10Gbps×40」「25Gbps×16」「40Gbps×10」「50Gbps×8」または「100Gbps×4」といった構成により実現されることが予想される。ここで、40、16、10、8、4の最小公倍数は、80である。よって、この場合、論理レーンの数は80である。ただし、伝送装置が「25Gbps×16」をサポートしない場合は、論理レーンの数は40でもよい。
1Tbps伝送は、例えば「10Gbps×100」「25Gbps×40」「40Gbps×25」「50Gbps×20」または「100Gbps×10」といった構成によりされることが予想される。ここで、100、40、25、20、10の最小公倍数は、200である。よって、この場合、論理レーンの数は200である。ただし、伝送装置が「25Gbps×40」をサポートしない場合は、論理レーンの数は100でもよい。
ところが、論理レーンの数が増加すると、受信側の伝送装置においてOTUフレームの処理時間が長くなることがある。例えば、伝送レートが100Gbpsから400Gbpsへ高速化したときに、論理レーンの数が20から40へ増加すると、フレーム同期に要する時間が長くなる。
図8〜図9は、OTUフレームを40本の論理レーンへ分配する方法を説明する図である。この場合、第1サイクルにおいて、OTUフレーム1のフレームエレメント「1:16」〜「625:640」は、論理レーン#01〜#40に分配される。以下、同様に、各フレームエレメントが順番に論理レーン#01〜#40に分配される。そうすると、OTUフレーム1の最後のフレームエレメント(すなわち、フレームエレメント「16305:16320」)は、第26サイクルの論理レーン#20に分配される。
このとき、第26サイクルの論理レーン#21〜#40には、フレームエレメントが分配されていない。このため、OTUフレーム2の最初のフレームエレメント(すなわち、フレームエレメント「1:16」)は、第26サイクルの論理レーン#21に分配されることになる。すなわち、OTUフレーム1の最後のフレームエレメントおよびOTUフレーム2の最初のフレームエレメントは、同じサイクル内に配置される。この場合、OTUフレーム1からOTUフレーム2へ処理が移行するときに、ローテーションは実行されない。
この後、OTUフレーム2の残りのフレームエレメントが順番に論理レーンに分配される。この結果、OTUフレーム2の最後のフレームエレメント(すなわち、フレームエレメント「16305:16320」)は、論理レーン#40に分配される。
このとき、第51サイクルの全ての論理レーン#01〜#40にそれぞれフレームエレメントが分配されている。このため、OTUフレーム3の最初のフレームエレメントは、次のサイクル(すなわち、第52サイクル)に配置される。すなわち、OTUフレーム2の最後のフレームエレメントおよびOTUフレーム3の最初のフレームエレメントは、異なるサイクル内に配置される。この場合、OTUフレーム3の論理レーンへの分配を開始するときに、ローテーションが実行される。例えば、OTUフレーム3の最初のフレームエレメント(すなわち、フレームエレメント「1:16」)は、論理レーン#01ではなく、論理レーン#02に配置される。以下、同様に、OTUフレーム3の残りのフレームエレメント、および後続のOTUフレームのフレームエレメントが論理レーン#01〜#40に分配される。
このように、図8〜図9に示す例では、2個のOTUフレームが論理レーン#01〜#40に分配される毎に、ローテーションが実行される。以下の説明では、ローテーションが実行された後の1番目のOTUフレームが有するFASを「FAS1」と呼び、2番目のOTUフレームが有するFASを「FAS2」と呼ぶことにする。
この場合、OTUフレーム1、3、5、...のFAS1が、順番に、論理レーン#01、#02、#03、...に配置される。そして、OTUフレーム79のFAS1が論理レーン#40に配置される。一方、OTUフレーム2、4、6、...のFAS2が、順番に、論理レーン#21、#22、#23、...に配置される。そして、OTUフレーム80のFAS2が論理レーン#20に配置される。
このように、図8〜図9に示す例では、各論理レーンにおいて、2040サイクル毎にFAS1が挿入されている。また、FAS2も、各論理レーンにおいて2040サイクル毎に挿入されている。
ここで、フレーム同期を確立するためのFASには、上述したように、LLMが付与される。LLMは、ローテーションが実行される毎に1ずつインクリメントされる。したがって、図8〜図9に示す実施例では、たとえば、OTUフレーム1のFAS1に付与されているLLMが「0」である場合、OTUフレーム3のFAS1に付与されているLLMが「1」になる。この場合、受信側の伝送装置は、「LLM=0」から論理レーン#01を識別し、「LLM=1」から論理レーン#02を識別できる。
ところが、OTUフレーム2、4、6、...に対してはローテーションが実行されないので、FAS2に付与されているLLMの値は、直前のFAS1のLLMの値と同じである。例えば、OTUフレーム1のFAS1に付与されるLLMおよびOTUフレーム2のFAS2に付与されるLLMは、いずれも「0」である。このため、FAS1に付与されているLLMを利用して論理レーンが識別される構成では、FAS2に付与されているLLMを利用して論理レーンを識別することはできない。したがって、FAS2は、各論理レーンを識別するために使用されない。
このように、40本の論理レーン#01〜#40を利用して400GbpsのOTUフレームを伝送する場合、FAS1のみを利用して、フレーム同期の確立および論理レーンの識別が行われる。ここで、FAS1は、図8〜図9に示すように、各論理レーンにおいて、2040サイクル毎に挿入されている。したがって、受信側の伝送装置は、各論理レーンにおいて2040サイクルでFAS1が検出されているときは、各論理レーンの同期が確立していると判定する。これに対して、20本の論理レーン#01〜#20を利用して100GbpsのOTUフレームを伝送する場合、図5〜図6を参照しながら説明したように、受信側の伝送装置は、各論理レーンにおいて1020サイクルで同期を検出できる。すなわち、伝送レートの高速化に伴って論理レーンの数が増加すると、受信側の伝送装置において同期を確立するために要する時間が長くなることがある。
そこで、本発明の実施形態の伝送装置は、フレームを伝送する論理レーンの数が増加した場合であっても、フレーム処理時間(例えば、同期確立に要する時間)が長くならないようにするための機能および構成を有する。
図10は、送信側の伝送装置の構成を示す。この伝送装置10は、図1に示す伝送装置1Aに対応する。
図10に示す実施例では、伝送装置10に400GbpsのOTUフレームが入力される。このOTUフレームのペイロードには、クライアントデータが格納されている。なお、伝送装置10は、図示しないが、クライアントデータを格納するOTUフレームを生成するフレーマを内蔵していてもよい。また、伝送装置10は、40本の論理レーン#01〜#40を提供する。各論理レーン伝送レートは、約10Gbpsである。
伝送装置10は、フレーム分配器11、多重化器(MUX)12a〜12d、光モジュール(E/O)13a〜13dを有する。そして、入力OTUフレームは、フレーム分配器11に導かれる。
フレーム分配器11は、入力OTUフレームに、グループ識別情報およびレーン識別情報を付与する。グループ識別情報は、論理レーン#01〜#40をグループ化することにより得られる複数の論理レーングループを識別する。図10に示す例では、論理レーン#01〜#40は、2つの論理レーングループ(LG1、LG2)にグループ化されている。よって、OTUフレームには、「LG1」または「LG2」を識別するグループ識別情報が付与される。また、レーン識別情報は、論理レーングループ内で論理レーンを識別する。
図11は、グループ識別情報およびレーン識別情報の配置について説明する図である。グループ識別情報およびレーン識別情報は、OTUオーバヘッドに挿入される。OTUオーバヘッドは、OTUフレームの第1行の第1〜第14バイトに配置されている。
OTUオーバヘッドの第1〜第6バイトには、FAS(Frame Alignment Signal)が格納される。FASは、受信側の伝送装置において、フレーム同期を確立するために使用される。すなわち、FASは、同期情報の一例である。また、OTUオーバヘッドの第7バイトには、MFAS(Multi Frame Alignment Signal)が格納される。MFASは、OTUフレーム毎にインクリメントされる。OTUオーバヘッドの第13〜第14バイトは、リザーブ領域である。
グループ識別情報は、以下の説明では、レーングループID(LGID)と呼ぶことにする。また、レーングループIDで識別される論理レーングループを、レーングループと呼ぶ。さらに、レーン識別情報は、LLM(Logical Lane Marker)で表される。
なお、レーングループは、「1」から順番にカウントされる。これに対して、レーングループIDは、「0」から順番に生成される。したがって、例えば、レーングループLG1、LG2は、それぞれ「LGID=0」「LGID=1」によって識別される。
レーングループの数が2n個であるときは、MFASの一部のビットを使用してレーングループIDが実現される。例えば、レーングループの数が2個であるときは、MFASの下位1ビットを使用して各グループが識別される。この場合、レーングループIDの値は、フレーム毎に、交互に、「0」または「1」が与えられる。また、レーングループの数が4個であれば、MFASの下位2ビットを使用して各グループが識別される。この場合、レーングループIDの値は、フレーム毎に、順番に「0」〜「3」が与えられる。
レーングループの数が2n個でないときは、レーングループIDは、リザーブ領域に挿入される。一例としては、レーングループIDは、OTUオーバヘッドの第13バイトに挿入される。なお、レーングループの数がL個である場合、レーングループIDの値は、フレーム毎に、順番に「0」〜「L−1」が与えられる。
論理レーンを識別するためのLLMは、レーングループの数にかかわらず、OTUオーバヘッドの第6バイトに挿入される。LLMは、上述のローテーションが行われる毎に、インクリメントされる。ここで、各レーングループ内の論理レーンの数がNである場合、LLMの値は、例えば、順番に「0」〜「N−1」となる。ただし、LLMが取り得る値の範囲は、「0」〜「N−1」に限定されるものではない。たとえば、LLMの値は、Nの整数倍を周期とするカウンタにより提供されるようにしてもよい。一例として、各レーングループ内の論理レーンの数が20である場合、LLMの値は、「0」〜「239」をサイクリックにカウントするカウンタにより提供される。
フレーム分配器11は、グループ識別情報(すなわち、レーングループID)およびレーン識別情報(すなわち、LLM)が付与されたフレームを複数のフレームエレメントに分割して論理レーン#01〜#40に分配する。このとき、OTUフレームは、図4に示すように、16バイトのフレームエレメントに分割される。
ここで、レーングループIDは、図10に示すレーングループLG1またはLG2を識別する。また、OTUフレームの最初のフレームエレメントを挿入すべき論理レーン(以下、論理レーンx)は、LLMに対して下記の演算を実行することにより特定される。
x=LLM mod20 +1
すなわち、論理レーンxは、LLMを20で割り算したときの余りに1を加算することにより得られる。例えば、LLM=10であれば、x=11が得られる。ただし、この値xは、レーングループ内で論理レーンを識別する。よって、例えば、「レーングループID=0」および「LLM=10」であれば、レーングループLG1の中の11番目の論理レーン(すなわち、論理レーン#11)が特定される。また、「レーングループID=1」および「LLM=10」であれば、レーングループLG2の中の11番目の論理レーン(すなわち、論理レーン#31)が特定される。
フレーム分配器11は、OTUフレームの最初のフレームエレメントを、上述のようにして特定される論理レーンへ導く。そして、フレーム分配器11は、そのOTUフレームの他のフレームエレメントを順番に論理レーン#01〜#40へ分配する。
図12〜図13は、フレーム分配器11による分配の一例を示す図である。ここでは、フレーム分配器11は、OTUフレーム1に「レーングループID=0」及び「LLM=0」を付与し、OTUフレーム2に「レーングループID=1」及び「LLM=0」を付与し、OTUフレーム3に「レーングループID=0」及び「LLM=1」を付与し、OTUフレーム4に「レーングループID=1」及び「LLM=1」を付与したものとする。
フレーム分配器11は、OTUフレーム1の最初のフレームエレメント(すなわち、フレームエレメント「1:16」)を、レーングループLG1内の論理レーン#01に配置する。また、フレーム分配器11は、OTUフレーム1の残りフレームエレメントを、論理レーン#02から順番に、論理レーン#01〜#40に分配する。この結果、OTUフレーム1の最後のフレームエレメント(すなわち、フレームエレメント「16305:16320」)は、論理レーン#20に配置される。
続いて、フレーム分配器11は、OTUフレーム2の最初のフレームエレメント「1:16」を、レーングループLG2内の論理レーン#21に配置する。また、フレーム分配器11は、OTUフレーム2の残りフレームエレメントを、論理レーン#22から順番に、論理レーン#01〜#40に分配する。この結果、OTUフレーム2の最後のフレームエレメント「16305:16320」は、論理レーン#40に配置される。
このように、この例では、2個のOTUフレームを順番に論理レーン#01〜#40に分配すると、最後のサイクル(すなわち、第51サイクル)では、すべての論理レーンにフレームエレメントが分配されることになる。したがって、ローテーションは、2OTUフレーム毎に実行される。なお、ローテーションは、例えば、次のOTUフレームに付与すべきLLMをインクリメントすることにより実現される。この実施例では、OTUフレーム3に「LLM=1」が付与されている。
フレーム分配器11は、OTUフレーム3の最初のフレームエレメント「1:16」を、レーングループLG1内の論理レーン#2に導く。また、フレーム分配器11は、OTUフレーム3の残りフレームエレメントを、論理レーン#3から順番に、論理レーン#01〜#40に分配する。この結果、OTUフレーム3の最後のフレームエレメント「16305:16320」は、論理レーン#21に配置される。
続いて、フレーム分配器11は、OTUフレーム4の最初のフレームエレメント「1:16」を、レーングループLG2内の論理レーン#22に導く。また、フレーム分配器11は、OTUフレーム4の残りフレームエレメントを、論理レーン#23から順番に、論理レーン#01〜#40に分配する。この結果、OTUフレーム4の最後のフレームエレメント「16305:16320」は、論理レーン#01に配置される。
以降、同様に、2OTUフレーム毎にローテーションが実行される。すなわち、OTUフレーム39に「レーングループID=0」および「LLM=19」が付与され、OTUフレーム40に「レーングループID=1」および「LLM=19」が付与される。
そうすると、フレーム分配器11は、OTUフレーム39の最初のフレームエレメント「1:16」を、レーングループLG1内の論理レーン#20に配置する。また、フレーム分配器11は、OTUフレーム39の残りフレームエレメントを、論理レーン#21から順番に、論理レーン#01〜#40に分配する。この結果、OTUフレーム39の最後のフレームエレメント「16305:16320」は、論理レーン#39に配置される。
また、フレーム分配器11は、OTUフレーム40の最初のフレームエレメント「1:16」を、レーングループLG2内の論理レーン#40に配置する。また、フレーム分配器11は、OTUフレーム40の残りフレームエレメントを、論理レーン#01から順番に、論理レーン#01〜#40に分配する。この結果、OTUフレーム40の最後のフレームエレメント「16305:16320」は、論理レーン#19に配置される。
ここで、各OTUフレームの同期情報(すなわち、FAS)は、OTUオーバヘッドに格納されている。したがって、各OTUフレームのFASは、フレームエレメント「1:16」に格納されることになる。なお、フレームエレメント「1:16」には、レーングループIDおよびLLMも格納されている。
このように、伝送装置10においては、2OTUフレーム毎(すなわち、51サイクル毎)にローテーションが実行される。したがって、論理レーン#01〜#20を含むレーングループLG1において、FASが配置される論理レーンは、51サイクル毎にシフトしてゆく。例えば、第1サイクルにおいて論理レーン#01にFASが配置され、第52サイクルにおいて論理レーン#02にFASが配置されている。そして、第1021サイクルにおいて、再び、論理レーン#01にFASが配置される。なお、図12〜図13では、レーングループLG1に配置されるFASは「FAS1」と表記されている。
同様に、論理レーン#21〜#40を含むレーングループLG2においても、FASが配置される論理レーンは、51サイクル毎にシフトしてゆく。例えば、第26サイクルにおいて論理レーン#21にFASが配置され、第77サイクルにおいて論理レーン#22にFASが配置されている。そして、第1046サイクルにおいて、再び、論理レーン#21にFASが配置される。なお、図12〜図13では、レーングループLG2に配置されるFASは「FAS2」と表記されている。
図10に戻る。多重化器12a〜12dは、それぞれ、対応する論理レーンの信号を多重化する。論理レーンの多重化は、通常、同じレーングループ内で行われる。図10に示す例では、多重化器12aは論理レーン#01〜#10の信号を多重化し、多重化器12bは論理レーン#11〜#20の信号を多重化し、多重化器12cは論理レーン#21〜#30の信号を多重化し、多重化器12dは論理レーン#31〜#40の信号を多重化する。すなわち、LG1では、多重化器12a、12bによってそれぞれ10多重化が行われ、LG2では、多重化器12c、12dによってそれぞれ10多重化が行われる。ただし、本発明の伝送装置は、図10に示す構成に限定されるものではなく、異なるレーングループに属する論理レーンを多重化してもよい。
光モジュール13a〜13dは、それぞれ、多重化器12a〜12dの出力信号を光信号に変換する。各光モジュール13a〜13dは、約100Gbpsの帯域を有するE/O素子を含む。そして、光モジュール13a〜13dにより生成される光信号は、それぞれ、光伝送路3a〜3dを介して受信側の伝送装置(図1では、伝送装置1B)へ伝送される。
図14は、フレーム分配器11の構成を示す。フレーム分配器11は、図14に示すように、識別情報付与部21、フレーム分割部22、セレクタ23、およびバッファ#1〜#Mを有する。Mは、論理レーンの総数を表す。図10に示す例では、M=40である。Nは、各レーングループ内の論理レーンの数を表す。図10に示す例では、N=20である。Lは、レーングループの数を表す。図10に示す例では、L=2である。
識別情報付与部21は、各入力OTUフレームにLLMを付与する。また、レーングループの数が2n個でない場合は、識別情報付与部21は、各入力OTNフレームにさらにレーングループIDを付与する。以下、図15のフローチャートを参照しながら、識別情報付与部21の処理を説明する。なお、この例では、MFASの下位1ビットが、レーングループIDとして使用されるものとする。
S1において、識別情報付与部21は、新たなOTUフレームを検出する。このとき、識別情報付与部21は、例えば、入力ビット列からFASを検出することにより、新たなOTUフレームを検出する。なお、FASのビットパターンは、予め決められている。
S2において、識別情報付与部21は、MFASを検出する。なお、MFASは、図示しないが、OTUフレームを形成する回路でインクリメントされる。また、1つの実施例においては、レーングループIDとして使用されるMFASの中のビットは、初期条件として、「すべてゼロ」に設定される。
ここで、レーングループの数が2n個であるときは、図11を参照しながら説明したように、MFASの一部がレーングループIDとして使用される。この実施例では、レーングループの数が2個であり、MFASの下位1ビットがレーングループIDとして使用される。また、レーングループの数が2n個でない場合は、識別情報付与部21は、レーングループIDをインクリメントする。
なお、MFASは、8ビットで表される。したがって、MFASは、256OTUフレーム毎にゼロに戻る。ただし、MFASの下位1ビットは、フレーム毎に、交互に「0」「1」を繰り返す。すなわち、MFASの下位1ビットは、2OTUフレーム毎にゼロに戻る。ただし、レーングループの数がL(2nを除く)である場合は、レーングループIDの値は、上述したように、フレーム毎に、順番に「0」〜「L−1」が与えられる。
S3において、識別情報付与部21は、レーングループIDがゼロであるか否かを判定する。この例では、MFASの下位1ビットが、レーングループIDとして使用される。したがって、識別情報付与部21は、MFASの下位1ビットがゼロであるか否かを判定する。
レーングループID(すなわち、MFASの下位1ビット)がゼロであれば、識別情報付与部21は、S4において、LLMをインクリメントする。一方、レーングループIDがゼロでなければ、S4の処理はスキップされる。この場合、LLMの値は変化しない。
レーングループの数が2n個であるときは、S5において、識別情報付与部21は、S2〜S4において得られるLLMを、入力OTMフレームに付与する。このとき、識別情報付与部21は、S2〜S4において得られるLLMを、OTUオーバヘッドの第6バイトに書き込む。
また、レーングループの数が2n個出ない場合は、S5において、識別情報付与部21は、S2〜S4において得られるLGIDおよびLLMを、入力OTMフレームに付与する。このとき、識別情報付与部21は、S2〜S4において得られるLLMをOTUオーバヘッドの第6バイトに書き込み、LGIDをOTUオーバヘッドの第13バイトに書き込む。
識別情報付与部21は、OTUフレームを受信する毎に、S1〜S5を実行する。この結果、各入力OTUフレームにレーングループIDおよびLLMが付与される。
一例を示す。ここでは、初期条件として「MFAS=0」であるときに「LLM=0」が与えられ、ローテーションが開始されるものとする。この場合、例えば、入力OTUフレーム1〜10に対して、順番に、下記の識別情報が付与される。LGIDは、レーングループIDを意味する。
OTUフレーム1:LGID=0、LLM=0
OTUフレーム2:LGID=1、LLM=0
OTUフレーム3:LGID=0、LLM=1
OTUフレーム4:LGID=1、LLM=1
OTUフレーム5:LGID=0、LLM=2
OTUフレーム6:LGID=1、LLM=2
OTUフレーム7:LGID=0、LLM=3
OTUフレーム8:LGID=1、LLM=3
OTUフレーム9:LGID=0、LLM=4
OTUフレーム10:LGID=1、LLM=4
なお、レーングループの数が4個である場合は、MFASの下位2ビットがレーングループIDとして使用される。この場合、入力OTUフレーム1〜10に対して、順番に、下記の識別情報が付与される。
OTUフレーム1:LGID=0、LLM=0
OTUフレーム2:LGID=1、LLM=0
OTUフレーム3:LGID=2、LLM=0
OTUフレーム4:LGID=3、LLM=0
OTUフレーム5:LGID=0、LLM=1
OTUフレーム6:LGID=1、LLM=1
OTUフレーム7:LGID=2、LLM=1
OTUフレーム8:LGID=3、LLM=1
OTUフレーム9:LGID=0、LLM=2
OTUフレーム10:LGID=1、LLM=2
レーングループの数が2n個でない場合は、図15に示すS2において、レーングループIDがインクリメントされる。また、S3において、レーングループIDがゼロか否かが判定される。一例として、レーングループの数が3個であるときは、入力OTUフレーム1〜10に対して、順番に、下記の識別情報が付与される。
OTUフレーム1:LGID=0、LLM=0
OTUフレーム2:LGID=1、LLM=0
OTUフレーム3:LGID=2、LLM=0
OTUフレーム4:LGID=0、LLM=1
OTUフレーム5:LGID=1、LLM=1
OTUフレーム6:LGID=2、LLM=1
OTUフレーム7:LGID=0、LLM=2
OTUフレーム8:LGID=1、LLM=2
OTUフレーム9:LGID=2、LLM=2
OTUフレーム10:LGID=0、LLM=3
このように、識別情報付与部21は、各入力OTUフレームにLLMを付与する。このとき、レーングループの数が2n個でない場合は、識別情報付与部21は、各入力OTUフレームにさらにレーングループIDを付与する。なお、レーングループの数が2n個である場合は、MFASによってレーングループIDが表される。そして、識別情報付与部21によりLLM(及び、レーングループID)が付与されたOTNフレームは、フレーム分割部22に導かれる。
図14に戻る。フレーム分割部22は、フレームを複数のフレームエレメントに分割する。OTUフレームは、図4に示すように、16バイトのフレームエレメントに分割される。ここで、同期情報FAS、レーングループID、LLMは、OTUフレームを分割することにより得られる複数のフレームエレメントの中の最初のフレームエレメントに格納される。
セレクタ23は、レーングループIDおよびLLMに基づいて、フレーム分割部22から出力されるフレームエレメントを順番にバッファ#1〜#Mに分配する。ここで、各バッファ#1〜#Mは、それぞれ1本の論理レーンに対応する。例えば、M=40である場合は、バッファ#1〜#40は、論理レーン#01〜#40に対応する。よって、フレーム分配器11は、フレームエレメントをバッファ#1〜#Mに分配することにより、複数の論理レーンにフレームエレメントを分配する処理を実現することができる。
このように、各バッファ#1〜#Mは、それぞれ1本の論理レーンに対応する。したがって、フレームエレメントをバッファ#1〜#Mに分配する処理は、実質的に、複数の論理レーンにフレームエレメントを分配する処理と等価である。複数の論理レーンにフレームエレメントを分配する処理については、図10〜図13を参照しながら説明したので、説明は省略する。バッファ#1〜#Mに格納されているフレームエレメントは、不図示の読出し回路により読み出され、多重化器12a〜12dへ導かれる。
このように、伝送装置10は、各入力OTUフレームにレーングループIDおよびLLMを付与する。また、伝送装置10は、OTUフレームをフレームセグメントに分解して複数の論理レーン#01〜#40に分配する。そして、伝送装置10は、論理レーン#01〜#40の信号を光伝送路3a〜3dへ出力する。
図16は、受信側の伝送装置の構成を示す。この伝送装置30は、図1に示す伝送装置1Bに対応する。また、伝送措置30は、図10に示す伝送装置10から送信される光信号を光伝送路3a〜3dを介して受信する。
伝送装置30は、光モジュール(O/E)31a〜31d、逆多重化器(DMUX)32a〜32d、フレーム同期部33、論理レーン並べ替え部34、スキュー調整部35、およびフレーム再生部36を有する。光モジュール31a〜31dは、それぞれ、光伝送路3a〜3dを介して受信する光信号を電気信号に変換する。各光モジュール31a〜31dは、100Gbpsの帯域を有するO/E素子を含む。逆多重化器32a〜32dは、それぞれ、光モジュール31a〜31dの出力信号を逆多重化する。ここで、逆多重化器32a〜32dは、それぞれ、送信側の伝送装置10に設けられている多重化器12a〜12dの逆処理を行う。したがって、この例では、各逆多重化器32a〜32dは、入力信号を逆多重化して10個のビット列信号を出力する。
フレーム同期部33には、各逆多重化器32a〜32dから、10個のビット列信号が入力される。したがって、フレーム同期部33には、合計で40個のビット列信号が入力される。このとき、フレーム同期部33には、図12〜図13に示す論理レーン#01〜#40の信号が入力される。
フレーム同期部33は、論理レーン毎に、FASを検出することで同期を確立する。ここで、図10に示す送信側の伝送装置10においては、ローテーションによって各論理レーンにFASが挿入されている。具体的には、図17に示すように、各論理レーンにおいて、1020サイクル間隔でFASが挿入される。
例えば、第1サイクルにおいて論理レーン#01にFASが挿入されるものとする。この場合、第26サイクルにおいて論理レーン#21にFASが挿入され、第52サイクルにおいて論理レーン#02にFASが挿入され、第77サイクルにおいて論理レーン#22にFASが挿入される。そうすると、第1021サイクルにおいて論理レーン#1にFASが挿入され、第1046サイクルにおいて論理レーン#21にFASが挿入され、第1072サイクルにおいて論理レーン#02にFASが挿入され、第1092サイクルにおいて論理レーン#22にFASが挿入される。
このように、伝送装置10により生成される各論理レーンの信号は、1020サイクル間隔でFASを有している。したがって、フレーム同期部33は、40本のビット列信号のそれぞれにおいてFASパターンをモニタする。そして、フレーム同期部33は、すべてのビット列信号において1020サイクル間隔でFASを検出すると、フレーム同期が確立したと判定する。
FASのビットパターンは、例えば、「F6 F6 F6 28 28 28」である。ただし、伝送装置10、30は、FAS領域の第6バイトをLLMとして使用することがある。したがって、フレーム同期部33は、FAS領域の第1〜第5バイトを利用して同期検出を行うようにしてもよい。
伝送装置30は、上述のようにして全ての論理レーンの同期を確立することができる。ただし、伝送装置30においてOTUフレームを再生するためには、論理レーン#01〜#40が正しく並んでいる必要がある。
伝送装置10から伝送装置30へ信号を伝送するシステムを構築するときに、通常は、光モジュール13aと31a、光モジュール13bと31b、光モジュール13cと31c、光モジュール13dと31dとがそれぞれ接続される。すなわち、送信側および受信側において、レーングループが互いに同じ並び順になるように構成される。しかし、各逆多重化器32a〜32dは、単に受信信号の逆多重化を行なうだけで、レーン番号順に論理レーンを構成するわけではない。このため、受信側で構成される論理レーンは、送信側と同じ並び順にならない場合もある。この場合、受信側の伝送装置30は、受信信号からOTUフレームを再生できない。
また、送信側と受信側との間で光モジュールが上述のように正しく接続されない場合もある。この場合、受信側でのレーングループが送信側と同じ並び順にならないため、受信側の伝送装置30は、受信信号からOTUフレームを再生できない。
この問題を解決するために、論理レーン並べ替え部34は、送信側の伝送装置10において各論理レーンに挿入されるレーングループIDおよびLLMを利用して、受信側での論理レーンの並び順が送信側と同じになるように、論理レーンの並べ替えを行う。なお、レーングループIDおよびLLMは、図11を参照しながら説明したように、FASと同じフレームエレメントに格納されている。
図18は、論理レーン並べ替え部34の構成を示す。論理レーン並べ替え部34は、LGID検出部34a〜34d、LGIDソート部34e、LLMソート部34f、34gを有する。LGID検出部34aは、逆多重化部32aによって得られる10個の受信信号からそれぞれレーングループIDを検出する。同様に、LGID検出部34b〜32dは、それぞれ、逆多重化部32b〜32dの各出力信号からレーングループIDを検出する。LGIDソート部34eは、LGID検出部34a〜34dによって検出されたレーングループIDに基づいて、40個の受信信号をソートする。そして、LGIDソート部34eは、「LGID=0」が付与されている信号をLLMソート部34fに導き、「LGID=1」が付与されている信号をLLMソート部34gに導く。LLMソート部34fは、「LGID=0」が付与されている信号を、各受信信号に付与されているLLMに基づいてソートする。同様に、LLMソート部34gは、「LGID=1」が付与されている信号を、各受信信号に付与されているLLMに基づいてソートする。
図19は、論理レーン並べ替え部34の動作を説明する図である。ここでは、40本の論理レーンが10本ずつ多重化されるものとする。すなわち、伝送装置10、30間には4本の光伝送路が設けられている。そして、受信側の伝送装置30において、各光伝送路を介して伝送される信号は、10本の逆多重化信号に分離されて論理レーン並べ替え部34に導かれる。したがって、論理レーン並べ替え部34は、40個の入力ポートおよび40個の出力ポートを有する。
送信側の伝送装置10は、上述したように、各OTUフレームにLLMを付与する。また、例えば、レーングループの数が2n個であるときは、各OTUフレームに挿入されているMFASの一部によって、LGIDが表される。そして、このOTUフレームは、フレームエレメントに分割されて論理レーン#01〜#40に分配される。このとき、所定の間隔でローテーションが行われるので、図19に示すように、各論理レーン#01〜#40にLGIDおよびLLMが挿入されることになる。
なお、図19において、LGIDは、レーングループを識別する。この実施例では、LGIDは、「0」まはた「1」である。また、LLM mod20は、LLMの値を20で割り算したときの余りを表す。例えば、LLM=7であれば、LLM mod20=7である。この実施例では、LLM mod20は、0〜19の範囲の値をとり得る。ただし、図19では、図面を見やすくするために「LLM mod20」を単に「LLM」と表記している。
各論理レーン#01〜#40は、LGIDおよびLLMmod20の組合せによって特定される。すなわち、LGID=0であれば、LLM mod20=0〜19は、それぞれ論理レーン#01〜#20を識別する。また、LGID=1であれば、LLM mod20=0〜19は、それぞれ論理レーン#21〜#40を識別する。
図19に示す例では、逆多重化器でのデマックスにより論理レーンの並び順が送信側とは異なっている。この結果、論理レーン並べ替え部34では、レーングループはLG1、LG2の順に並んでいるが、各レーングループ内の論理レーンは番号順に並んでいない。
論理レーン並べ替え部34は、各入力ポートに導かれてくる信号からLGIDおよびLLM mod20を検出する。たとえば、論理レーン並べ替え部34は、1番目の入力ポートの信号から「LGID=0」「LLM mod20=7」を検出し、40番目の入力ポートの信号から「LGID=1」「LLMmod20=14」を検出する。なお、論理レーン並べ替え部34は、LLM mod20を受信するかわりに、LLM値からLLM mod20を計算してもよい。
また、伝送装置10と伝送装置30との間の接続によってはレーングループが入れ替わることもある。このため、論理レーン並べ替え部34は、各入力ポートの信号を、LGIDに基づいてソートする。この例では、論理レーン並べ替え部34は、「LGID=0」が付与されている信号を収集するとともに、「LGID=1」が付与されている信号を収集する。
続いて、論理レーン並べ替え部34は、LGIDによって識別されるグループ内で、各入力信号をLLM mod20に基づいて並べ替える。この例では、「LGID=0」により識別されるグループ内で、「LLM mod20=0」〜「LLM mod20=19」が付与されている入力信号が順番に並べられる。これにより、「LGID=0」により識別されるグループにおいて、「LLM mod20=0」〜「LLM mod20=19」が付与されている入力信号は、1〜20番目の出力ポートに導かれる。同様に、「LGID=1」により識別されるグループ内で、「LLM mod20=0」〜「LLM mod20=19」が付与されている入力信号が順番に並べられる。これにより、「LGID=1」により識別されるグループにおいて、「LLM mod20=0」〜「LLM mod20=19」が付与されている入力信号は、21〜40番目の出力ポートに導かれる。この結果、送信側の伝送装置10と受信側の伝送装置30との間で、論理レーン#01〜#40の並び順が互いに同じになる。
なお、図19に示す例では、LGIDを利用するグループ毎のソートを行った後に、LLM mod20を利用するグループ内のソートが行われるが、本発明はこれに限定されるものではない。例えば、LLM mod20を利用するグループ内のソート行った後に、LGIDを利用するグループ毎のソートを行なってもよい。また、LGIDおよびLLM mod20を利用する1回の処理ですべての論理レーンの並べ替えを実現してもよい。
また、論理レーン並べ替え部34は、例えば、複数の入力ポートおよび複数の出力ポートを有するスイッチ回路を利用して実現してもよい。この場合、各入力ポートの信号から検出されるLGIDおよびLLMに基づいて、複数の入力ポートと複数の出力ポートとの間のパスが決定される。
このように、伝送装置30は論理レーン並べ替え部34を有するので、伝送装置10、30間の光伝送路の接続がどのような場合でも、伝送装置10と伝送装置30との間で論理レーン#01〜#40の並び順が互いに同じになる。したがって、伝送システムを構築する作業が簡単になる。或いは、伝送システムの信頼性が向上する。
図20は、スキュー調整部35の構成を示す。スキュー調整部35は、論理レーン間のスキュー(タイミング誤差)を調整する。なお、論理レーン間のスキューは、例えば、光伝送路3a〜3dの長さが互いに異なっているときに生じる。また、他の要因によっても論理レーン間のスキューが発生し得る。
スキュー調整部35は、図20(a)に示すように、レーン間スキュー調整部35a、35b、およびグループ間スキュー調整部35cを有する。レーン間スキュー調整部35a、35bは、互いに同じ構成および機能を有する。
レーン間スキュー調整部35aには、論理レーン#01〜#20を介して伝送される信号(以下、論理レーン信号#01〜#20)が入力される。論理レーン信号#01〜#20は、レーングループLG1に属する。そして、レーン間スキュー調整部35aは、論理レーン信号#01を基準として、他の論理レーン信号#02〜#20のタイミングを調整する。ここで、各論理レーン信号#02〜#20のFASは、送信側の伝送装置10においては、図12に示すように、論理レーン信号#01のFASに対して、順番に、51サイクルずつ遅延したタイミングに挿入されている。したがって、レーン間スキュー調整部35aは、論理レーン信号#01のFASに対して、51サイクル毎に論理レーン信号#02〜20のFASが順番に配置されるように、論理レーン信号#02〜#20のタイミングを調整する。
ここで、各論理レーン信号#01〜#20は、いったんレーン間スキュー調整部35a内のバッファに格納される。そして、レーン間スキュー調整部35aは、このバッファから各論理レーン信号を読み出すタイミングを制御することによって、論理レーン信号#01〜#20間のタイミング差を調整することができる。
レーン間スキュー調整部35bには、論理レーン信号#21〜#40が入力される。論理レーン信号#21〜#40は、レーングループLG2に属する。レーン間スキュー調整部35bの動作は、実質的にレーン間スキュー調整部35aと同じである。すなわち、レーン間スキュー調整部35bは、論理レーン信号#21のFASに対して、51サイクル毎に論理レーン信号#22〜#40のFASが順番に配置されるように、論理レーン信号#22〜#40のタイミングを調整する。なお、レーン間スキュー調整部35a、35bは、並列に動作することが好ましい。
グループ間スキュー調整部35cには、レーン間スキュー調整部35a、35bにて各レーングループ内のスキュー調整を行った論理レーン#01〜#40が入力される。グループ間スキュー調整部35cは、レーングループLG1、LG2からそれぞれ1つずつ論理レーン信号を抽出する。ここでは、レーングループLG1から論理レーン信号#01が抽出され、レーングループLG2から論理レーン信号#21が抽出されるものとする。
ここで、図12に示す例では、論理レーン信号#01のFASは第1サイクルに配置され、論理レーン信号#21のFASは第26サイクルに配置されている。すなわち、論理レーン信号#21のFASは、送信側の伝送装置10においては、論理レーン信号#01のFASに対して25サイクル経過したタイミングに挿入されている。したがって、グループ間スキュー調整部35cは、論理レーン信号#01のFASに対して25サイクルが経過したタイミングに論理レーン信号#21のFASが配置されるように、論理レーン信号#21のタイミングを調整する。このとき、各論理レーン信号#01〜#40は、いったんグループ間スキュー調整部35c内のバッファに格納される。そして、グループ間スキュー調整部35cは、このバッファから各論理レーン信号を読み出すタイミングを制御することによって、論理レーン信号#01〜#40間のタイミング差を調整することができる。
各レーングループ内のスキュー調整は、レーン間スキュー調整部35a、35bによって先に行われている。よって、グループ間スキュー調整部35cは、論理レーン信号#01、#21間のタイミング調整結果に基づいて、各レーングループの論理レーンのタイミング調整を行なう。この結果、スキュー調整部35においてすべての論理レーン#01〜#40のスキューが調整される。
このように、実施形態の構成によれば、各レーングループ内のスキューが調整され、その後にレーングループ間のスキューが調整される。ただし、本発明はこの構成に限定されるものではない。すなわち、図20(b)に示すように、レーングループ間のスキューを調整した後に、各レーングループ内のスキューを調整してもよい。
また、実施形態の構成によれば、レーン間スキュー調整部35a、35bの構成は、互いに同じである。このため、例えば、伝送装置10、30が20本の論理レーン#01〜#20を使用してOTUフレームを伝送する場合には、スキュー調整部35は、レーン間スキュー調整部35a、35bの一方を停止することができる。この場合、グループ間スキュー調整部35cは、スキュー調整を行わない。
このように、スキュー調整部35は、20本の論理レーンを使用する場合、および40本の論理レーンを使用する場合の双方に適用可能である。ここで、レーン間スキュー調整部35a、35bの構成は、互いに同じである。よって、実施形態の構成によれば、部品の共通化を図りながら、伝送レートの変更に柔軟に対応することができる。
フレーム再生部36は、スキュー調整部35によりスキューが調整された論理レーン#01〜#40の出力信号からOTUフレームを再生する。このとき、フレーム再生部36は、フレーム分配器11による分配処理の逆処理を実行することにより、40本の論理レーン信号からOTUフレームを再生する。そして、伝送装置30は、再生したOTUフレームから1または複数のクライアイント信号を生成し、対応するクライアイントへ送信する。
このように、実施形態の伝送装置は、複数の論理レーンをグループ化し、グループ毎に信号処理を行う。このため、実施形態の伝送装置においては、論理レーンのグループ化を行わない従来技術と比較すると、フレームの処理時間が短くなる。
例えば、図8〜図9を参照しながら説明した例では、同期処理に使用されるFASをすべての論理レーン#01〜#40に配置するために要する期間は、1990サイクルである。また、各論理レーンにおいて同期処理に使用されるFASが挿入さる周期は、2040サイクルである。
これに対して、実施形態の構成では、図12〜図13に示すように、同期処理に使用されるFASをすべての論理レーン#01〜#40に配置するために要する期間は、995サイクルである。また、各論理レーンにおいて同期処理に使用されるFASが挿入さる周期は、1020サイクルである。ここで、実施形態の構成では、レーングループ間の制御に係わる処理が発生するが、この処理に要する時間は数サイクル〜数10サイクル程度である。したがって、実施形態の構成によれば、従来の構成と比較して、フレームの処理時間(例えば、同期を確立するための時間)が短くなる。
<80本の論理レーンを使用する構成>
80本の論理レーンを使用してOTUフレームを伝送する場合、論理レーン#01〜#80は、4つのレーングループにグループ化される。送信側の伝送装置の構成および動作は、実質的に図10に示す伝送装置10と同じである。ただし、フレーム分配部11は、OTUフレームを論理レーン#01〜#80に分配する。このとき、フレーム分配部11は、図14において、M=80、N=20、L=4で動作する。また、多重化器および光モジュールは、論理レーンの本数に応じて、適切に設計されるものとする。
図21〜図23は、フレーム分配部11による分配の一例を示す。この例では、論理レーン#01〜#20がレーングループLG1(LGID=0)に属し、論理レーン#61〜#80がレーングループLG2(LGID=1)に属し、論理レーン#41〜#60がレーングループLG3(LGID=2)に属し、論理レーン#21〜#40がレーングループLG4(LGID=3)に属するものとする。また、フレーム分配部11において、MFASの下位2ビット検出し、LGIDとして使用する。さらに、フレーム分配部11において、LLMは、ローテーション毎に1ずつインクリメントされる。なお、ローテーションは、4OTUフレーム毎に実行される。
OTUフレーム1の最初のフレームエレメント(すなわち、「1:16」)は、第1サイクルの論理レーン#01に配置される。この場合、OTUフレーム1の最後のフレームエレメント(すなわち、「16305:16320」)は、第13サイクルの論理レーン#60に配置されている。よって、OTUフレーム2の最初のフレームエレメント「1:16」は、第13サイクルの論理レーン#61に配置される。同様に、OTUフレーム3の最初のフレームエレメントは、第26サイクルの論理レーン#41に配置され、OTUフレーム4の最初のフレームエレメントは、第39サイクルの論理レーン#21に配置される。そうすると、OTUフレーム4の最後のフレームエレメント「16305:16320」は、第51サイクルの論理レーン#80に配置される。
このように、第1〜第51サイクルにおいて、4個のOTUフレームが論理レーン#01〜#80に分配される。第51サイクルでは、すべての論理レーン#01〜#80にフレームエレメントが分配されている。したがって、OTUフレーム4からOTUフレーム5へ移行するとき(すなわち、第51サイクルから第52サイクルへ移行するとき)、ローテーションが行われる。すなわち、この構成では、51サイクル毎にローテーションが実行される。
各レーングループLG1〜LG4おいて、FASを含むフレームエレメントが挿入される論理レーンは、ローテーション毎に(すなわち、51サイクル毎に)、順番にシフトしてゆく。たとえば、レーングループLG1では、第1サイクルで論理レーン#01にFASが挿入された後、第52サイクルで論理レーン#02にFASが挿入されている。このとき、LLMの値は、ローテーション毎に1ずつインクリメントされる。したがって、例えば、第1サイクルの論理レーン#01のFASに付されるLLMが「0」であれば、第52サイクルの論理レーン#02のFASに付されるLLMは「1」である。
連続して入力されるOTUフレームに対して上述の分配が実行されると、第1020サイクルにおいてOTUフレーム80の分配が終了する。そして、第1021サイクルにおいて、再び、論理レーン#01にFASが挿入される。このように、各論理レーンにおいて、1020サイクル毎に、FASが挿入される。各FASには、レーングループIDおよびLLMが付与されている。
80本の論理レーンを使用する受信側の伝送装置の構成および動作は、実質的に図16に示す伝送装置30と同じである。ただし、光モジュールおよび逆多重化器は、送信側の伝送装置の構成に対応する。
受信側の伝送装置は、論理レーン#01〜#80毎にFASを検出することで同期を確立する。ここで、各論理レーンには、図24に示すように、1020サイクル間隔でFASが挿入されている。したがって、受信側の伝送装置は、80本のビット列信号のそれぞれにおいて1020サイクル間隔でFASを検出すると、フレーム同期が確立したと判定する。
論理レーンの並替えは、実質的に、伝送装置30の論理レーン並べ替え部34による処理と同じである。ただし、80本の論理レーンが4つのレーングループLG1〜LG4にグループ化されている場合には、入力論理レーン信号は、いったんレーングループIDに基づいて4つのレーングループにソートされる。その後、各レーングループ内で論理レーンの並べ替えが行われる。なお、図25においては、図面を見やすくするために、「LLM mod20」を「LLM」と表記している。
スキュー調整部は、図26に示すように、レーン間スキュー調整部35a〜35d、およびグループ間スキュー調整部35eを有する。レーン間スキュー調整部35a〜35dは、互いに同じ構成および機能を有する。
レーン間スキュー調整部35aは、論理レーン信号#01を基準として、他の論理レーン信号#02〜#20のタイミングを調整する。同様に、レーン間スキュー調整部35bは、論理レーン信号#21を基準として、他の論理レーン信号#22〜#40のタイミングを調整し、レーン間スキュー調整部35cは、論理レーン信号#41を基準として、他の論理レーン信号#42〜#60のタイミングを調整し、レーン間スキュー調整部35dは、論理レーン信号#61を基準として、他の論理レーン信号#62〜#80のタイミングを調整する。ここで、論理レーン信号#01〜#20はレーングループLG1に属し、論理レーン信号#21〜#40はレーングループLG4に属し、論理レーン信号#41〜#60はレーングループLG3に属し、論理レーン信号#61〜#80はレーングループLG2に属する。
グループ間スキュー調整部35eには、論理レーン信号#01〜#80が入力される。グループ間スキュー調整部35eは、各レーングループLG1〜LG4からそれぞれ1つずつ論理レーン信号を抽出する。ここでは、レーングループLG1、LG4、LG3、LG2から、それぞれ、論理レーン信号#01、#21、#41、#61が抽出される。そして、グループ間スキュー調整部35eは、抽出した4つの論理レーン信号間のスキューを調整する。
例えば、グループ間スキュー調整部35eは、論理レーン信号#01を基準として論理レーン信号#21、#41、#61のタイミングを調整する。この場合、グループ間スキュー調整部35eは、論理レーン信号#01のFASに対して38サイクルが経過したタイミングに論理レーン信号#21のFASが配置されるように、論理レーン信号#21のタイミングを調整する。また、論理レーン信号#01のFASに対して25サイクルが経過したタイミングに論理レーン信号#41のFASが配置されるように、論理レーン信号#41のタイミングが調整される。さらに、論理レーン信号#01のFASに対して12サイクルが経過したタイミングに論理レーン信号#61のFASが配置されるように、論理レーン信号#61のタイミングが調整される。
各レーングループ内のスキュー調整は、レーン間スキュー調整部35a〜35dによって先に行われている。よって、グループ間スキュー調整部35eは、論理レーン信号#01、#21、#41、#61間のタイミング調整結果に基づいて、各レーングループの論理レーンのタイミング調整を行なう。この結果、スキュー調整部においてすべての論理レーン#01〜#80のスキューが調整される。
レーン間スキュー調整部35a〜35dの構成は、互いに同じである。このため、例えば、伝送装置が40本の論理レーン#01〜#40を使用してOTUフレームを伝送する場合には、スキュー調整部は、レーン間スキュー調整部35c〜35dを停止することができる。この場合、グループ間スキュー調整部35eは、論理レーン信号#01、#21間のスキューを調整する。
このように、実施形態の伝送装置は、複数の論理レーンをグループ化し、グループ毎に信号処理を行う。このため、実施形態の伝送装置においては、論理レーンのグループ化を行わない従来技術と比較すると、フレームの処理時間が短くなる。
例えば、論理レーンのグループ化を行うことなく、図8〜図9に示す方法を拡張してOTUフレームを論理レーン#01〜#80に分配する方式を考える。この方式では、同期処理に使用されるFASをすべての論理レーン#01〜#80に配置するために要する期間は、4068サイクルである。また、各論理レーンにおいて同期処理に使用されるFASが挿入さる周期は、4080サイクルである。
これに対して、実施形態の構成では、図21〜図23に示すように、すべての論理レーン#01〜#80に同期処理に使用されるFASを配置するために要する期間は、1008サイクルである。また、各論理レーンにおいて同期処理に使用されるFASが挿入さる周期は、1020サイクルである。このように、実施形態の伝送装置においては、論理レーンのグループ化を行わない従来技術と比較すると、同期処理に要する間が短くなる。

Claims (12)

  1. 複数の論理レーンを有する伝送装置であって、
    フレーム間の同期情報を含む信号を受信する受信部と、
    前記複数の論理レーンをグループ化し、グループ化された各論理レーングループの種類を示すグループ識別情報と、各論理レーングループ内での前記フレームの位置を示すレーン識別情報とを、前記フレームにそれぞれ付与する付与部と、
    前記グループ識別情報及び前記レーン識別情報が付与されたフレームを、フレームエレメントに分けて、前記複数の論理レーンに記憶させる分配部と、
    前記論理レーンに記憶されたフレームエレメントを、前記論理レーンに対応する回線に送信する送信部と、を有し、
    前記分配部は、前記フレームを前記複数の論理レーンに記憶させる際、前記グループ識別情報および前記レーン識別情報に基づいて、前記フレームエレメントに前記同期情報を関連付ける
    ことを特徴とする伝送装置。
  2. 一時的に記憶可能な論理レーンを複数有し、フレーム間の同期情報を含む信号を受信する伝送装置であって、
    前記複数の論理レーンをグループ化し、グループ化された各論理レーングループの種類を示すグループ識別情報と、各論理レーングループ内での前記フレームの位置を示すレーン識別情報とを、前記フレームにそれぞれ付与する付与部と、
    前記グループ識別情報及び前記レーン識別情報が付与されたフレームを受信し、受信した前記フレームをフレームエレメントに分けて前記論理レーンに記憶させる分配部と、
    前記論理レーンに記憶されたフレームエレメントを、前記論理レーンに対応する各伝送路へそれぞれ出力する送信モジュールと、を有し、
    前記分配部は、前記フレームを前記複数の論理レーンに分配する際に、前記グループ識別情報および前記レーン識別情報に基づいて、前記フレームエレメントに前記同期情報の関連付けを行う
    ことを特徴とする伝送装置。
  3. 前記分配部は、前記同期情報、前記グループ識別情報、および前記レーン識別情報が同じフレームエレメントに含まれるように、前記フレームを複数のフレームエレメントに分割する
    ことを特徴とする請求項2に記載の伝送装置。
  4. 前記付与部は、フレーム毎に、前記複数の論理レーングループの中から順番に1つの論理レーングループを選択し、選択した論理レーングループを識別するグループ識別情報を対応するフレームに付与する
    ことを特徴とする請求項2に記載の伝送装置。
  5. 前記付与部は、同じグループ識別情報が付与されたフレームに対して、順番に、そのグループ識別情報により識別される論理レーングループ内の論理レーンを1つずつ順番に指定するレーン識別情報を付与する
    ことを特徴とする請求項4に記載の伝送装置。
  6. 前記フレームはOTNフレームであり、
    論理レーングループの数が2nである場合は、
    前記同期情報はFAS(Frame Alignment Signal)であり、
    前記グループ識別情報は、MFAS(Multi Frame Alignment Signal)の一部のビットにより実現される
    ことを特徴とする請求項2〜5のいずれか1つに記載の伝送装置。
  7. 前記フレームはOTNフレームであり、
    論理レーングループの数が2nでない場合は、
    前記同期情報はFAS(Frame Alignment Signal)であり、
    前記グループ識別情報は、フレーム分配部によって生成される
    ことを特徴とする請求項2〜5のいずれか1つに記載の伝送装置。
  8. 予め決められた領域に同期情報を有するフレームを複数の論理レーンを利用して送信する送信器、および前記送信器から前記フレームを受信する受信器を有する伝送システムであって、
    前記送信器は、
    前記複数の論理レーンをグループ化することにより得られる複数の論理レーングループを識別するグループ識別情報、および各論理レーングループ内で論理レーンを識別するレーン識別情報を、前記フレームに付与する付与部と、
    前記グループ識別情報および前記レーン識別情報が付与されたフレームを複数のフレームエレメントに分割して前記複数の論理レーンに分配する分配部と、
    前記複数の論理レーンの信号を伝送路へ出力する送信モジュール、を有し、
    前記分配部は、前記フレームの同期情報を含むフレームエレメントが、前記フレームに付与されたグループ識別情報によって識別される論理レーングループ内で、前記フレームに付与されたレーン識別情報によって識別される論理レーンに配置されるように、前記フレームの複数のフレームエレメントを順番に前記複数の論理レーンに分配するものであり、
    前記受信器は、
    前記送信器から受信する信号を複数の論理レーンに導く受信回路と、
    前記複数の論理レーンのそれぞれにおいて、前記同期情報を利用して同期を確立する同期部と、
    前記受信器内での複数の論理レーンの並び順が前記送信器内での複数の論理レーンの並び順と同じになるように、各論理レーンにおいて検出される前記グループ識別情報および前記レーン識別情報に基づいて、同期が確立した複数の論理レーンを並べ替える並べ替え部と、
    前記論理レーン並べ替え部によって並べ替えが行われた複数の論理レーンに対して、前記グループ識別情報および前記レーン識別情報に基づいて、論理レーン間のスキューを調整するスキュー調整部と、
    スキューが調整された複数の論理レーンの信号から前記フレームを再生するフレーム再生部と、を有する
    ことを特徴とする伝送システム。
  9. 前記スキュー調整部は、
    各論理レーングループ内で論理レーン間のスキューを調整する複数のレーン間スキュー調整部と、
    各論理レーングループ内でのスキュー調整の後に、論理レーングループ間のスキューを調整するグループ間スキュー調整部と、を有する
    ことを特徴とする請求項8に記載の伝送システム。
  10. 前記スキュー調整部は、
    論理レーングループ間のスキューを調整するグループ間スキュー調整部と、
    論理レーングループ間でのスキュー調整の後に、各論理レーングループ内で論理レーン間のスキューを調整する複数のレーン間スキュー調整部と、を有する
    ことを特徴とする請求項8に記載の伝送システム。
  11. 前記複数のレーン間スキュー調整部の構成は互いに同じであり、
    前記スキュー調整部は、使用される論理レーンの数に応じて決まる数のレーン間スキュー調整回路を動作させ、他のレーン間スキュー調整回路を停止させる
    ことを特徴とする請求項8に記載の伝送システム。
  12. 各論理レーングループは、それぞれ20本の論理レーンで構成される
    ことを特徴とする請求項8に記載の伝送システム。
JP2014525633A 2012-07-20 2012-07-20 伝送装置 Expired - Fee Related JP5975103B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/068429 WO2014013601A1 (ja) 2012-07-20 2012-07-20 伝送装置

Publications (2)

Publication Number Publication Date
JPWO2014013601A1 JPWO2014013601A1 (ja) 2016-06-30
JP5975103B2 true JP5975103B2 (ja) 2016-08-23

Family

ID=49948455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014525633A Expired - Fee Related JP5975103B2 (ja) 2012-07-20 2012-07-20 伝送装置

Country Status (4)

Country Link
US (1) US9584307B2 (ja)
EP (1) EP2876836B1 (ja)
JP (1) JP5975103B2 (ja)
WO (1) WO2014013601A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461764B2 (en) * 2013-07-01 2016-10-04 Cortina Systems, Inc. Apparatus and method for communicating data over a communication channel
US20170353258A1 (en) * 2015-01-14 2017-12-07 Nec Corporation Transmission circuit, reception circuit, optical transfer system, and method for transmitting multiframes
CN106559141B (zh) * 2015-09-25 2020-01-10 华为技术有限公司 一种信号发送、接收方法、装置及系统
JP7094952B2 (ja) * 2017-06-09 2022-07-04 ソニーセミコンダクタソリューションズ株式会社 受信装置、制御方法、プログラム、および送受信システム
JP6461299B1 (ja) * 2017-12-25 2019-01-30 Nttエレクトロニクス株式会社 フレーム送信装置およびフレーム受信装置
EP3678310B1 (en) * 2019-01-04 2021-03-10 ADVA Optical Networking SE A method for removing static differential delays between signals transported over an optical transport network

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930823B2 (ja) * 2003-03-24 2007-06-13 日本電信電話株式会社 フレーム信号符号化通信方法及び符号化装置並びに符号化送信装置及び符号化受信装置
US8204087B2 (en) 2008-12-19 2012-06-19 Electronics And Telecommunications Research Institute Multi-lane signal transmitting and receiving apparatuses
KR101036939B1 (ko) 2008-12-19 2011-05-25 한국전자통신연구원 다중 레인용 신호 송신장치와 그 수신장치
US8199782B2 (en) * 2009-02-20 2012-06-12 Altera Canada Co. Method of multiple lane distribution (MLD) deskew
US8370704B2 (en) * 2009-03-09 2013-02-05 Intel Corporation Cable interconnection techniques
US8205141B2 (en) * 2009-04-29 2012-06-19 Applied Micro Circuits Corporation Virtual lane forward error correction in multilane distribution
JP5419534B2 (ja) * 2009-05-11 2014-02-19 三菱電機株式会社 Fecフレーム構成装置および方法
JP5287536B2 (ja) * 2009-06-19 2013-09-11 富士通株式会社 光伝送システムおよび光伝送方法
EP2456096B1 (en) * 2009-07-17 2018-04-04 Huawei Technologies Co., Ltd. Method and apparatus for recovering optical channel transport unit k frame, and system for transmitting optical channel transport unit k frame
JP5440699B2 (ja) * 2010-06-03 2014-03-12 富士通株式会社 同期確立方法、受信装置及び送信装置
JP5577932B2 (ja) 2010-08-09 2014-08-27 ソニー株式会社 送信回路および通信システム
JP5277299B2 (ja) * 2011-10-20 2013-08-28 日本電信電話株式会社 マルチレーン伝送方法及びシステム

Also Published As

Publication number Publication date
EP2876836B1 (en) 2017-10-04
JPWO2014013601A1 (ja) 2016-06-30
EP2876836A1 (en) 2015-05-27
US9584307B2 (en) 2017-02-28
WO2014013601A1 (ja) 2014-01-23
US20150132012A1 (en) 2015-05-14
EP2876836A4 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
JP5975103B2 (ja) 伝送装置
US8363670B2 (en) Framed flows over packet-switched fabrics
US8934479B2 (en) Super optical channel transport unit signal supported by multiple wavelengths
US8687655B2 (en) Signal demultiplexer, signal multiplexer, and signal multiplexer/demultiplexer
US7953095B2 (en) Transmission system and transmission method
US8571073B2 (en) Frame mapping apparatus and frame mapping method
US20220216940A1 (en) Method and Apparatus for Transmitting Optical Transport Unit Signal
JP5999182B2 (ja) 伝送装置
US8780897B2 (en) Cross-connect system and cross-connect method
JP4865030B2 (ja) 多重レーン用信号送信装置とその受信装置
JP2013207764A (ja) データ伝送装置及びデータ伝送方法
JP5796327B2 (ja) 光伝送装置及び光伝送方法
EP2784957B1 (en) Data transport system, receiver and transmitter
JP2010016705A (ja) 伝送システムおよび伝送方法
JP6056252B2 (ja) 伝送装置及び伝送方法
JP5942542B2 (ja) 伝送方法及びノード装置
JP6046016B2 (ja) 伝送システムおよび伝送方法
JP5450219B2 (ja) デジタルクロスコネクト装置及び方法
US7778285B2 (en) Method and apparatus for extraction and insertion of plesiochronous overhead data
JP6355693B2 (ja) フレーム処理回路およびマルチチャネル伝送システム
JP2017059892A (ja) フレーム伝送システムおよびフレーム伝送装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5975103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees