JP5975007B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5975007B2
JP5975007B2 JP2013198383A JP2013198383A JP5975007B2 JP 5975007 B2 JP5975007 B2 JP 5975007B2 JP 2013198383 A JP2013198383 A JP 2013198383A JP 2013198383 A JP2013198383 A JP 2013198383A JP 5975007 B2 JP5975007 B2 JP 5975007B2
Authority
JP
Japan
Prior art keywords
based solder
solder layer
semiconductor device
molten
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013198383A
Other languages
English (en)
Other versions
JP2015065301A (ja
Inventor
加藤 彰
彰 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013198383A priority Critical patent/JP5975007B2/ja
Publication of JP2015065301A publication Critical patent/JP2015065301A/ja
Application granted granted Critical
Publication of JP5975007B2 publication Critical patent/JP5975007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
ハイブリッド自動車及び電気自動車等では、大出力モーターを制御するインバーターとして、パワー半導体を実装した半導体装置であるパワーモジュールが使用されている。前記のようなパワーモジュールは、通常はエンジンルーム内に搭載される。エンジンルーム内は、125℃を超える高温環境であるため、パワーモジュールを構成する部材は、このような高温環境下であっても使用し得る耐熱性を有することが求められる。それ故、パワーモジュールにおいて、半導体素子を接合するために使用される接合部材としては、耐熱性に優れるPb-Sn系はんだが使用されてきた。
近年、Pb-Sn系はんだに含有される鉛は、ヒトを含む生物に有害であることが明らかとなった。このため、2000年以降、RoHS(Restriction of the use of the certain Hazardous Substances in Electrical and Electronic Equipment)指令及びELV(End of Life Vehicles directive)指令による環境規制が強化されて、鉛の使用が制限されることとなった。
パワーモジュールにおいても、Pb-Sn系はんだの代替材料として、Sn-3Ag-0.5Cu合金をはじめとするSn系はんだのような鉛フリーはんだの使用が推進されることとなった。しかしながら、鉛フリーはんだは、一般にPb-Sn系はんだ(溶融温度:約300℃)と比較して溶融温度が低いため、耐熱性が低い。このため、鉛フリーはんだの耐熱性又は熱安定性の向上を目指した試みが進められた。
例えば、特許文献1は、金属製導体に固定したセラミックス基板に半導体素子を装着して前記金属製導体に放熱用のヒートシンクを取付けた構成を有する半導体装置であって、前記半導体素子は前記セラミックス基板に装着する側の面にNiメタライズ層が形成されており、該半導体素子の前記Niメタライズ層が形成された面と前記セラミックス基板とが母相の平均結晶粒径が20μm以上のSn系はんだで接合されていることを特徴とする半導体装置を記載する。
非特許文献1は、鉛フリーはんだであるSn-3Ag-0.5Cu合金では、結晶方位の違いにより、BGA(Ball grid array)はんだの変形特性が大きく異なることを記載する。
特開2013-33891号公報
佐々木克彦ら, M & M 2009カンファレンス, 日本機械学会, 2009年, OS0320, p. 1-3
鉛フリーはんだとして使用されるSn系はんだにおいては、Sn結晶が強い異方性を有する。このため、Sn系はんだを用いる半導体装置においては、Sn結晶の異方性に起因するSn系はんだ層の熱的特性の不均一性、例えば非弾性歪みにより、半導体装置の信頼性が低下する可能性がある。
それ故、本発明は、鉛フリーはんだを使用するパワーモジュール等の半導体装置において、鉛フリーはんだ層の非弾性歪みを実質的に抑制して、半導体装置の信頼性を向上する手段を提供することを目的とする。
本発明者は、前記課題を解決するための手段を種々検討した結果、鉛フリーはんだとしてSn系はんだを使用する半導体装置において、Sn系はんだ層におけるSn結晶のC軸を、Sn系はんだ層の最大主応力方向と略直交するように配置することにより、Sn系はんだ層の非弾性歪みを実質的に抑制し得ることを見いだし、本発明を完成した。
すなわち、本発明の要旨は以下の通りである。
(1) 基板と、該基板上に配置された半導体素子と、該基板と該半導体素子とを接合するように配置されたSn系はんだ層とを備え、Sn系はんだ層におけるSn結晶のC軸が、Sn系はんだ層の最大主応力方向と略直交するように配置される、半導体装置。
(2) 前記(1)に記載の半導体装置を製造する方法であって、
基板と半導体素子との間に溶融Sn系はんだ層を形成させる、溶融Sn系はんだ層形成工程と、
溶融Sn系はんだ層からの熱流が、基板面に対して略平行となる方向に移動するように溶融Sn系はんだを冷却して、基板と半導体素子との間をSn系はんだ層で接合する、接合工程と、
を含む、前記方法。
(3) 前記溶融Sn系はんだ層からの熱流が、溶融Sn系はんだ層の最大主応力方向と30〜50°の角度をなす方向に移動するように溶融Sn系はんだを冷却する、前記(2)に記載の方法。
本発明により、鉛フリーはんだを使用するパワーモジュール等の半導体装置において、鉛フリーはんだ層の非弾性歪みを実質的に抑制して、半導体装置の信頼性を向上する手段を提供することが可能となる。
図1は、本発明の半導体装置の形態を示す模式図である。 図2は、Sn結晶の結晶構造を示す模式図である。 図3は、本発明の半導体装置及び従来技術の半導体装置における、Sn系はんだ層の最大主応力方向とSn結晶の結晶方位との関係を示す模式図である。A:本発明の半導体装置;B:従来技術の半導体装置。 図4は、本発明の半導体装置を製造方法の一実施形態を示す工程図である。 図5は、本発明の半導体装置を製造する方法の接合工程における、溶融Sn系はんだ層からの熱流方向と、結果として得られるSn系はんだ層におけるSn結晶の結晶方位との関係を示す模式図である。 図6は、比較例1の半導体装置における熱サイクル数と熱抵抗上昇率との関係を示す図である。 図7は、比較例2の半導体装置におけるSn系はんだ組織の断面の試料の走査型電子顕微鏡(SEM)画像を示す図である。 図8は、比較例2の半導体装置におけるSn系はんだ組織の断面の試料の一部分の後方散乱子回折(EBSD)画像を示す図である。A:図7のSEM画像中、Aで示す領域のEBSD画像;B:図7のSEM画像中、Bで示す領域のEBSD画像。 図9は、実施例及び比較例2の半導体装置におけるSn系はんだ層の非弾性歪みをコンピューターシミュレーション(CAE)によって計算した結果を示す図である。A:実施例の半導体装置の結果;B:比較例2の半導体装置の結果。
以下、本発明の好ましい実施形態について詳細に説明する。
本明細書では、適宜図面を参照して本発明の特徴を説明する。図面では、明確化のために各部の寸法及び形状を誇張しており、実際の寸法及び形状を正確に描写してはいない。それ故、本発明の技術的範囲は、これら図面に表された各部の寸法及び形状に限定されるものではない。
<I:半導体装置>
本発明は、半導体装置に関する。
本発明の半導体装置の形態を示す模式図を図1に示す。図1に示すように、本発明の半導体装置1は、基板11と、該基板11上に配置された半導体素子12と、該基板11と該半導体素子12とを接合するように配置されたSn系はんだ層13とを備えることが必要である。本発明の半導体装置は、通常は、パワー半導体を実装したパワーモジュールであり、典型的には、ハイブリッド自動車及び電気自動車等の大出力モーターを制御するインバーターとして使用されるパワーモジュールである。
本発明の半導体装置を構成する基板及び半導体素子としては、パワーモジュール、特にハイブリッド自動車及び電気自動車等の大出力モーターを制御するインバーターに使用するために、当該技術分野で通常使用される基板及び半導体素子であれば、特に限定されず、使用することができる。
本発明の半導体装置を構成するSn系はんだとしては、鉛フリーはんだとして当該技術分野で通常使用される材料であれば、特に限定されず、使用することができる。Sn系はんだとしては、例えば、Sn-3Ag-0.5Cu合金及びSn-0.7Cu合金を挙げることができる。
Sn系はんだ層は、通常は、全体が1個のデンドライトによって形成されている。Sn系はんだ層を構成するSn結晶は、強い異方性を有する。Sn結晶の結晶構造を示す模式図を図2に示す。Sn結晶の初期方位のうち、(001)方位、すなわちC軸方向が、もっとも線膨張計数及び弾性率が高く、(100)方位が、もっとも線膨張計数及び弾性率が低い。このため、鉛フリーはんだ層におけるSn結晶のC軸が、該はんだ層の最大主応力方向と平行に配向する場合、非弾性歪みが大きくなる可能性が高い。
鉛フリーはんだを用いる半導体装置の製造においては、結晶の初期方位は制御されないことが一般的であった。本発明者は、鉛フリーはんだ層におけるSn結晶の初期方位と該はんだ層の最大主応力方向との関係によっては、該はんだ層の非弾性歪みに起因する半導体装置の信頼性が低下する可能性があることを見出した。本発明者はまた、鉛フリーはんだとしてSn系はんだを使用する半導体装置において、Sn系はんだ層におけるSn結晶のC軸を、Sn系はんだ層の最大主応力方向と略直交するように配置することにより、Sn系はんだ層の非弾性歪みを実質的に抑制し得ることを見出した。
前記知見に鑑み、本発明の半導体装置は、Sn系はんだ層におけるSn結晶のC軸が、Sn系はんだ層の最大主応力方向と略直交するように配置されることが必要である。前記Sn系はんだ層におけるSn結晶のC軸は、基板面と略直交するように配置されることが好ましい。また、前記Sn系はんだ層におけるSn結晶の(100)方位は、Sn系はんだ層の最大主応力方向と略平行に配置されることが好ましい。特に好ましくは、前記Sn系はんだ層におけるSn結晶のC軸が、基板面と略直交するように配置され、且つ該Sn結晶の(100)方位が、Sn系はんだ層の最大主応力方向と略平行に配置される。前記最大主応力方向は、基板面に対して略平行に配向することが好ましい。Sn系はんだ層におけるSn結晶のC軸が、Sn系はんだ層の最大主応力方向と略直交するように配置されること、且つ/又は,Sn系はんだ層におけるSn結晶の(100)方位が、Sn系はんだ層の最大主応力方向と略平行に配置されることにより、Sn系はんだ層の非弾性歪みを実質的に抑制することができる。
本発明において、「Sn系はんだ層におけるSn結晶のC軸が、Sn系はんだ層の最大主応力方向と略直交する」とは、Sn結晶のC軸とSn系はんだ層の最大主応力方向との間の角度が、45〜135°の範囲であることを意味する。前記角度は、60〜120°の範囲であることが好ましく、75〜105°の範囲であることがより好ましく、90°であることが特に好ましい。
本発明において、「Sn系はんだ層におけるSn結晶の(100)方位が、Sn系はんだ層の最大主応力方向と略平行に配置される」とは、Sn結晶の(100)方位とSn系はんだ層の最大主応力方向との間の角度が、-45〜45°の範囲であることを意味する。前記角度は、-30〜30°の範囲であることが好ましく、-15〜15°の範囲であることがより好ましく、0°であることが特に好ましい。
本発明の半導体装置及び従来技術の半導体装置における、Sn系はんだ層の最大主応力方向とSn結晶の結晶方位との関係を図3に示す。Sn系はんだ層におけるSn結晶が前記条件で配置されることにより、Sn系はんだ層の非弾性歪みを実質的に抑制して、半導体装置の信頼性を向上することができる。
なお、Sn系はんだ層におけるSn結晶のC軸の方向は、限定するものではないが、例えば、以下の方法により、決定することができる。Sn系はんだ層における任意の断面の試料を作製し、該試料の任意の部分の後方散乱子回折(EBSD)パターンを得る。得られたEBSDパターンに基づき、Sn結晶の結晶方位を解析することにより、Sn系はんだ層におけるSn結晶のC軸の方向を決定する。
また、Sn系はんだ層の最大主応力方向は、限定するものではないが、例えば、Sn系はんだ層の非弾性歪みを、Abaqusのプログラムを用いるコンピューターシミュレーション(Computer Aided Engineering, CAE)によって計算することにより、決定することができる。
<II:半導体装置を製造する方法>
本発明はまた、前記で説明した半導体装置を製造する方法に関する。
図4は、本発明の半導体装置を製造方法の一実施形態を示す工程図である。以下、図4に基づき、本発明の方法の好ましい実施形態について詳細に説明する。
[II-1. 溶融Sn系はんだ層形成工程]
本発明の方法は、基板と半導体素子との間に溶融Sn系はんだ層を形成させる、溶融Sn系はんだ層形成工程(工程S1)を含むことが必要である。
本工程において使用される、基板、半導体素子及びSn系はんだは、前記で説明したものを使用することができる。
本工程において、基板と半導体素子との間に溶融Sn系はんだ層を形成させる手段としては、当該技術分野で通常使用されるはんだ接合の方法を適用することができる。
[II-2. 接合工程]
本発明の方法は、溶融Sn系はんだ層からの熱流が、基板面に対して略平行となる方向に移動するように溶融Sn系はんだを冷却して、基板と半導体素子との間をSn系はんだ層で接合する、接合工程(工程S2)を含むことが必要である。
本発明において、「溶融Sn系はんだ層からの熱流が、基板面に対して略平行となる方向に移動する」とは、該熱流方向と基板面との間の角度が、-45〜45°の範囲であることを意味する。前記角度は、-30〜30°の範囲であることが好ましく、-15〜15°の範囲であることがより好ましく、0°であることが特に好ましい。
本工程において、前記溶融Sn系はんだ層からの熱流が、溶融Sn系はんだ層の最大主応力方向と30〜50°の角度をなす方向に移動するように溶融Sn系はんだを冷却することが好ましい。前記角度は、35〜50°の範囲であることが好ましく、40〜50°の範囲であることがより好ましく、45°であることが特に好ましい。
本工程における溶融Sn系はんだ層からの熱流方向と、結果として得られるSn系はんだ層におけるSn結晶の結晶方位との関係を図5に示す。図5に示すように、溶融Sn系はんだ層からの熱流を前記条件で移動させることにより、Sn系はんだ層におけるSn結晶のC軸が、Sn系はんだ層の最大主応力方向と略直交するように配置され、且つ/又は,Sn系はんだ層におけるSn結晶の(100)方位が、Sn系はんだ層の最大主応力方向と略平行に配置される。これにより、冷却凝固したSn系はんだ層の非弾性歪みを実質的に抑制して、結果として得られる半導体装置の信頼性を向上することができる。
本工程において、溶融Sn系はんだ層からの熱流を移動させる手段は、前記の要件を満足できるものであれば特に限定されず、使用することができる。前記手段としては、例えば、冷却板又はCuヒートシンクのような冷却部材を、溶融Sn系はんだ層からの熱流を移動させる方向に配置し、該熱流を冷却部材に移動させる方法を挙げることができる。
以上のように、本発明の半導体装置は、鉛フリーはんだ層の非弾性歪みを実質的に抑制して、半導体装置の信頼性を向上することができる。それ故、本発明の半導体装置をハイブリッド自動車及び電気自動車等の大出力モーターを制御するインバーターに使用することにより、高温環境下においても信頼性の高い、長寿命の電子機器を得ることが可能となる。
以下、実施例を用いて本発明をさらに具体的に説明する。但し、本発明の技術的範囲はこれら実施例に限定されるものではない。
<I:比較例1>
[半導体装置の作製]
Cu系基板(20×30 mm)上に、Sn系はんだ箔(Sn-3Ag-0.5Cu、10×10 mm、厚さ150 μm)を置き、その上に、パワー半導体素子(10×10 mm)を置いた。前記装置を、還元雰囲気下、330℃で1分間加熱して、Sn系はんだ箔を溶融させた。その後、半導体装置全体を、2分で25℃まで冷却した。これにより、溶融Sn系はんだを凝固させて、基板と半導体素子との間をSn系はんだ層で接合した。
[熱サイクル試験]
前記の方法で作製された半導体装置を、素子への通電をon/offすることにより、素子発熱による温度サイクル試験(on/off時の温度差約80℃、1サイクル(cyc):約10 sec)を実施した。その後、半導体装置の熱抵抗を測定した。未処理の半導体装置の熱抵抗に対する熱抵抗の上昇率(%)算出した。熱サイクル数と熱抵抗上昇率との関係を図6に示す。
図6に示すように、熱サイクル処理後の半導体装置の熱抵抗上昇率は、同一熱サイクル数であっても測定値に大きな差が生じた。
<II:比較例2>
[半導体装置の作製]
Cu系基板(20×30 mm)上に、Sn系はんだ箔(Sn-3Ag-0.5Cu、10×10 mm、厚さ150 μm)を置き、その上に、パワー半導体素子(10×10 mm)を置いた。前記装置を、還元雰囲気下、330℃で1分間加熱して、Sn系はんだ箔を溶融させた。その後、基板の下面に冷却板(25℃、500×500 mm)を密着させ、溶融Sn系はんだ層からの熱流が基板面と垂直な方向で且つ基板の下面方向に移動するように、溶融Sn系はんだを冷却した。これにより、溶融Sn系はんだを凝固させて、基板と半導体素子との間をSn系はんだ層で接合した。
[はんだ組織の結晶構造解析]
前記の方法で作製された半導体装置から、パワー半導体素子を除去して、Sn系はんだ層を露出させた。半導体装置の上面からSn系はんだ層を掘削して、Sn系はんだ組織の断面の試料を作製した。得られたSn系はんだ組織の断面の試料の走査型電子顕微鏡(SEM)画像を図7に示す。また、前記試料の一部分の後方散乱子回折(EBSD)画像を図8に示す。図8Aは、図7のSEM画像中、Aで示す領域の、図8Bは、図7のSEM画像中、Bで示す領域の、EBSD画像に対応する。
図7に示すように、Sn系はんだ層は、全体が1個のデンドライトによって形成されており、1個のデンドライトの軸が観察された。また、図8A及びBに示すように、Sn系はんだ層におけるSn結晶の(110)方位は、基板面と直交する軸と略平行となるように配向していた。
<III:実施例>
[半導体装置の作製]
Cu系基板(20×30 mm)上に、Sn系はんだ箔(Sn-3Ag-0.5Cu、10×10 mm、厚さ150 μm)を置き、その上に、パワー半導体素子(10×10 mm)を置いた。前記装置を、還元雰囲気下、2分で25℃まで加熱して、Sn系はんだ箔を溶融させた。その後、基板の側面から冷却ガスを噴出させ、溶融Sn系はんだ層からの熱流が基板面と平行な方向に移動するように溶融Sn系はんだを冷却した。これにより、溶融Sn系はんだを凝固させて、基板と半導体素子との間をSn系はんだ層で接合した。
[はんだ組織の解析]
比較例2と同様の方法により、EBSD画像を得た。得られたEBSD画像から、実施例の半導体装置のSn系はんだ層におけるSn結晶の(001)方位(C軸)は、基板面と略直交するように配向していた。
[はんだ組織の非弾性歪み解析]
前記の方法で作製された実施例及び比較例2の半導体装置におけるSn系はんだ層の非弾性歪みを、コンピューターシミュレーション(Computer Aided Engineering, CAE)によって計算した。計算には、Abuqusのプログラムを用いた。実施例の半導体装置の結果を図9Aに、比較例2の半導体装置の結果を図9Bに、それぞれ示す。
実施例の半導体装置及び比較例2の半導体装置のいずれの場合も、最大主応力方向は、基板面に対して略平行に配向していた。EBSD解析の結果を考慮すると、実施例の半導体装置では、最大主応力方向は、Sn系はんだ層におけるSn結晶の(100)方位と略平行に配向していたことが明らかとなった(図9A)。これに対し、比較例2の半導体装置では、最大主応力方向は、Sn系はんだ層におけるSn結晶の(001)方位(C軸)と略平行に配向していたことが明らかとなった(図9B)。実施例及び比較例2の半導体装置におけるSn系はんだ層の非弾性歪みを比較すると、実施例の場合は、0.067であったのに対し、比較例2の場合は、0.0835であった。前記非弾性歪みの差は、繰り返し応力による疲労試験における約100,000サイクルの応力付与に相当した。
1…本発明の半導体装置
11, 21…基板
12, 22…半導体素子
13, 23…Sn系はんだ層
A, B…後方散乱子回折(EBSD)の測定領域
C…デンドライトの軸

Claims (2)

  1. 基板と、該基板上に配置された半導体素子と、該基板と該半導体素子とを接合するように配置されたSn系はんだ層とを備え、Sn系はんだ層におけるSn結晶のC軸が、Sn系はんだ層の最大主応力方向と略直交するように配置される、半導体装置を製造する方法であって、
    基板と半導体素子との間に溶融Sn系はんだ層を形成させる、溶融Sn系はんだ層形成工程と、
    溶融Sn系はんだ層からの熱流が、基板面に対して略平行となる方向に移動するように溶融Sn系はんだを冷却して、基板と半導体素子との間をSn系はんだ層で接合する、接合工程と、
    を含む、前記方法。
  2. 前記溶融Sn系はんだ層からの熱流が、溶融Sn系はんだ層の最大主応力方向と30〜50°の角度をなす方向に移動するように溶融Sn系はんだを冷却する、請求項1に記載の方法。
JP2013198383A 2013-09-25 2013-09-25 半導体装置及びその製造方法 Expired - Fee Related JP5975007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013198383A JP5975007B2 (ja) 2013-09-25 2013-09-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013198383A JP5975007B2 (ja) 2013-09-25 2013-09-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015065301A JP2015065301A (ja) 2015-04-09
JP5975007B2 true JP5975007B2 (ja) 2016-08-23

Family

ID=52832944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013198383A Expired - Fee Related JP5975007B2 (ja) 2013-09-25 2013-09-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5975007B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7481285B2 (ja) 2021-03-23 2024-05-10 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503309A (ja) * 2008-09-16 2012-02-02 アギア システムズ インコーポレーテッド 改良された機械的特性を有するPbフリーのハンダ・バンプ
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
JP5252024B2 (ja) * 2011-04-12 2013-07-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2015065301A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
JP4904767B2 (ja) 半導体装置
JP6044097B2 (ja) ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP4793622B2 (ja) セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2004214284A (ja) 金属−セラミックス接合基板およびその製造方法
JP2003163315A (ja) モジュール
JP2013220476A (ja) 液相拡散接合の合金形成制御
US9978664B2 (en) Semiconductor module
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP2013013916A (ja) 金属間化合物含有鉛フリーはんだ合金及びその製造方法
KR20170069363A (ko) 파워모듈용 접합재를 이용한 파워모듈 접합방법
JP2013033891A (ja) 半導体装置及びその製造方法
JP5252024B2 (ja) 半導体装置
JP5975007B2 (ja) 半導体装置及びその製造方法
JPWO2015019967A1 (ja) 鉛フリーはんだ合金
JP2008300792A (ja) 半導体装置およびその製造方法
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
JPWO2015141384A1 (ja) 半導体装置及び半導体装置の製造方法
JP2019071345A (ja) 電子制御装置
WO2019159776A1 (ja) 冷却装置
Xue et al. Tensile strength of fine pitch QFP lead‐free soldered joints with diode laser soldering
JP2005236019A (ja) 半導体装置の製造方法
JP2009032996A (ja) 放熱構造体の製造方法
JP2015080812A (ja) 接合方法
JP2007326137A (ja) 鉛フリーはんだ材料、半導体装置および半導体装置の製造法
JP2010283169A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R151 Written notification of patent or utility model registration

Ref document number: 5975007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees