JP2007326137A - 鉛フリーはんだ材料、半導体装置および半導体装置の製造法 - Google Patents
鉛フリーはんだ材料、半導体装置および半導体装置の製造法 Download PDFInfo
- Publication number
- JP2007326137A JP2007326137A JP2006160824A JP2006160824A JP2007326137A JP 2007326137 A JP2007326137 A JP 2007326137A JP 2006160824 A JP2006160824 A JP 2006160824A JP 2006160824 A JP2006160824 A JP 2006160824A JP 2007326137 A JP2007326137 A JP 2007326137A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- lead
- free solder
- eutectic
- solder material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、Snを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料。
【選択図】図2A
Description
本実施形態は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、Snを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料に関する。
本実施形態は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、SnおよびInを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部であり、合金材料に含まれるInの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜3重量部である、鉛フリーはんだ材料に関する。
なお、Inの添加量が4重量%になると、Sn−In共晶合金(融点約120℃)の生成量が多くなる。
本実施形態は、第1共晶合金と第2共晶合金とを含む合金材料と、合金材料の表面を被覆する金属層とを含み、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、金属層は、SnまたはSn−In合金からなる、鉛フリーはんだ材料に関する。Snの融点は232℃であり、Sn−In合金の融点は120℃である。これらの融点は、かなり低いため、本実施形態の鉛フリーはんだ材料は、半導体素子や基材の接合面との濡れ性に優れている。また、接合が完了した後には、金属層が合金材料に溶け込んでいるため、実施の形態1および実施の形態2の鉛フリーはんだ材料を用いた場合と同様に、接続不良が生じにくく、半導体素子のクラックも生じにくい。
本実施形態は、第1接合面を有する半導体素子と、第2接合面を有する基材と、第1接合面と第2接合面とを接合する鉛フリーはんだ材料とを含む半導体装置に関する。ここで、鉛フリーはんだ材料には、実施の形態1〜3の鉛フリーはんだ材料を用いることができる。
半導体装置(例えばパワートランジスタ)20は、下面に第1接合面を有する半導体素子21と、上面に第2接合面を有する放熱部22aを含む基材(リードフレーム)22と、第1接合面と第2接合面とを接合する鉛フリーはんだ材料23とを具備する。基材22は、第1リード24と一体となっている。半導体素子21は、金属線26を介して、2つの第2リード25と接続されている。半導体素子21、第2リード25の一端および金属線26は、破線で示した封止樹脂27により封止されている。
本実施の形態は、第1接合面を有する半導体素子と、第2接合面を有する基材と、第1接合面および第2接合面の少なくとも一方に存在する金属層と、第1接合面と第2接合面との間に付与される鉛フリーはんだ材料とを含み、鉛フリーはんだ材料は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、金属層は、SnまたはSn−In合金からなる半導体装置部品の組み合わせに関する。
まず、第1接合部を有する半導体素子(例えばパワートランジスタ)31と、第2接合部である放熱部32a、第1リード34および第2リード35を有する基材(リードフレーム)32とを作製する。
11 内層
12 上層金属層
13 下層金属層
20 半導体装置
30 半導体装置部品の組み合わせ
21、31 半導体素子
22、32 基材
22a、32a 放熱部
23、33 鉛フリーはんだ材料
24、34 第1リード
25、35 第2リード
26、36 金属線
27、37 封止樹脂
33a 金属層
Claims (7)
- 第1共晶合金と第2共晶合金とを含む合金材料からなり、
前記第1共晶合金は、Zn−Al合金からなり、
前記第2共晶合金は、Ge−Ni合金からなり、
前記合金材料は、更に、Snを含み、前記合金材料に含まれるSnの量が、前記第1共晶合金と前記第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料。 - 前記合金材料は、更に、Inを含み、前記合金材料に含まれるInの量が、前記第1共晶合金と前記第2共晶合金との合計100重量部あたり、0.05〜3重量部である、請求項1記載の鉛フリーはんだ材料。
- 第1共晶合金と第2共晶合金とを含む合金材料と、前記合金材料の表面を被覆する金属層とを含み、
前記第1共晶合金は、Zn−Al合金からなり、
前記第2共晶合金は、Ge−Ni合金からなり、
前記金属層は、SnまたはSn−In合金からなる、鉛フリーはんだ材料。 - 第1接合面を有する半導体素子と、第2接合面を有する基材と、前記第1接合面と前記第2接合面とを接合する請求項1または3記載の鉛フリーはんだ材料とを含む、半導体装置。
- 第1接合面を有する半導体素子と、第2接合面を有する基材と、前記第1接合面および前記第2接合面の少なくとも一方に存在する金属層と、前記第1接合面と前記第2接合面との間に付与される鉛フリーはんだ材料とを含み、
前記鉛フリーはんだ材料は、第1共晶合金と第2共晶合金とを含む合金材料からなり、
前記第1共晶合金は、Zn−Al合金からなり、
前記第2共晶合金は、Ge−Ni合金からなり、
前記金属層は、SnまたはSn−In合金からなる、半導体装置部品の組み合わせ。 - 第1接合面を有する半導体素子および第2接合面を有する基材を供給し、
前記第1接合面および前記第2接合面の少なくとも一方に、めっき法により、SnまたはSn−In合金からなる金属層を形成し、
前記第1接合面と前記第2接合面との間に、鉛フリーはんだ材料を介在させ、
前記鉛フリーはんだ材料と前記金属層とを、加熱し、その後、冷却して、前記第1接合面と前記第2接合面と接合する工程を有する、半導体装置の製造法。 - 請求項6記載の方法で得られた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160824A JP4703492B2 (ja) | 2006-06-09 | 2006-06-09 | 鉛フリーはんだ材料 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160824A JP4703492B2 (ja) | 2006-06-09 | 2006-06-09 | 鉛フリーはんだ材料 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007326137A true JP2007326137A (ja) | 2007-12-20 |
JP4703492B2 JP4703492B2 (ja) | 2011-06-15 |
Family
ID=38926987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006160824A Expired - Fee Related JP4703492B2 (ja) | 2006-06-09 | 2006-06-09 | 鉛フリーはんだ材料 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4703492B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011030517A1 (ja) * | 2009-09-09 | 2011-03-17 | 株式会社日立製作所 | 接続材料、半導体装置及びその製造方法 |
JP2011056555A (ja) * | 2009-09-11 | 2011-03-24 | Hitachi Ltd | 接続材料、接続材料の製造方法、半導体装置 |
JP2015001023A (ja) * | 2013-06-18 | 2015-01-05 | 住友金属鉱山株式会社 | Zn−Al系合金ヒューズ |
JP5773344B2 (ja) * | 2010-03-01 | 2015-09-02 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53124150A (en) * | 1977-04-05 | 1978-10-30 | Nec Corp | Alloy soldering material |
JPS62173095A (ja) * | 1986-01-24 | 1987-07-29 | Showa Alum Corp | はんだ付用板材 |
JPH04258397A (ja) * | 1991-02-05 | 1992-09-14 | Furukawa Alum Co Ltd | アルミニウム部材の低温ろう付用ろう材 |
JPH11288955A (ja) * | 1998-04-02 | 1999-10-19 | Sumitomo Metal Mining Co Ltd | 高温はんだ付用Zn合金 |
-
2006
- 2006-06-09 JP JP2006160824A patent/JP4703492B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53124150A (en) * | 1977-04-05 | 1978-10-30 | Nec Corp | Alloy soldering material |
JPS62173095A (ja) * | 1986-01-24 | 1987-07-29 | Showa Alum Corp | はんだ付用板材 |
JPH04258397A (ja) * | 1991-02-05 | 1992-09-14 | Furukawa Alum Co Ltd | アルミニウム部材の低温ろう付用ろう材 |
JPH11288955A (ja) * | 1998-04-02 | 1999-10-19 | Sumitomo Metal Mining Co Ltd | 高温はんだ付用Zn合金 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011030517A1 (ja) * | 2009-09-09 | 2011-03-17 | 株式会社日立製作所 | 接続材料、半導体装置及びその製造方法 |
CN102473650A (zh) * | 2009-09-09 | 2012-05-23 | 株式会社日立制作所 | 接合材料、半导体装置及其制造方法 |
US8525330B2 (en) | 2009-09-09 | 2013-09-03 | Hitachi, Ltd. | Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer |
KR101361252B1 (ko) * | 2009-09-09 | 2014-02-11 | 가부시키가이샤 히타치세이사쿠쇼 | 접속 재료, 반도체 장치 및 그 제조 방법 |
JP2011056555A (ja) * | 2009-09-11 | 2011-03-24 | Hitachi Ltd | 接続材料、接続材料の製造方法、半導体装置 |
JP5773344B2 (ja) * | 2010-03-01 | 2015-09-02 | 国立大学法人大阪大学 | 半導体装置及び半導体装置用接合材 |
US9217192B2 (en) | 2010-03-01 | 2015-12-22 | Osaka University | Semiconductor device and bonding material for semiconductor device |
JP2015001023A (ja) * | 2013-06-18 | 2015-01-05 | 住友金属鉱山株式会社 | Zn−Al系合金ヒューズ |
Also Published As
Publication number | Publication date |
---|---|
JP4703492B2 (ja) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102027615B1 (ko) | 히트 싱크 장착 파워 모듈용 기판, 냉각기 장착 파워 모듈용 기판 및 파워 모듈 | |
TWI304006B (en) | Tin/indium lead-free solders for low stress chip attachment | |
JP5186719B2 (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
JP2007123395A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2014148425A1 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2006190850A (ja) | 半導体装置およびその製造方法 | |
TWI273140B (en) | Phase change lead-free super plastic solders | |
JP2014183119A (ja) | パワーモジュール用基板の製造方法 | |
JP2010179336A (ja) | 接合体、半導体モジュール、及び接合体の製造方法 | |
KR101676230B1 (ko) | 접합체 및 파워 모듈용 기판 | |
JP2011124585A (ja) | セラミックス配線基板、その製造方法及び半導体モジュール | |
JP2015043393A (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2009290007A (ja) | 接合体、半導体装置および接合体の製造方法 | |
CN107546131A (zh) | 一种用于封装电子组件的金属外壳的制作方法 | |
WO2018168858A1 (ja) | はんだ材 | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP2005340268A (ja) | トランジスタパッケージ | |
JP6819299B2 (ja) | 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP5866075B2 (ja) | 接合材の製造方法、接合方法、および電力用半導体装置 | |
JP6529632B1 (ja) | はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置 | |
CN108701659B (zh) | 接合体、功率模块用基板、功率模块、接合体的制造方法及功率模块用基板的制造方法 | |
JP6069135B2 (ja) | 電力用半導体装置及びその製造方法、並びに、そのための半田 | |
JP2017135374A (ja) | 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2010283169A (ja) | 半導体装置の製造方法 | |
JP7267522B1 (ja) | 接合部材および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
LAPS | Cancellation because of no payment of annual fees |