JP2007326137A - 鉛フリーはんだ材料、半導体装置および半導体装置の製造法 - Google Patents

鉛フリーはんだ材料、半導体装置および半導体装置の製造法 Download PDF

Info

Publication number
JP2007326137A
JP2007326137A JP2006160824A JP2006160824A JP2007326137A JP 2007326137 A JP2007326137 A JP 2007326137A JP 2006160824 A JP2006160824 A JP 2006160824A JP 2006160824 A JP2006160824 A JP 2006160824A JP 2007326137 A JP2007326137 A JP 2007326137A
Authority
JP
Japan
Prior art keywords
alloy
lead
free solder
eutectic
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006160824A
Other languages
English (en)
Other versions
JP4703492B2 (ja
Inventor
Shigeki Sakaguchi
茂樹 坂口
Kenichiro Suetsugu
憲一郎 末次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006160824A priority Critical patent/JP4703492B2/ja
Publication of JP2007326137A publication Critical patent/JP2007326137A/ja
Application granted granted Critical
Publication of JP4703492B2 publication Critical patent/JP4703492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】作業温度を大幅に上昇させることがなく、半導体素子にクラックが発生する確率を低減することができる鉛フリーはんだ材料を提供する。
【解決手段】第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、Snを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料。
【選択図】図2A

Description

本発明は、主に鉛フリーはんだ材料に関し、特に電子機器、電気機器、機械部品などの組立で用いられる融点250〜350℃の鉛フリーはんだ材料に関する。
半導体装置は、一般に半導体素子(半導体チップ)と基材とを具備し、半導体素子は、はんだ材料などにより基材に接合されている。パワーデバイス製品のような半導体装置は、放熱特性を必要とするため、基材となるリードフレームには放熱部が設けられており、半導体素子は放熱部に接合されている。
半導体素子とリードフレームの放熱部とを接合する工程は、ダイボンド工程と呼ばれる。ダイボンド工程の後、半導体素子とリードフレームとの接合体は、ワイヤーボンド工程やリフロー工程を経て、最終製品となる。
従来のパワーデバイス製品は、ダイボンド工程において、一般的にPbとSnとを含む合金(Pb−Sn合金)からなる高温はんだ材料を用いている(特許文献1参照)。Pb−Sn合金の融点は、300℃近傍であるため、ワイヤーボンド工程やリフロー工程による加熱では、Pb−Sn合金の再溶融は起こりにくい。よって、作業工程において、半導体素子とリードフレームの放熱部との間で、ボイドの発生が防止され、良好な放熱特性が確保される。
Pb−Sn合金は、熱伝導性にも優れており、更に、硬度が25Hv程度と低いため、均一なワイヤー形状に容易に加工できる。よって、はんだ材料を半導体素子やリードフレームの接合面に供給する際、はんだ材料の供給量のバラツキが抑制され、効率的に作業を行うことができる。
更に、Pb−Sn合金は、半導体素子を構成するSiなどの線膨張係数と、一般的に使用されているリードフレーム(主に銅製)の線膨張係数との差を緩和する機能を有するため、半導体素子にクラック等が発生するのを防止できる。
特開平4−286133号公報
近年、環境規制の観点から、鉛を含まないはんだ材料(鉛フリーはんだ材料)の開発が積極的に進められている。しかし、パワーデバイス製品には放熱特性が要求され、更に、リフロー工程の際には、はんだ材料が再溶融しないことが要求される。これらの条件を満たすためには、融点が290〜330℃のはんだ材料が必要である。
一方、鉛フリーはんだ材料の多くは、融点が高く、290〜300℃程度の融点を有する実用的なはんだ材料は未開発である。融点の高い鉛フリーはんだ材料を溶融させるためには、製造設備の作業温度を上昇させる必要があり、設備投資のコストが高くなる。また、入手可能な鉛フリーはんだ材料は、Pb−Sn合金からなるはんだ材料と比較して硬度が高いため、リードフレームとの接合面において半導体素子に応力が発生しやすい。そのため、半導体素子にクラックが発生する場合があり、パワーデバイス製品の信頼性が低くなる。
本発明は、上記を鑑み、従来の作業温度を大幅に上昇させることがなく、半導体素子にクラックが発生する確率を低減することができる鉛フリーはんだ材料を提供することを目的の1つとする。
本発明は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、Snを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料(鉛フリーはんだ材料A)に関する。
本発明は、また、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、SnおよびInを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部であり、合金材料に含まれるInの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜3重量部である、鉛フリーはんだ材料(鉛フリーはんだ材料B)に関する。
本発明は、また、第1共晶合金と第2共晶合金とを含む合金材料と、合金材料の表面を被覆する金属層とを含み、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、金属層は、SnまたはSn−In合金(SnとInとを含む合金)からなる、鉛フリーはんだ材料(鉛フリーはんだ材料C)に関する。
本発明は、また、第1接合面を有する半導体素子と、第2接合面を有する基材と、第1接合面と第2接合面とを接合する上記の鉛フリーはんだ材料とを含む、半導体装置に関する。
本発明は、また、第1接合面を有する半導体素子と、第2接合面を有する基材と、第1接合面および第2接合面の少なくとも一方に存在する金属層と、第1接合面と第2接合面との間に付与される鉛フリーはんだ材料とを含み、鉛フリーはんだ材料は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、金属層は、SnまたはSn−In合金からなる、半導体装置部品の組み合わせに関する。
本発明は、また、(i)第1接合面を有する半導体素子および第2接合面を有する基材を供給し、(ii)第1接合面および第2接合面の少なくとも一方に、めっき法により、SnまたはSn−In合金からなる金属層を形成し、(iii)第1接合面と第2接合面との間に、鉛フリーはんだ材料を介在させ、(iv)鉛フリーはんだ材料と金属層とを、加熱し、その後、冷却して、第1接合面と第2接合面と接合する工程、を有する半導体装置の製造法、ならびにその製造法で得られた半導体装置に関する。ここで、鉛フリーはんだ材料には、上記の鉛フリーはんだ材料A〜Cの少なくとも1種を用いることができる。
本発明によれば、Zn−Al合金からなる第1共晶合金とGe−Ni合金からなる第2共晶合金とを含む合金(Zn−Al−Ge−Ni合金)からなる鉛フリーはんだ材料の融点を低下させると共に、その硬度を低減できる。よって、例えば250〜350℃の融点を有し、加工性に優れ、かつ、半導体素子と基材との線膨張係数の差による応力を緩和できる鉛フリーはんだ材料を提供できる。
本発明によれば、電子部品、電子機器などの鉛フリー化が可能となるだけでなく、パワーデバイス製品のような半導体装置の製造工程において、作業温度を低くすることができる。よって、信頼性の高い製品を供給することができる。本発明の鉛フリーはんだは、ワイヤーや金属箔への加工が容易であり、作業効率も向上する。
実施の形態1
本実施形態は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、Snを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料に関する。
Zn−Al合金からなる第1共晶合金とGe−Ni合金からなる第2共晶合金とを含む合金(Zn−Al−Ge−Ni合金)は、本実施形態の鉛フリーはんだ材料の母材(ベース)となる。
第1共晶合金と第2共晶合金とを溶融状態で混合し、その後、凝固させると、均一な合金が得られる。しかし、合金を微視的に見ると、第1共晶合金と第2共晶合金とを区別できる。例えば、はんだ材料の断面を電子顕微鏡などで観察することにより、第1共晶合金と第2共晶合金の存在を観察することができる。
ここで、Zn−Al合金とは、2〜7重量%(好ましくは約5重量%)のAlを含み、残部がZnからなる2元共晶合金を示す。Zn−Al合金は、約385℃の共晶点を有する。Ge−Ni合金とは、20〜38重量%(好ましくは約28重量%)のNiを含み、残部がGeからなる2元共晶合金を示す。Ge−Ni合金は、約775℃の共晶点を有する。
第1共晶合金と第2共晶合金との合計に占める第2共晶合金の含有量は、0.05〜2重量%が好ましく、0.1〜1.5重量%が更に好ましく、0.3〜1重量%が特に好ましい。
母材、すなわちZn−Al−Ge−Ni合金の融点は、385〜420℃であり、現行品であるPb−Sn合金の融点(290〜330℃)よりも高くなっている。よって、Zn−Al−Ge−Ni合金を溶融させ、半導体素子と基材とを接続するためには、製造設備の作業温度を、少なくとも現行より約60℃程度上昇させる必要がある。しかし、作業温度を上昇させると、製造設備の熱劣化が起こりやすくなる。
Zn−Al−Ge−Ni合金の硬度は、ビッカース硬度で、約90Hvであり、現行品であるPb−Sn合金の硬度(約25Hv)よりも高くなっている。よって、Zn−Al−Ge−Ni合金を、例えばワイヤー状に均一に加工することは困難である。このことは、半導体素子や基材の接合面に、鉛フリーはんだ材料を供給する際に、はんだ材料の供給量にバラツキが生じることを意味する。
鉛フリーはんだ材料の硬度を下げることは、融点を下げることと同様に、半導体装置の製造においては重要である。
表1は、Zn−Al−Ge−Ni合金にSnを添加した場合の融点と硬度を示している。ただし、Zn−Al−Ge−Ni合金におけるZn、Al、GeおよびNiの含有量は、それぞれ94.3重量%、5重量%、0.5重量%および0.2重量%である。表1中に示したSnの添加量(重量部)は、母材であるZn−Al−Ge−Ni合金100重量部あたりの量である。硬度比率は、Zn−Al−Ge−Ni合金のビッカース硬度に対する、Snを添加した合金材料のビッカース硬度の割合を、百分率で示している。
Figure 2007326137
Snの添加量が2重量部を超えると、Zn中に固溶しないSnが遊離するため、Snの融点である232℃程度の低温で、合金材料の一部が溶融する。このような低融点成分がはんだ材料に含まれると、半導体装置を基板(マザーボード)に実装する際に、リフロー装置による加熱により、はんだ材料が再溶融する可能性がある。その結果、パワーデバイス製品などでは、半導体素子と基材との間にボイドが発生し、放熱特性が劣化する。よって、Snの添加量は、Zn−Al−Ge−Ni合金100重量部あたり、2重量部以下とすることが必要である。
表1から、Zn−Al−Ge−Ni合金に、Snを添加することにより、合金材料の硬度が顕著に低下することがわかる。合金材料の硬度が低下すると、はんだ材料が供給される接合面における応力が緩和されやすい。
本実施形態の鉛フリーはんだ材料は、従来と同様に、ワイヤー、金属箔、インゴットなどの状態で、半導体素子や基材の接合面に供給することができる。鉛フリーはんだ材料の溶融を伴う接合は、水素ガスまたは窒素ガスを含む雰囲気中で行うことが好ましい。
実施の形態2
本実施形態は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、合金材料は、更に、SnおよびInを含み、合金材料に含まれるSnの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜2重量部であり、合金材料に含まれるInの量が、第1共晶合金と第2共晶合金との合計100重量部あたり、0.05〜3重量部である、鉛フリーはんだ材料に関する。
Zn−Al−Ge−Ni合金に、Snと共に、Inを添加することにより、合金材料の融点と硬度を、更に低下させることができる。例えば、Zn−5Al−0.2Ni−0.5Ge(5重量%のAlと、0.2重量%のNiと、0.5重量%のGeを含み、残部がZnである合金)100重量部に対し、2重量部のSnを添加すると、融点は約7.5℃程度低下し、硬度は約14%程度低下する。このはんだ材料に、更に3重量部のInを添加すると、融点は更に約7℃低下し、硬度は約10%程度低下する。
表2は、Zn−Al−Ge−Ni合金にSnとInとを添加した場合の融点と硬度を示している。ただし、Zn−Al−Ge−Ni合金におけるZn、Al、GeおよびNiの含有量は、それぞれ94.3重量%、5重量%、0.5重量%および0.2重量%である。表1中に示したSnおよびInの添加量(重量部)は、母材であるZn−Al−Ge−Ni合金100重量部あたりの量である。硬度比率は、Zn−Al−Ge−Ni合金のビッカース硬度に対する、SnおよびInを添加した合金材料のビッカース硬度の割合を、百分率で示している。
なお、Inの添加量が4重量%になると、Sn−In共晶合金(融点約120℃)の生成量が多くなる。
Figure 2007326137
実施の形態3
本実施形態は、第1共晶合金と第2共晶合金とを含む合金材料と、合金材料の表面を被覆する金属層とを含み、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、金属層は、SnまたはSn−In合金からなる、鉛フリーはんだ材料に関する。Snの融点は232℃であり、Sn−In合金の融点は120℃である。これらの融点は、かなり低いため、本実施形態の鉛フリーはんだ材料は、半導体素子や基材の接合面との濡れ性に優れている。また、接合が完了した後には、金属層が合金材料に溶け込んでいるため、実施の形態1および実施の形態2の鉛フリーはんだ材料を用いた場合と同様に、接続不良が生じにくく、半導体素子のクラックも生じにくい。
金属層は、第1共晶合金と第2共晶合金とを含む合金材料の表面の少なくとも一部、または、表面全体を被覆している。第1共晶合金と第2共晶合金とを含む合金材料の形状は、特に限定されず、例えばワイヤー、シート(箔)、粒状物などの形状を有する。例えば、第1共晶合金と第2共晶合金とを含む合金材料がシート状である場合、金属層は、シートの少なくとも一方の面に形成されていればよいが、両面に形成されていることが好ましい。この場合、一方の面にSnからなる層を形成し、他方の面にSn−In合金からなる層を形成してもよく、両面にSnからなる層またはSn−In合金からなる層を形成してもよい。
図1は、本実施形態に係るシート(箔)状の鉛フリーはんだ材料の一例の断面を概念的に示している。シート状の鉛フリーはんだ材料10は、第1共晶合金と第2共晶合金とを含む合金材料からなる内層11と、上層金属層12と、下層金属層13とを具備する。上層金属層12および下層金属層13は、SnまたはSn−In合金からなり、例えばメッキ法により、合金材料からなる内層11の表面に形成されている。
上層金属層12および下層金属層13は、それぞれ独立に、Sn単体からなる層でもよく、Sn−In合金からなる層でもよい。内層11の厚みをTとするとき、上層金属層12および下層金属層13の厚みtは、それぞれ0.005≦t/T≦0.3を満たすことが好ましく、0.01≦t/T≦0.15を満たすことが更に好ましい。ただし、第1共晶合金と第2共晶合金とを含む合金材料からなる内層100重量部あたり、Snが0.05〜2重量部、Inが0.05〜3重量部となるように、各層の厚みを制御することが望ましい。
Sn−In合金に含まれるInの量は、特に限定されないが、例えば40〜70重量%であることが好ましい。実施の形態5においても同様である。
実施の形態4
本実施形態は、第1接合面を有する半導体素子と、第2接合面を有する基材と、第1接合面と第2接合面とを接合する鉛フリーはんだ材料とを含む半導体装置に関する。ここで、鉛フリーはんだ材料には、実施の形態1〜3の鉛フリーはんだ材料を用いることができる。
図2Aは、本実施形態に係る半導体装置の一例を概念的に示す上面図である。図2Bは図2Aのb−b線断面図である。
半導体装置(例えばパワートランジスタ)20は、下面に第1接合面を有する半導体素子21と、上面に第2接合面を有する放熱部22aを含む基材(リードフレーム)22と、第1接合面と第2接合面とを接合する鉛フリーはんだ材料23とを具備する。基材22は、第1リード24と一体となっている。半導体素子21は、金属線26を介して、2つの第2リード25と接続されている。半導体素子21、第2リード25の一端および金属線26は、破線で示した封止樹脂27により封止されている。
半導体素子や基材の接合面における応力を十分に緩和し、半導体装置の信頼性を十分に向上させる観点から、接合面における鉛フリーはんだ材料の厚み(半導体素子の第1接合面と、基材の放熱部の第2接合面との間の距離)は、40μm以上とすることが好ましい。
実施の形態5
本実施の形態は、第1接合面を有する半導体素子と、第2接合面を有する基材と、第1接合面および第2接合面の少なくとも一方に存在する金属層と、第1接合面と第2接合面との間に付与される鉛フリーはんだ材料とを含み、鉛フリーはんだ材料は、第1共晶合金と第2共晶合金とを含む合金材料からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金からなり、金属層は、SnまたはSn−In合金からなる半導体装置部品の組み合わせに関する。
図3は、本実施形態に係る半導体装置部品の組み合わせの一例を概念的に示す断面図である。半導体装置部品の組み合わせ30は、以下の要領で得ることができる。
まず、第1接合部を有する半導体素子(例えばパワートランジスタ)31と、第2接合部である放熱部32a、第1リード34および第2リード35を有する基材(リードフレーム)32とを作製する。
次に、第1接合部および第2接合部の少なくとも一方に、めっき法により、SnまたはSn−In合金からなる金属層33aを形成する。更に、第1接合部と第2接合部との間に、鉛フリーはんだ材料33を介在させる。ここで、鉛フリーはんだ材料には、実施の形態1〜3の鉛フリーはんだ材料を用いることができる。その後、鉛フリーはんだ材料と金属層とを、加熱し、冷却すると、第1接合部と第2接合部とが接合される。
次に、半導体素子31と、第2リード35とを、金属線36を介して接続し、最後に、半導体素子31、第2リード35の一端および金属線36を封止樹脂37により封止することにより、実施の形態4と同様の半導体装置が得られる。
このように、半導体素子や基材の接合面に、予め、低融点であるSn層(融点232℃)またはSn−In合金層(融点120℃)を形成しておくことにより、鉛フリーはんだ材料と、半導体素子や基材の接合面との濡れ性が向上する。また、接合が完了した後には、金属層が鉛フリーはんだ材料に溶け込んでいるため、実施の形態1および実施の形態2の鉛フリーはんだ材料を用いた場合と同様に、接続不良が生じにくく、半導体素子のクラックも生じにくい。
本発明の鉛フリーはんだ材料は、特に、パワーデバイス装置のような半導体装置に好適である。本発明を適用することで、従来のPb−Sn合金からなるはんだ材料と同様の設備で半導体装置を生産することが可能となる。本発明は、フリップチップ、BGA(Ball Grid Array)、モジュールなどの接続用途にも適用できる。
本発明の実施の形態3に係る鉛フリーはんだ材料の一例の縦断面図である。 本発明の実施の形態4に係る半導体装置の一例を概念的に示す上面図である。 図2Aのb−b線断面図である。 本発明の実施の形態5に係る半導体装置部品の一例を概念的に示す縦断面図である。
符号の説明
10 鉛フリーはんだ材料
11 内層
12 上層金属層
13 下層金属層
20 半導体装置
30 半導体装置部品の組み合わせ
21、31 半導体素子
22、32 基材
22a、32a 放熱部
23、33 鉛フリーはんだ材料
24、34 第1リード
25、35 第2リード
26、36 金属線
27、37 封止樹脂
33a 金属層

Claims (7)

  1. 第1共晶合金と第2共晶合金とを含む合金材料からなり、
    前記第1共晶合金は、Zn−Al合金からなり、
    前記第2共晶合金は、Ge−Ni合金からなり、
    前記合金材料は、更に、Snを含み、前記合金材料に含まれるSnの量が、前記第1共晶合金と前記第2共晶合金との合計100重量部あたり、0.05〜2重量部である、鉛フリーはんだ材料。
  2. 前記合金材料は、更に、Inを含み、前記合金材料に含まれるInの量が、前記第1共晶合金と前記第2共晶合金との合計100重量部あたり、0.05〜3重量部である、請求項1記載の鉛フリーはんだ材料。
  3. 第1共晶合金と第2共晶合金とを含む合金材料と、前記合金材料の表面を被覆する金属層とを含み、
    前記第1共晶合金は、Zn−Al合金からなり、
    前記第2共晶合金は、Ge−Ni合金からなり、
    前記金属層は、SnまたはSn−In合金からなる、鉛フリーはんだ材料。
  4. 第1接合面を有する半導体素子と、第2接合面を有する基材と、前記第1接合面と前記第2接合面とを接合する請求項1または3記載の鉛フリーはんだ材料とを含む、半導体装置。
  5. 第1接合面を有する半導体素子と、第2接合面を有する基材と、前記第1接合面および前記第2接合面の少なくとも一方に存在する金属層と、前記第1接合面と前記第2接合面との間に付与される鉛フリーはんだ材料とを含み、
    前記鉛フリーはんだ材料は、第1共晶合金と第2共晶合金とを含む合金材料からなり、
    前記第1共晶合金は、Zn−Al合金からなり、
    前記第2共晶合金は、Ge−Ni合金からなり、
    前記金属層は、SnまたはSn−In合金からなる、半導体装置部品の組み合わせ。
  6. 第1接合面を有する半導体素子および第2接合面を有する基材を供給し、
    前記第1接合面および前記第2接合面の少なくとも一方に、めっき法により、SnまたはSn−In合金からなる金属層を形成し、
    前記第1接合面と前記第2接合面との間に、鉛フリーはんだ材料を介在させ、
    前記鉛フリーはんだ材料と前記金属層とを、加熱し、その後、冷却して、前記第1接合面と前記第2接合面と接合する工程を有する、半導体装置の製造法。
  7. 請求項6記載の方法で得られた半導体装置。
JP2006160824A 2006-06-09 2006-06-09 鉛フリーはんだ材料 Expired - Fee Related JP4703492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006160824A JP4703492B2 (ja) 2006-06-09 2006-06-09 鉛フリーはんだ材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006160824A JP4703492B2 (ja) 2006-06-09 2006-06-09 鉛フリーはんだ材料

Publications (2)

Publication Number Publication Date
JP2007326137A true JP2007326137A (ja) 2007-12-20
JP4703492B2 JP4703492B2 (ja) 2011-06-15

Family

ID=38926987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006160824A Expired - Fee Related JP4703492B2 (ja) 2006-06-09 2006-06-09 鉛フリーはんだ材料

Country Status (1)

Country Link
JP (1) JP4703492B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030517A1 (ja) * 2009-09-09 2011-03-17 株式会社日立製作所 接続材料、半導体装置及びその製造方法
JP2011056555A (ja) * 2009-09-11 2011-03-24 Hitachi Ltd 接続材料、接続材料の製造方法、半導体装置
JP2015001023A (ja) * 2013-06-18 2015-01-05 住友金属鉱山株式会社 Zn−Al系合金ヒューズ
JP5773344B2 (ja) * 2010-03-01 2015-09-02 国立大学法人大阪大学 半導体装置及び半導体装置用接合材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124150A (en) * 1977-04-05 1978-10-30 Nec Corp Alloy soldering material
JPS62173095A (ja) * 1986-01-24 1987-07-29 Showa Alum Corp はんだ付用板材
JPH04258397A (ja) * 1991-02-05 1992-09-14 Furukawa Alum Co Ltd アルミニウム部材の低温ろう付用ろう材
JPH11288955A (ja) * 1998-04-02 1999-10-19 Sumitomo Metal Mining Co Ltd 高温はんだ付用Zn合金

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124150A (en) * 1977-04-05 1978-10-30 Nec Corp Alloy soldering material
JPS62173095A (ja) * 1986-01-24 1987-07-29 Showa Alum Corp はんだ付用板材
JPH04258397A (ja) * 1991-02-05 1992-09-14 Furukawa Alum Co Ltd アルミニウム部材の低温ろう付用ろう材
JPH11288955A (ja) * 1998-04-02 1999-10-19 Sumitomo Metal Mining Co Ltd 高温はんだ付用Zn合金

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030517A1 (ja) * 2009-09-09 2011-03-17 株式会社日立製作所 接続材料、半導体装置及びその製造方法
CN102473650A (zh) * 2009-09-09 2012-05-23 株式会社日立制作所 接合材料、半导体装置及其制造方法
US8525330B2 (en) 2009-09-09 2013-09-03 Hitachi, Ltd. Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
KR101361252B1 (ko) * 2009-09-09 2014-02-11 가부시키가이샤 히타치세이사쿠쇼 접속 재료, 반도체 장치 및 그 제조 방법
JP2011056555A (ja) * 2009-09-11 2011-03-24 Hitachi Ltd 接続材料、接続材料の製造方法、半導体装置
JP5773344B2 (ja) * 2010-03-01 2015-09-02 国立大学法人大阪大学 半導体装置及び半導体装置用接合材
US9217192B2 (en) 2010-03-01 2015-12-22 Osaka University Semiconductor device and bonding material for semiconductor device
JP2015001023A (ja) * 2013-06-18 2015-01-05 住友金属鉱山株式会社 Zn−Al系合金ヒューズ

Also Published As

Publication number Publication date
JP4703492B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
KR102027615B1 (ko) 히트 싱크 장착 파워 모듈용 기판, 냉각기 장착 파워 모듈용 기판 및 파워 모듈
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
WO2014148425A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2006190850A (ja) 半導体装置およびその製造方法
TWI273140B (en) Phase change lead-free super plastic solders
JP2014183119A (ja) パワーモジュール用基板の製造方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
KR101676230B1 (ko) 접합체 및 파워 모듈용 기판
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP2015043393A (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2009290007A (ja) 接合体、半導体装置および接合体の製造方法
CN107546131A (zh) 一种用于封装电子组件的金属外壳的制作方法
WO2018168858A1 (ja) はんだ材
JP4703492B2 (ja) 鉛フリーはんだ材料
JP2005340268A (ja) トランジスタパッケージ
JP6819299B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP6529632B1 (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
CN108701659B (zh) 接合体、功率模块用基板、功率模块、接合体的制造方法及功率模块用基板的制造方法
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田
JP2017135374A (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
JP2010283169A (ja) 半導体装置の製造方法
JP7267522B1 (ja) 接合部材および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

LAPS Cancellation because of no payment of annual fees