JP5970225B2 - Semiconductor device drive device - Google Patents
Semiconductor device drive device Download PDFInfo
- Publication number
- JP5970225B2 JP5970225B2 JP2012091503A JP2012091503A JP5970225B2 JP 5970225 B2 JP5970225 B2 JP 5970225B2 JP 2012091503 A JP2012091503 A JP 2012091503A JP 2012091503 A JP2012091503 A JP 2012091503A JP 5970225 B2 JP5970225 B2 JP 5970225B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- resistance
- time
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000001514 detection method Methods 0.000 claims description 30
- 230000008859 change Effects 0.000 claims description 18
- 230000004069 differentiation Effects 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000010992 reflux Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、半導体装置のスイッチングを制御する半導体装置の駆動装置に関する。 The present invention relates to a drive device for a semiconductor device that controls switching of the semiconductor device.
インバーター装置などの電力変換装置においては、ＩＧＢＴなどの半導体スイッチング素子と、これに逆並列に接続されるダイオード（還流ダイオード）からなるアーム回路を備えた半導体装置が用いられる。 In a power conversion device such as an inverter device, a semiconductor device including an arm circuit including a semiconductor switching element such as an IGBT and a diode (freewheeling diode) connected in antiparallel to the semiconductor switching element is used.
一つのアーム回路において半導体スイッチング素子がターンオンすると、対アームのダイオードの逆回復（リカバリ）時にサージ電圧やリンギングが発生する傾向が有る。本傾向は、ＩＧＢＴなどの高速スイッチング素子では顕著となる。 When the semiconductor switching element is turned on in one arm circuit, surge voltage and ringing tend to occur during reverse recovery of the diode of the arm. This tendency is remarkable in high-speed switching elements such as IGBTs.
このようなサージ電圧やリンギングを低減するには、ゲート駆動装置のゲート抵抗の抵抗値を大きくするなどの手段により、半導体スイッチング素子を緩やかにターンオンすれば良いが、反面、半導体スイッチング素子のターンオン時における電力損失（ターンオン損失）が増加してしまう。 In order to reduce such surge voltage and ringing, the semiconductor switching element may be turned on gently by means such as increasing the resistance value of the gate resistance of the gate driving device, but on the other hand, when the semiconductor switching element is turned on. Power loss (turn-on loss) increases.
ターンオン損失を増加することなく、サージ電圧やリンギングを低減する従来技術としては、例えば、特許文献１に開示された技術がある。本技術においては、ＩＧＢＴ等の電圧駆動型半導体スイッチング素子のターンオン時にゲート電圧Ｖｇｅの時間変化率ｄＶｇｅ／ｄｔを検出し、ゲート電圧が上昇し始めた後、時間変化率ｄＶｇｅ／ｄｔが所定の閾値Ｖｔｈ１未満となったら、ゲート抵抗値ｒを低い値に切り替える。これにより、ターンオン時に発生するサージ電圧やリンギングを低減されるとともに、ターンオン損失が低減される。 As a conventional technique for reducing surge voltage and ringing without increasing the turn-on loss, for example, there is a technique disclosed in Patent Document 1. In the present technology, the time change rate dVge / dt of the gate voltage Vge is detected when a voltage-driven semiconductor switching element such as an IGBT is turned on, and after the gate voltage starts to rise, the time change rate dVge / dt becomes a predetermined threshold value. When it becomes less than Vth1, the gate resistance value r is switched to a low value. As a result, surge voltage and ringing generated at turn-on are reduced, and turn-on loss is reduced.
近年、半導体スイッチング素子の高速化が進み、従来技術では、必ずしも十分にサージ電圧やリンギングを抑えることが難しくなっているという問題がある。 In recent years, the speed of semiconductor switching elements has been increased, and the prior art has a problem that it is difficult to sufficiently suppress surge voltage and ringing.
本発明は、上記問題点を考慮してなされたものであり、高速化された半導体スイッチング素子を含む半導体装置に対しても、ターンオン損失を低減しながら、確実にサージ電圧やリンギングを抑えるように半導体装置のスイッチングを制御できる半導体装置の駆動装置を提供する。 The present invention has been made in consideration of the above-described problems, and it is possible to reliably suppress surge voltage and ringing while reducing turn-on loss even for a semiconductor device including a high-speed semiconductor switching element. Provided is a drive device for a semiconductor device capable of controlling switching of the semiconductor device.
上記課題を解決するために、本発明による半導体装置の駆動装置は、電圧制御型半導体スイッチング素子及び還流ダイオードを備えた半導体装置の駆動装置であって、電圧制御型半導体スイッチング素子のゲート端子とターンオン電源との間に接続されるゲート駆動抵抗と、電圧制御型半導体スイッチング素子のゲート電圧が、主電流が流れ始める閾値に到達したことを検知する閾値検知手段と、閾値検知手段の検知結果に基づいて、ゲート駆動抵抗の抵抗値を設定するゲート駆動抵抗設定手段を備える。さらに、このゲート駆動抵抗設定手段は、ゲート駆動抵抗の抵抗値を、ターンオン動作開始時には第１の抵抗値に設定し、閾値検知手段が、ゲート電圧が閾値に到達したことを検知した後、第１の抵抗値よりも大きな第２の抵抗値に設定し、さらにその後、第１および第２の抵抗値よりも小さな第３の抵抗値に設定する。 In order to solve the above problems, a semiconductor device driving device according to the present invention is a semiconductor device driving device including a voltage controlled semiconductor switching element and a free wheel diode, and the gate terminal of the voltage controlled semiconductor switching element is turned on. Based on a gate drive resistor connected between the power source, a threshold voltage detecting means for detecting that the gate voltage of the voltage controlled semiconductor switching element has reached a threshold value at which the main current starts to flow, and a detection result of the threshold value detecting means And gate drive resistance setting means for setting a resistance value of the gate drive resistance. Further, the gate drive resistance setting means sets the resistance value of the gate drive resistance to the first resistance value at the start of the turn-on operation, and after the threshold value detection means detects that the gate voltage has reached the threshold value, A second resistance value larger than the first resistance value is set, and then a third resistance value smaller than the first and second resistance values is set.
本発明によれば、ゲート駆動抵抗の抵抗値が、ターンオン動作開始時には第１の抵抗値に設定され、ゲート電圧が閾値に到達したことを検知した後、第１の抵抗値よりも大きな第２の抵抗値に設定され、さらにその後、第１および第２の抵抗値よりも小さな第３の抵抗値に設定されることにより、電圧制御型半導体スイッチング素子のターンオン損失が低減されるとともに、還流ダイオードに発生するサージ電圧やリンギングを抑えることができる。 According to the present invention, the resistance value of the gate driving resistor is set to the first resistance value at the start of the turn-on operation, and after detecting that the gate voltage has reached the threshold value, the second resistance value larger than the first resistance value is set. The resistance value of the voltage controlled semiconductor switching element is reduced by setting the resistance value of the voltage controlled semiconductor switching element to a third resistance value smaller than the first resistance value and the second resistance value. Can suppress surge voltage and ringing.
以下、図面等を用いて、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
なお、本発明の前記ならびにその他の目的や特徴は、以下の記述および図面によって明らかになるであろう。 The above and other objects and features of the present invention will be apparent from the following description and drawings.
図１は、本発明の第１の実施例である、半導体装置のゲート駆動装置の回路構成を示す。なお、図１においては下アームのゲート駆動装置を示すが、上アームにも同様のゲート駆動装置が接続される。 FIG. 1 shows a circuit configuration of a gate drive device for a semiconductor device according to a first embodiment of the present invention. Although FIG. 1 shows a gate drive device for the lower arm, a similar gate drive device is also connected to the upper arm.
（回路接続構成の説明）
本実施例のゲート駆動装置は、ターンオン電源Ｖｇｐとゲート端子間に、ｏｎ／ｏｆｆ切替スイッチ１００、抵抗切替スイッチ１０３（ＳＷ１）、抵抗切替スイッチ１０４（ＳＷ２）、抵抗Ｒｇ１、抵抗Ｒｇ２、抵抗Ｒｇ３、を備える。
(Description of circuit connection configuration)
The gate driving device of this embodiment includes an on / off switch 100, a resistance switch 103 (SW1), a resistance switch 104 (SW2), a resistor Rg1, a resistor Rg2, and a resistor Rg3 between the turn-on power supply Vgp and the gate terminal. Is provided.
また、本ゲート駆動装置は、抵抗切替スイッチ１０３のオン・オフを制御するスイッチ１切替制御回路１０５、抵抗切替スイッチ１０４のオン・オフを制御するスイッチ２切替制御回路１０６、閾値検知手段１０７を備える。閾値検知手段１０７はゲート端子Ｇとスイッチ１切替制御回路１０５及びスイッチ２切替制御回路１０６に接続されており、スイッチ１切替制御回路１０５は抵抗切替スイッチ１０３に、スイッチ２切替制御回路１０６は抵抗切替スイッチ１０４に、それぞれ接続されている。これら、抵抗切替スイッチ１０３、スイッチ１切替制御回路１０５、抵抗切替スイッチ１０４およびスイッチ２切替制御回路１０６により、ゲート駆動抵抗の抵抗値を所定の値に設定するゲート駆動抵抗設定手段が構成される。 Further, the gate drive device includes a switch 1 switching control circuit 105 that controls on / off of the resistance changeover switch 103, a switch 2 switching control circuit 106 that controls on / off of the resistance changeover switch 104, and threshold detection means 107. . The threshold detection means 107 is connected to the gate terminal G, the switch 1 switching control circuit 105 and the switch 2 switching control circuit 106. The switch 1 switching control circuit 105 is connected to the resistance switching switch 103, and the switch 2 switching control circuit 106 is switched to resistance. Each is connected to the switch 104. These resistance changeover switch 103, switch 1 changeover control circuit 105, resistance changeover switch 104, and switch 2 changeover control circuit 106 constitute gate drive resistance setting means for setting the resistance value of the gate drive resistance to a predetermined value.
本実施例のゲート駆動装置は、電圧制御型半導体スイッチング素子として絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）１０１と、ＩＧＢＴ１０１に逆並列に接続される還流ダイオードとして、炭化ケイ素ショットキーバリアダイオード（以下ＳｉＣ−ＳＢＤと記す）１０２により構成された半導体装置を上下アームとして用いたインバーターのＩＧＢＴのゲートを駆動する。 The gate driving apparatus of this embodiment includes an insulated gate bipolar transistor (hereinafter referred to as IGBT) 101 as a voltage-controlled semiconductor switching element, and a silicon carbide Schottky barrier diode (hereinafter referred to as SiC) as a free-wheeling diode connected in reverse parallel to the IGBT 101. The gate of the IGBT of the inverter using the semiconductor device constituted by 102 as the upper and lower arms is driven.
ただし、半導体装置の構成要素としてはこれに限定したものではなく、例えば電圧制御型半導体スイッチング素子としてパワーＭＯＳＦＥＴや、還流ダイオードとしてシリコンｐｎ接合ダイオードを用いても同様の効果が得られる。 However, the constituent elements of the semiconductor device are not limited to this. For example, the same effect can be obtained even when a power MOSFET is used as a voltage-controlled semiconductor switching element and a silicon pn junction diode is used as a free wheel diode.
（各構成要素の機能説明）
以下、上アームのＳｉＣ−ＳＢＤに負荷電流が流れている状態で下アームのＩＧＢＴがターンオンする場合について説明するが（各実施例とも同様）、下アームのＳｉＣ−ＳＢＤに負荷電流が流れている状態で上アームのＩＧＢＴがターンオンする場合も同様である。なお、以下の記述において、特に断らない限り、ＩＧＢＴは下アームのＩＧＢＴであり、ＳｉＣ−ＳＢＤは上アームのＳｉＣ−ＳＢＤである。
(Functional description of each component)
Hereinafter, the case where the IGBT of the lower arm is turned on while the load current is flowing in the SiC-SBD of the upper arm will be described (same as in each embodiment), but the load current is flowing in the SiC-SBD of the lower arm. The same applies when the upper arm IGBT is turned on in this state. In the following description, unless otherwise specified, the IGBT is a lower arm IGBT, and the SiC-SBD is an upper arm SiC-SBD.
ｏｎ／ｏｆｆ切替スイッチ１００はｏｎ／ｏｆｆ制御信号により制御され、ｏｎ／ｏｆｆ切替スイッチ１００がオン状態のとき、ターンオン電源Ｖｇｐからゲート端子に電流が流れ、ターンオン動作となる。 The on / off changeover switch 100 is controlled by an on / off control signal. When the on / off changeover switch 100 is in an on state, a current flows from the turn-on power supply Vgp to the gate terminal, and a turn-on operation is performed.
ターンオン動作時、ターンオン電源Ｖｇｐとゲート端子間のゲート駆動抵抗は、抵抗切替スイッチ１０３及び抵抗切替スイッチ１０４により切り替えられる。抵抗切替スイッチ１０３がオン状態、抵抗切替スイッチ１０４がオフ状態の場合、第１のゲート駆動抵抗Ｒ１はＲｇ１とＲｇ２の並列抵抗とＲｇ３の直列抵抗（Ｒ１＝（Ｒｇ１×Ｒｇ２）／（Ｒｇ１＋Ｒｇ２）＋Ｒｇ３）となり、抵抗切替スイッチ１０３と抵抗切替スイッチ１０４が共にｏｆｆ状態の場合、第２のゲート駆動抵抗Ｒ２は、Ｒｇ２とＲｇ３の直列抵抗（Ｒ２＝Ｒｇ２＋Ｒｇ３）となり、抵抗切替スイッチ１０４がオン状態の場合、第３のゲート駆動抵抗Ｒ３はＲｇ３となる。 During the turn-on operation, the gate drive resistance between the turn-on power supply Vgp and the gate terminal is switched by the resistance changeover switch 103 and the resistance changeover switch 104. When the resistance changeover switch 103 is in the on state and the resistance changeover switch 104 is in the off state, the first gate drive resistance R1 is a parallel resistance of Rg1 and Rg2 and a series resistance of Rg3 (R1 = (Rg1 × Rg2) / (Rg1 + Rg2) + Rg3 When the resistance changeover switch 103 and the resistance changeover switch 104 are both in the off state, the second gate drive resistance R2 is a series resistance of Rg2 and Rg3 (R2 = Rg2 + Rg3), and the resistance changeover switch 104 is in the on state. The third gate drive resistor R3 becomes Rg3.
本実施例では、Ｒ２＞Ｒ１＞Ｒ３なる関係を有するように抵抗Ｒｇ１、抵抗Ｒｇ２、抵抗Ｒｇ３の値が設定される。実際には、半導体スイッチで構成される抵抗切替スイッチ１０３や抵抗切替スイッチ１０４のオン抵抗も含まれるが、オン抵抗は十分低いため、仮にオン抵抗を含んでも各抵抗切替スイッチのｏｎ／ｏｆｆ状態と上記ゲート駆動抵抗の大小関係は変化しない。 In this embodiment, the values of the resistor Rg1, the resistor Rg2, and the resistor Rg3 are set so as to have a relationship of R2> R1> R3. Actually, the ON resistance of the resistance changeover switch 103 and the resistance changeover switch 104 constituted by semiconductor switches is also included, but since the ON resistance is sufficiently low, the ON / OFF state of each resistance changeover switch is included even if the ON resistance is included. The magnitude relationship of the gate drive resistance does not change.
閾値検知手段１０７はＩＧＢＴ１０１のゲート電圧が、主電流が流れ始めるゲート電圧であるゲート閾値電圧に到達したことを検知する。スイッチ１切替制御回路１０５は、閾値検知手段１０７の検出結果に基づき、抵抗切替スイッチ１０３のオン／オフ及びそのタイミングを制御する。また、スイッチ２切替制御回路１０６は、閾値検知手段１０７の検出結果に基づき、抵抗切替スイッチ１０４のオン／オフ及びそのタイミングを制御する。 The threshold detection means 107 detects that the gate voltage of the IGBT 101 has reached the gate threshold voltage that is the gate voltage at which the main current starts to flow. The switch 1 switching control circuit 105 controls on / off of the resistance selector switch 103 and its timing based on the detection result of the threshold detection means 107. The switch 2 switching control circuit 106 controls on / off of the resistance switching switch 104 and its timing based on the detection result of the threshold detection means 107.
（駆動シーケンスの説明）
以下、本実施例のゲート駆動装置の動作について図２を用いて説明する。まずｏｎ／ｏｆｆ切替スイッチ１００がオフ状態の場合、ＩＧＢＴ１０１のゲート電圧はほぼゲートターンオフ電源電圧Ｖｇｎでるため、ＩＧＢＴ１０１はオフ状態であり、コレクタ主電流は流れていない。この時、ＳｉＣ−ＳＢＤ１０２には図１の（１）で示す負荷電流が順方向に流れており、ＩＧＢＴ１０１のコレクタエミッタ間には電源電圧ＶｃｃからＳｉＣ−ＳＢＤ１０２の順方向電圧を差し引いた電圧がかかっている。
(Explanation of drive sequence)
Hereinafter, the operation of the gate driving apparatus of this embodiment will be described with reference to FIG. First, when the on / off changeover switch 100 is in the off state, the gate voltage of the IGBT 101 is almost the gate turn-off power supply voltage Vgn, so that the IGBT 101 is in the off state and no collector main current flows. At this time, the load current indicated by (1) in FIG. 1 flows in the SiC-SBD 102 in the forward direction, and a voltage obtained by subtracting the forward voltage of the SiC-SBD 102 from the power supply voltage Vcc is applied between the collector and emitter of the IGBT 101. ing.
ｏｎ／ｏｆｆ切替スイッチ１００がオン状態となると、ＩＧＢＴ１０１のゲート電圧Ｖｇが上昇を開始する。この時、抵抗切替スイッチ１０３はオン、抵抗切替スイッチ１０４はオフとなっており、ゲート駆動抵抗は中間値Ｒ１である。 When the on / off switch 100 is turned on, the gate voltage Vg of the IGBT 101 starts to rise. At this time, the resistance changeover switch 103 is on, the resistance changeover switch 104 is off, and the gate drive resistance is an intermediate value R1.
ＩＧＢＴ１０１のゲート電圧Ｖｇが閾値電圧（Ｖｔｈ）となる時間ｔｖｔｈ以降、ＩＧＢＴ１０１のコレクタ電流Ｉｃは上昇を開始し、図１の（２）で示した電流経路で負荷からＩＧＢＴ１０１に電流が流れる。負荷は大きなインダクタンスを持っているのでスイッチング動作中では殆ど電流値は変わらない。したがってＩＧＢＴ１０１のコレクタ電流Ｉｃが増大した分ＳｉＣ−ＳＢＤ１０２の順方向電流が減少する。またＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは降下を開始する。 After time tvth when the gate voltage Vg of the IGBT 101 becomes the threshold voltage (Vth), the collector current Ic of the IGBT 101 starts to rise, and current flows from the load to the IGBT 101 through the current path shown in (2) of FIG. Since the load has a large inductance, the current value hardly changes during the switching operation. Therefore, the forward current of SiC-SBD 102 decreases as the collector current Ic of IGBT 101 increases. The collector-emitter voltage Vce of the IGBT 101 starts to drop.
時間ｔｖｔｈから所定の期間経過した時間ｔ１で抵抗切替スイッチ１０３はオフ状態となり、ゲート駆動抵抗は最大値Ｒ２となる。ゲート駆動抵抗がＲ２に切り替わると、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜（ｄＶｃｅ／ｄｔ）は小さくなる。 The resistance changeover switch 103 is turned off at a time t1 when a predetermined period has elapsed from the time tvth, and the gate drive resistance becomes the maximum value R2. When the gate drive resistance is switched to R2, the descending slope (dVce / dt) of the collector-emitter voltage Vce of the IGBT 101 decreases.
ＩＧＢＴ１０１のコレクタ主電流Ｉｃが負荷電流と同じ電流になると、ＳｉＣ−ＳＢＤ１０２の順方向電流はほぼ零となり、この時間（ｔｖｋａｓ）からＳｉＣ−ＳＢＤ１０２には逆バイアス電圧が加わり始める。つまりこのタイミングでＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａが上昇を開始する。 When the collector main current Ic of the IGBT 101 becomes the same as the load current, the forward current of the SiC-SBD 102 becomes almost zero, and the reverse bias voltage starts to be applied to the SiC-SBD 102 from this time (tvkas). That is, the cathode-anode voltage Vka of the SiC-SBD 102 starts increasing at this timing.
ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａは、主回路の寄生インダクタンスをＬとすると、Ｖｋａ＝Ｖｃｃ−（Ｖｃｅ＋Ｌ×（ｄＩｃ／ｄｔ））である。ＩＧＢＴ１０１のコレクタ電流Ｉｃが負荷電流を超えてピーク電流となる時、（ｄＩｃ／ｄｔ）＝０であるから、この時のカソードアノード間電圧ＶｋａはＶｋａ１（＝Ｖｃｃ−Ｖｃｅ）となる。 The cathode-anode voltage Vka of the SiC-SBD 102 is Vka = Vcc− (Vce + L × (dIc / dt)), where L is the parasitic inductance of the main circuit. When the collector current Ic of the IGBT 101 exceeds the load current and becomes the peak current, (dIc / dt) = 0, so the cathode-anode voltage Vka at this time is Vka1 (= Vcc−Vce).
なお、ＩＧＢＴ１０１のコレクタ電流Ｉｃが負荷電流を超えて上昇するのは、ＳｉＣ−ＳＢＤ１０２の容量成分と配線インダクタンスによる共振が生じるためである。 The reason why the collector current Ic of the IGBT 101 increases beyond the load current is that resonance occurs due to the capacitance component of the SiC-SBD 102 and the wiring inductance.
その後、ＩＧＢＴ１０１のコレクタ電流Ｉｃは下降を開始するが、この時ｄＩｃ／ｄｔが負の値を持つため、カソードアノード間電圧ＶｋａはＶｋａ１に対してさらに上昇し、時間ｔｖｋａｅで最初のピーク電圧Ｖｋａｐ１となる。 Thereafter, the collector current Ic of the IGBT 101 starts to decrease. At this time, since dIc / dt has a negative value, the cathode-anode voltage Vka further increases with respect to Vka1, and at the time tvkae, the first peak voltage Vkap1 is increased. Become.
時間ｔｖｋａｅから所定期間経過した時間ｔ２で抵抗切替スイッチ１０４をオン状態に切り替えると、ゲート駆動抵抗は最小値Ｒ３となる。この時ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜は大きくなる。やがてＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは飽和電圧Ｖｃｅｓａｔとなりターンオン動作が完了する。 When the resistance changeover switch 104 is switched to the on state at time t2 when a predetermined period has elapsed from time tvkae, the gate drive resistance becomes the minimum value R3. At this time, the falling slope of the collector-emitter voltage Vce of the IGBT 101 increases. Eventually, the collector-emitter voltage Vce of the IGBT 101 becomes the saturation voltage Vcesat, and the turn-on operation is completed.
スイッチ１切替制御回路１０５及びスイッチ２切替制御回路１０６は、閾値検知手段１０７が、ゲート電圧が閾値電圧に到達したことを検知した時間ｔｖｔｈから適切な遅延時間を設けて、それぞれ抵抗切替スイッチ１０３、抵抗切替スイッチ１０４を制御することにより、上記の動作が行われる。 The switch 1 switching control circuit 105 and the switch 2 switching control circuit 106 are provided with appropriate delay times from the time tvth when the threshold detection means 107 detects that the gate voltage has reached the threshold voltage, The above operation is performed by controlling the resistance changeover switch 104.
（本実施例における効果の説明）
本実施例では、ターンオン動作前半の時間ｔ１まで、ゲート駆動抵抗を中間値Ｒ１とすることにより、時間ｔｖｔｈから時間ｔ１までのＩＧＢＴ１０１のターンオン損失を低減できる。
(Explanation of effects in this embodiment)
In this embodiment, by setting the gate drive resistance to the intermediate value R1 until the time t1 in the first half of the turn-on operation, the turn-on loss of the IGBT 101 from the time tvth to the time t1 can be reduced.
またＳｉＣ−ＳＢＤ１０２の逆方向電圧Ｖｋａの上昇開始に先立ち、時間ｔ１でゲート駆動抵抗を最大値Ｒ２とすることにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜（ｄＶｃｅ／ｄｔ）を小さくすると共に、ＩＧＢＴ１０１のコレクタ電流Ｉｃがピーク電流を示した後減少する時の負のｄＩｃ／ｄｔの絶対値を低減することにより、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａの最初のピーク電圧Ｖｋａｐ１を低減することができる。 Prior to the start of increasing the reverse voltage Vka of the SiC-SBD 102, the gate drive resistance is set to the maximum value R2 at time t1, thereby reducing the falling slope (dVce / dt) of the collector-emitter voltage Vce of the IGBT 101, and By reducing the absolute value of negative dIc / dt when the collector current Ic of the IGBT 101 decreases after showing the peak current, the first peak voltage Vkap1 of the cathode-anode voltage Vka of the SiC-SBD 102 can be reduced. it can.
さらに、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａが最初のピーク電圧Ｖｋａｐ１となる時間ｔｖａｋｅより後の時間ｔ２でゲート駆動抵抗を最小値Ｒ３とすることにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜を高めて時間ｔ２以降のＩＧＢＴ１０１のターンオン損失を低減できる。 Further, by setting the gate drive resistance to the minimum value R3 at a time t2 after the time tvake when the cathode-anode voltage Vka of the SiC-SBD 102 becomes the first peak voltage Vkap1, the falling slope of the collector-emitter voltage Vce of the IGBT 101 is reduced. This can increase the turn-on loss of the IGBT 101 after time t2.
（具体的回路構成例の説明）
図３に本実施例のゲート駆動回路の具体的な回路構成の例を示す。
(Description of specific circuit configuration example)
FIG. 3 shows an example of a specific circuit configuration of the gate drive circuit of this embodiment.
閾値検知手段１０７は、抵抗Ｒａ，ＲｂおよびＲｃ、半導体スイッチ（本実施例ではＭＯＳＦＥＴ（他の実施例でも同様））Ｔｒａにより構成されている。すなわち、ゲート電圧をＲａとＲｂで分圧し、ゲート電圧が閾値電圧となったとき、ａ点の電圧によってＴｒａがオンするように、Ｒａ及びＲｂの値を選べば、ゲート電圧が閾値電圧Ｖｔｈより小さい場合ｂ点の電圧はハイレベル、ゲート電圧が閾値電圧Ｖｔｈより大きい場合、ｂ点の電圧はローレベルとなる。つまり、ｂ点の電圧がハイレベルからローレベルに切り替わるので、ゲート電圧が閾値電圧Ｖｔｈに到達した時間ｔｖｔｈを検知することができる。 The threshold detection means 107 is constituted by resistors Ra, Rb and Rc, and a semiconductor switch (in this embodiment, a MOSFET (same in other embodiments)) Tra. That is, when the gate voltage is divided by Ra and Rb and the gate voltage becomes the threshold voltage, if the values of Ra and Rb are selected so that Tra is turned on by the voltage at the point a, the gate voltage is greater than the threshold voltage Vth. When the voltage is small, the voltage at the point b is high level, and when the gate voltage is higher than the threshold voltage Vth, the voltage at the point b is low level. That is, since the voltage at the point b is switched from the high level to the low level, the time tvth when the gate voltage reaches the threshold voltage Vth can be detected.
スイッチ１切替制御回路１０５は、抵抗Ｒｄ、半導体スイッチＴｒｂ，Ｔｒｃ，Ｔｒｄ，ＴｒｅおよびＴｒｆにより構成される。すなわち、ｂ点の電圧がハイレベルの時、ｅ点の電圧はローレベルとなるので、抵抗切替スイッチ１０３はオン状態となる。ゲート電圧が閾値電圧に到達し、時間ｔｖｔｈにｂ点がローレベルになると、Ｔｒｂがオフ状態となりｃ点の電圧は上昇してハイレベルになり、ｅ点の電圧がハイレベルとなって抵抗切替スイッチ１０３がオフ状態となる。ｃ点の電圧の上昇速度は、Ｔｒｄの入力容量とＲｄにより制御できる。つまりＴｒｄの入力容量とＲｄにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ１までの遅延時間を制御することが可能である。 The switch 1 switching control circuit 105 includes a resistor Rd and semiconductor switches Trb, Trc, Trd, Tre, and Trf. That is, when the voltage at point b is at a high level, the voltage at point e is at a low level, so that the resistance changeover switch 103 is turned on. When the gate voltage reaches the threshold voltage and point b becomes low level at time tvth, Trb is turned off, the voltage at point c rises to high level, the voltage at point e becomes high level, and resistance switching The switch 103 is turned off. The rising speed of the voltage at the point c can be controlled by the input capacitance of Rd and Rd. That is, a delay circuit is configured by the input capacitance of Trd and Rd, and the delay time from time tvth to time t1 can be controlled.
抵抗切替スイッチ１０３は、時間ｔ１から少なくとも時間ｔ２までオフ状態を保つが、時間ｔ１から時間ｔ２の間にゲート電圧が閾値電圧よりも下がることがある。もし時間ｔ１から時間ｔ２の間にゲート電圧が閾値電圧よりも下がると、ｂ点の電圧がハイレベルとなりｃ点がローレベル、ｅ点がローレベルとなり再び抵抗切替スイッチ１０３がオンしてしまうが、本実施例では、Ｔｒｂの入力容量とＲｃのＣＲ時定数を大きくしており、仮にターンオン中にゲート電圧が閾値電圧に到達した後再び閾値電圧を下回ってもｂ点がハイレベルにならないようにして誤動作しないようにしている。つまり、本実施例は、ゲート電圧が閾値電圧に到達したという判定結果をターンオン動作が完了するまで保つ判定維持回路を備えている。 The resistance changeover switch 103 remains off from time t1 to at least time t2, but the gate voltage may fall below the threshold voltage from time t1 to time t2. If the gate voltage falls below the threshold voltage between time t1 and time t2, the voltage at point b becomes high level, point c becomes low level, point e becomes low level, and the resistance changeover switch 103 is turned on again. In this embodiment, the input capacitance of Trb and the CR time constant of Rc are increased. Even if the gate voltage reaches the threshold voltage during turn-on and then falls below the threshold voltage again, the point b does not become high level. To prevent malfunction. That is, this embodiment includes a determination maintaining circuit that maintains a determination result that the gate voltage has reached the threshold voltage until the turn-on operation is completed.
スイッチ２切替制御回路１０６は、半導体スイッチＴｒｇ，Ｔｒｈ，ＴｒｉおよびＴｒｊ、抵抗ＲｅおよびＲｆ、により構成されている。すなわち、ゲート電圧が閾値電圧に到達しｂ点がローレベルになると、ｆ点がハイレベルとなり、ｇ点がローレベルとなって抵抗切替スイッチ１０４がオン状態となる。ｆ点の電圧上昇速度は、Ｔｒｊの入力容量とＲｅにより制御できる。つまりＴｒｊの入力容量とＲｅにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ２までの遅延時間を制御することが可能である。また、Ｒｆの値を適切に選ぶことにより、仮に時間ｔ２以降ｂ点の電圧がハイレベルになっても、ｆ点がすぐにローレベルにならないようにすることができる。 The switch 2 switching control circuit 106 includes semiconductor switches Trg, Trh, Tri and Trj, and resistors Re and Rf. That is, when the gate voltage reaches the threshold voltage and the point b becomes low level, the point f becomes high level, the point g becomes low level, and the resistance changeover switch 104 is turned on. The voltage rising speed at the point f can be controlled by the input capacitance of Trj and Re. That is, a delay circuit is configured by the input capacitance of Trj and Re, and the delay time from time tvth to time t2 can be controlled. Further, by appropriately selecting the value of Rf, even if the voltage at point b becomes high after time t2, it is possible to prevent point f from immediately becoming low.
図３で示した本実施例の回路構成はこれに限定されるものではなく、上記の機能を有するものであればその他様々な回路構成とすることができる。 The circuit configuration of the present embodiment shown in FIG. 3 is not limited to this, and various other circuit configurations can be used as long as they have the functions described above.
また、好ましくは、閾値検知手段１０７とゲートの間に、適切なフィルタを設けることによりノイズの影響を受けにくい検知が可能になる。 Further, preferably, an appropriate filter is provided between the threshold detection means 107 and the gate, thereby enabling detection that is not easily affected by noise.
図４に本発明の第２の実施例である半導体装置のゲート駆動装置の構成を示す。 FIG. 4 shows the configuration of a gate drive device for a semiconductor device according to a second embodiment of the present invention.
（回路接続構成の説明）
本実施例のゲート駆動装置は、ターンオン電源Ｖｇｐとゲート端子間に、ｏｎ／ｏｆｆ切替スイッチ１００、抵抗切替スイッチ１０３、抵抗切替スイッチ１０４、抵抗Ｒｇ１，Ｒｇ２および抵抗Ｒｇ３、を備える。
(Description of circuit connection configuration)
The gate drive device of this embodiment includes an on / off changeover switch 100, a resistance changeover switch 103, a resistance changeover switch 104, resistors Rg1 and Rg2, and a resistor Rg3 between the turn-on power supply Vgp and the gate terminal.
また、スイッチ１切替制御回路１０５、スイッチ２切替制御回路１０６、閾値検知手段１０７を備える。なお、閾値検知手段１０７は、ゲート電圧判定回路１０８、ゲート電圧微分回路１０９、及び微分値判定回路により構成される。 In addition, a switch 1 switching control circuit 105, a switch 2 switching control circuit 106, and a threshold detection means 107 are provided. The threshold detection means 107 includes a gate voltage determination circuit 108, a gate voltage differentiation circuit 109, and a differential value determination circuit.
閾値検知手段１０７は、ゲート端子とスイッチ１切替制御回路１０５及びスイッチ２切替制御回路１０６に接続されており、スイッチ１切替制御回路１０５は抵抗切替スイッチ１０３に接続され、スイッチ２切替制御回路１０６は抵抗切替スイッチ１０４に接続される。 The threshold detection means 107 is connected to the gate terminal, the switch 1 switching control circuit 105 and the switch 2 switching control circuit 106, the switch 1 switching control circuit 105 is connected to the resistance switching switch 103, and the switch 2 switching control circuit 106 is Connected to the resistance changeover switch 104.
（各構成要素の機能説明）
ｏｎ／ｏｆｆ切替スイッチ１００、抵抗切替スイッチ１０３及び抵抗切替スイッチ１０４、ゲート駆動抵抗Ｒ１，Ｒ２およびＲ３並びにこれらゲート駆動抵抗の大小関係、スイッチ１切替制御回路１０５、スイッチ２切替制御回路１０６、閾値検知手段１０７の各機能は前述した実施例１と同様である。
(Functional description of each component)
On / off changeover switch 100, resistance changeover switch 103 and resistance changeover switch 104, gate drive resistances R1, R2 and R3 and the magnitude relationship of these gate drive resistances, switch 1 changeover control circuit 105, switch 2 changeover control circuit 106, threshold detection Each function of the means 107 is the same as that of the first embodiment.
ゲート電圧判定回路１０８は、ゲート電圧を監視し、予め設定された電圧以上であるか否かを判定する機能を有する。 The gate voltage determination circuit 108 has a function of monitoring the gate voltage and determining whether or not the voltage is equal to or higher than a preset voltage.
ゲート電圧微分回路１０９は、ゲート電圧Ｖｇの時間変化率ｄＶｇ／ｄｔを電圧信号として出力する機能を有する。 The gate voltage differentiating circuit 109 has a function of outputting the time change rate dVg / dt of the gate voltage Vg as a voltage signal.
微分値判定回路は、ゲート電圧微分回路１０９が出力したゲート電圧の時間変化率を示す電圧信号が、予め設定された電圧以上であるか否かを判定する機能を有する。 The differential value determination circuit has a function of determining whether or not the voltage signal indicating the time change rate of the gate voltage output from the gate voltage differentiation circuit 109 is equal to or higher than a preset voltage.
（駆動シーケンスの説明）
以下、本実施例のゲート駆動装置の動作を図５を用いて説明する。基本的な駆動シーケンスは、実施例１と同様である。まずｏｎ／ｏｆｆ切替スイッチ１００がオフ状態の場合、ＩＧＢＴ１０１のゲート電圧Ｖｇはほぼゲートターンオフ電源電圧Ｖｇｎであるため、ＩＧＢＴ１０１はオフ状態であり、コレクタ主電流Ｉｃは流れていない。
(Explanation of drive sequence)
Hereinafter, the operation of the gate driving apparatus of this embodiment will be described with reference to FIG. The basic drive sequence is the same as that in the first embodiment. First, when the on / off changeover switch 100 is in the off state, the gate voltage Vg of the IGBT 101 is almost the gate turn-off power supply voltage Vgn, and therefore the IGBT 101 is in the off state and the collector main current Ic does not flow.
ｏｎ／ｏｆｆ切替スイッチ１００がオン状態となると、ＩＧＢＴ１０１のゲート電圧Ｖｇが上昇を開始する。この時、抵抗切替スイッチ１０３はオン、抵抗切替スイッチ１０４はオフとなっており、ゲート駆動抵抗は中間値Ｒ１である。 When the on / off switch 100 is turned on, the gate voltage Vg of the IGBT 101 starts to rise. At this time, the resistance changeover switch 103 is on, the resistance changeover switch 104 is off, and the gate drive resistance is an intermediate value R1.
ＩＧＢＴ１０１のゲート電圧Ｖｇは上昇し、閾値電圧（Ｖｔｈ）に到達すると、上昇傾斜が低下する。これは、閾値電圧に達したことにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅが変動するため、ＩＧＢＴ１０１のゲートコレクタ間の寄生容量である帰還容量を介して、ゲートからコレクタに電流が流れ、ゲートエミッタ間の寄生容量への充電電流が減少するためである。この時、ゲート電圧微分回路１０９の出力電圧は低下する。よってゲート電圧微分回路１０９の出力電圧が予め定められた電圧Ｖｂｒｅｆ１以下となったことを微分値判定回路１１０が判定することにより、時間ｔｖｔｈを検知することができる。 The gate voltage Vg of the IGBT 101 increases, and when it reaches the threshold voltage (Vth), the rising slope decreases. This is because the collector-emitter voltage Vce of the IGBT 101 fluctuates due to reaching the threshold voltage, so that a current flows from the gate to the collector via the feedback capacitance, which is a parasitic capacitance between the gate and collector of the IGBT 101, and between the gate and emitter. This is because the charging current to the parasitic capacitance of the capacitor decreases. At this time, the output voltage of the gate voltage differentiation circuit 109 decreases. Therefore, when the differential value determination circuit 110 determines that the output voltage of the gate voltage differentiation circuit 109 is equal to or lower than the predetermined voltage Vbref1, the time tvth can be detected.
ゲート電圧判定回路１０８は、ゲート電圧Ｖｇが予め定められた電圧Ｖｒｅｆ以上となったことを判定する。電圧Ｖｒｅｆをゲート電圧の閾値電圧よりある程度低い電圧に設定しておき、ゲート電圧判定回路１０８の判定結果と、微分値判定回路１１０の出力結果の論理和をとることにより、より正確に閾値電圧に到達したことが判定できる。 The gate voltage determination circuit 108 determines that the gate voltage Vg is equal to or higher than a predetermined voltage Vref. The voltage Vref is set to a voltage that is somewhat lower than the threshold voltage of the gate voltage, and the logical sum of the determination result of the gate voltage determination circuit 108 and the output result of the differential value determination circuit 110 is taken, so that the threshold voltage is more accurately obtained. It can be determined that it has reached.
以降、ＩＧＢＴ１０１のコレクタ電流Ｉｃは上昇を開始し図１の（２）で示した電流経路で負荷からＩＧＢＴ１０１に電流が流れる。負荷は大きなインダクタンスを持っているのでスイッチング動作中では殆ど電流値は変わらない。したがってＩＧＢＴ１０１のコレクタ電流Ｉｃが増大した分ＳｉＣ−ＳＢＤ１０２の順方向電流が減少する。またＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは降下を開始する。 Thereafter, the collector current Ic of the IGBT 101 starts to rise, and the current flows from the load to the IGBT 101 through the current path indicated by (2) in FIG. Since the load has a large inductance, the current value hardly changes during the switching operation. Therefore, the forward current of SiC-SBD 102 decreases as the collector current Ic of IGBT 101 increases. The collector-emitter voltage Vce of the IGBT 101 starts to drop.
時間ｔｖｔｈから所定の期間経過した時間ｔ１で抵抗切替スイッチ１０３はオフ状態となり、ゲート駆動抵抗は最大値Ｒ２となる。ゲート駆動抵抗がＲ２に切り替わるとＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜は小さくなる。 The resistance changeover switch 103 is turned off at a time t1 when a predetermined period has elapsed from the time tvth, and the gate drive resistance becomes the maximum value R2. When the gate drive resistance is switched to R2, the falling slope of the collector-emitter voltage Vce of the IGBT 101 becomes smaller.
ＩＧＢＴ１０１のコレクタ主電流Ｉｃが負荷電流と同じ電流になるとＳｉＣ−ＳＢＤ１０２の順方向電流はほぼ零となり、この時間ｔｖｋａｓからＳｉＣ−ＳＢＤ１０２には逆バイアス電圧が加わり始める。つまりこのタイミングでＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａが上昇を開始する。 When the collector main current Ic of the IGBT 101 becomes the same as the load current, the forward current of the SiC-SBD 102 becomes substantially zero, and a reverse bias voltage starts to be applied to the SiC-SBD 102 from this time tvkas. That is, the cathode-anode voltage Vka of the SiC-SBD 102 starts increasing at this timing.
ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａは、主回路の寄生インダクタンスをＬとすると、Ｖｋａ＝Ｖｃｃ−（Ｖｃｅ＋Ｌ×（ｄＩｃ／ｄｔ））である。ＩＧＢＴ１０１のコレクタ電流Ｉｃは負荷電流を超えてピーク電流となる時、ｄＩｃ／ｄｔ＝０であるから、この時のカソードアノード間電圧ＶｋａはＶｋａ１（＝Ｖｃｃ−Ｖｃｅ）となる。 The cathode-anode voltage Vka of the SiC-SBD 102 is Vka = Vcc− (Vce + L × (dIc / dt)), where L is the parasitic inductance of the main circuit. When the collector current Ic of the IGBT 101 exceeds the load current and becomes a peak current, dIc / dt = 0, and thus the cathode-anode voltage Vka at this time is Vka1 (= Vcc−Vce).
なお、ＩＧＢＴ１０１のコレクタ電流Ｉｃが負荷電流を超えて上昇するのは、ＳｉＣ−ＳＢＤ１０２の容量成分と配線インダクタンスによる共振が生じるためである。 The reason why the collector current Ic of the IGBT 101 increases beyond the load current is that resonance occurs due to the capacitance component of the SiC-SBD 102 and the wiring inductance.
その後、ＩＧＢＴ１０１のコレクタ電流Ｉｃは下降を開始するが、この時ｄＩｃ／ｄｔが負の値を持つため、カソードアノード間電圧ＶｋａはＶｋａ１からさらに上昇し、時間ｔｖｋａｅで最初のピーク電圧Ｖｋａｐ１となる。 Thereafter, the collector current Ic of the IGBT 101 starts to decrease. At this time, since dIc / dt has a negative value, the cathode-anode voltage Vka further increases from Vka1 and reaches the first peak voltage Vkap1 at time tvkae.
時間ｔｖｋａｅから所定期間経過した時間ｔ２で抵抗切替スイッチ１０４をオン状態に切り替えると、ゲート駆動抵抗は最小値Ｒ３となる。この時ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜は大きくなる。やがてＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは飽和電圧Ｖｃｅｓａｔとなりターンオン動作が完了する。 When the resistance changeover switch 104 is switched to the on state at time t2 when a predetermined period has elapsed from time tvkae, the gate drive resistance becomes the minimum value R3. At this time, the falling slope of the collector-emitter voltage Vce of the IGBT 101 increases. Eventually, the collector-emitter voltage Vce of the IGBT 101 becomes the saturation voltage Vcesat, and the turn-on operation is completed.
スイッチ１切替制御回路１０５およびスイッチ２切替制御回路１０６は、閾値検知手段１０７がゲート電圧が閾値電圧に到達したことを検知した時間ｔｖｔｈより適切な遅延時間を設けて、それぞれ抵抗切替スイッチ１０３および抵抗切替スイッチ１０４を制御する。これにより、上記の動作が行われる。 The switch 1 switching control circuit 105 and the switch 2 switching control circuit 106 are provided with an appropriate delay time from the time tvth when the threshold detection means 107 detects that the gate voltage has reached the threshold voltage, respectively, The changeover switch 104 is controlled. Thus, the above operation is performed.
（本実施例における効果の説明）
本実施例では、ターンオン動作前半の時間ｔ１まで、ゲート駆動抵抗を中間値Ｒ１としてＩＧＢＴ１０１のゲートを駆動することにより、時間ｔｖｔｈから時間ｔ１までのＩＧＢＴ１０１のターンオン損失を低減できる。
(Explanation of effects in this embodiment)
In the present embodiment, by turning on the gate of the IGBT 101 with the gate drive resistance set to the intermediate value R1 until time t1 in the first half of the turn-on operation, the turn-on loss of the IGBT 101 from time tvth to time t1 can be reduced.
またＳｉＣ−ＳＢＤ１０２の逆方向電圧Ｖｋａの上昇開始に先立ち、時間ｔ１でゲート駆動抵抗を最大値Ｒ２とすることにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜を小さくすると共に、ＩＧＢＴコレクタ電流Ｉｃがピーク電流を示した後減少する時の負のｄＩｃ／ｄｔの絶対値を低減することにより、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａのピーク電圧Ｖｋａｐ１を低減することができる。 Prior to the start of increasing the reverse voltage Vka of the SiC-SBD 102, the gate drive resistance is set to the maximum value R2 at time t1, thereby reducing the falling slope of the collector-emitter voltage Vce of the IGBT 101 and reducing the IGBT collector current Ic. By reducing the absolute value of negative dIc / dt when decreasing after showing the peak current, the peak voltage Vkap1 of the cathode-anode voltage Vka of the SiC-SBD 102 can be reduced.
さらに、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａがピーク電圧Ｖｋａｐ１となる時間ｔｖａｋｅより後の時間ｔ２でゲート駆動抵抗を最小値Ｒ３とすることにより、ＩＧＢＴコレクタエミッタ間電圧Ｖｃｅの下降傾斜が高くなるので時間ｔ２以降のＩＧＢＴ１０１のターンオン損失を低減できる。 Furthermore, by setting the gate drive resistance to the minimum value R3 at time t2 after the time tvake when the cathode-anode voltage Vka of the SiC-SBD 102 becomes the peak voltage Vkap1, the falling slope of the IGBT collector-emitter voltage Vce increases. The turn-on loss of the IGBT 101 after time t2 can be reduced.
（具体的回路構成例の説明）
図６に本実施例のゲート駆動回路の具体的な回路構成の例を示す。
(Description of specific circuit configuration example)
FIG. 6 shows an example of a specific circuit configuration of the gate drive circuit of this embodiment.
ゲート電圧判定回路１０８は、抵抗Ｒａ，ＲｂおよびＲｃ、半導体スイッチＴｒａにより構成されている。すなわち、ゲート電圧をＲａとＲｂで分圧し、ゲート電圧が閾値電圧よりある程度低い所定の電圧Ｖｒｅｆとなったとき、ａ点の電圧によってＴｒａがオンするようにＲａ及びＲｂの値を選べば、ゲート電圧がＶｒｅｆより小さい場合、ｂ点の電圧はハイレベルになり、ゲート電圧がＶｒｅｆより大きい場合、ｂ点の電圧はローレベルとなる。つまり、ｂ点の電圧がハイレベルからローレベルに切り替わるので、ゲート電圧がＶｒｅｆに到達したことを判定することができる。 The gate voltage determination circuit 108 includes resistors Ra, Rb and Rc, and a semiconductor switch Tra. That is, if the gate voltage is divided by Ra and Rb and the gate voltage reaches a predetermined voltage Vref that is somewhat lower than the threshold voltage, the values of Ra and Rb are selected so that Tra is turned on by the voltage at point a. When the voltage is lower than Vref, the voltage at the point b becomes high level, and when the gate voltage is higher than Vref, the voltage at the point b becomes low level. That is, since the voltage at the point b is switched from the high level to the low level, it can be determined that the gate voltage has reached Vref.
ゲート電圧微分回路１０９は、コンデンサＣ、抵抗Ｒにより構成される。また微分値判定回路１１０は、半導体スイッチＴｒｂおよびＴｒｃ、抵抗Ｒｄにより構成される。すなわち、点ｂの電圧がローレベルの時、ゲート電圧微分回路１０９の出力電圧がＶｂｒｅｆ１より大きい時Ｔｒｃがオンするように設定すれば、ゲート電圧微分回路１０９の出力電圧がＶｂｒｅｆ１より大きい場合はｃ点の電圧がローレベルとなり、Ｖｂｒｅｆ１以下であればｃ点の電圧がハイレベルとなる。つまり、ｃ点の電圧がローレベルからハイレベルに切り替わるので、ゲート電圧微分回路１０９の出力電圧がＶｂｒｅｆ１以下となったこと、すなわちゲート電圧が閾値電圧に達したことが判定できる。 The gate voltage differentiation circuit 109 includes a capacitor C and a resistor R. The differential value determination circuit 110 includes semiconductor switches Trb and Trc and a resistor Rd. In other words, when the voltage at the point b is low level, if the output voltage of the gate voltage differentiating circuit 109 is set to turn on when the output voltage of the gate voltage differentiating circuit 109 is higher than Vbref1, if the output voltage of the gate voltage differentiating circuit 109 is higher than Vbref1, c The voltage at the point becomes low level, and if it is equal to or lower than Vbref1, the voltage at point c becomes high level. That is, since the voltage at the point c is switched from the low level to the high level, it can be determined that the output voltage of the gate voltage differentiating circuit 109 is equal to or lower than Vbref1, that is, the gate voltage has reached the threshold voltage.
スイッチ１切替制御回路１０５は、抵抗ＲｅおよびＲｆ、半導体スイッチＴｒｄおよびＴｒｅにより構成される。すなわち、ｂ点の電圧がハイレベルでＴｒｂがオン状態の時、ｃ点の電圧はローレベルとなりｅ点の電圧もローレベルとなるので、抵抗切替スイッチ１０３はオン状態となる。ｂ点の電圧がローレベルで、且つＴｒｃがオフ状態であればｃ点の電圧はハイレベルとなり、ｅ点の電圧はハイレベルとなるので、抵抗切替スイッチ１０３はオフ状態となる。ｃ点の電圧の上昇速度は、Ｔｒｄの入力容量とＲｄにより制御できる。つまりＴｒｄの入力容量とＲｄにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ１までの遅延時間を制御することが可能である。 The switch 1 switching control circuit 105 includes resistors Re and Rf and semiconductor switches Trd and Tre. That is, when the voltage at point b is high and Trb is on, the voltage at point c is low and the voltage at point e is also low, so that the resistance selector switch 103 is on. If the voltage at point b is low and Trc is off, the voltage at point c is high and the voltage at point e is high, so that the resistance changeover switch 103 is off. The rising speed of the voltage at the point c can be controlled by the input capacitance of Rd and Rd. That is, a delay circuit is configured by the input capacitance of Trd and Rd, and the delay time from time tvth to time t1 can be controlled.
抵抗切替スイッチ１０３は、時間ｔ１から少なくとも時間ｔ２までオフ状態を保つ。時間ｔ１から時間ｔ２の間にゲート電圧が閾値電圧よりも下がると、ｂ点の電圧がハイレベルとなりｃ点がローレベル、ｅ点がローレベルとなり再び抵抗切替スイッチ１０３がオンしてしまう可能性がある。本実施例では、Ｔｒｂの入力容量とＲｃのＣＲ時定数を大きくしており、仮にターンオン中にゲート電圧が閾値電圧に到達した後再び閾値電圧を下回ってもｂ点がハイレベルにならないようにして誤動作しないようにしている。つまり、本実施例は、ゲート電圧が閾値電圧に到達したという判定結果をターンオン動作が完了するまで保つ判定維持回路を備えている。 The resistance changeover switch 103 remains off from time t1 to at least time t2. If the gate voltage falls below the threshold voltage between time t1 and time t2, the voltage at point b becomes high level, point c becomes low level, point e becomes low level, and the resistance changeover switch 103 may be turned on again. There is. In this embodiment, the Trb input capacitance and the CR time constant of Rc are increased so that the point b does not become high even if the gate voltage falls below the threshold voltage again after the gate voltage reaches the threshold voltage during turn-on. To prevent malfunction. That is, this embodiment includes a determination maintaining circuit that maintains a determination result that the gate voltage has reached the threshold voltage until the turn-on operation is completed.
スイッチ２切替制御回路１０６は、抵抗Ｒｇ，ＲｈおよびＲｉ、半導体スイッチＴｒｆ，ＴｒｇおよびＴｒｈにより構成されている。すなわち、ｅ点の電圧がローレベルの時、ｈ点の電圧がハイレベルとなり、抵抗切替スイッチ１０４はオフ状態となり、ｅ点の電圧がハイレベルになると一定の遅延時間の後ｈ点の電圧がローレベルとなり、抵抗切替スイッチ１０４がオン状態となる。 The switch 2 switching control circuit 106 includes resistors Rg, Rh and Ri, and semiconductor switches Trf, Trg and Trh. That is, when the voltage at the point e is low, the voltage at the point h is high, the resistance changeover switch 104 is turned off, and when the voltage at the point e is high, the voltage at the point h is increased after a certain delay time. The resistance change switch 104 is turned on.
ｇ点の電圧上昇速度は、Ｔｒｈの入力容量とＲｈにより制御できる。つまりＴｒｈの入力容量とＲｈにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ２までの遅延時間を制御することが可能である。また、仮に時間ｔ２以降ｅ点の電圧がローレベルになっても、ｆ点がすぐにハイレベルにならないように、Ｔｒｇの入力容量とＲｇによる遅延回路を設けている。 The voltage increase speed at the point g can be controlled by the input capacity of Rh and Rh. That is, a delay circuit is configured by the input capacitance of Trh and Rh, and the delay time from time tvth to time t2 can be controlled. Also, a delay circuit is provided by the input capacitance of Trg and Rg so that the point f does not immediately become a high level even if the voltage at the point e becomes a low level after the time t2.
本実施例では、ゲート電圧の時間変化率及びゲート電圧を検出することによって、より正確にゲート電圧が閾値電圧に到達したことを検知でき、より高精度な抵抗の切り替えタイミングを実現することができる。 In this embodiment, it is possible to detect that the gate voltage has reached the threshold voltage more accurately by detecting the time change rate of the gate voltage and the gate voltage, and to realize a more accurate switching timing of the resistor. .
図６で示した本実施例の回路構成はこれに限定されるものではなく、上記の機能を有するものであればその他様々な回路構成とすることができる。 The circuit configuration of the present embodiment shown in FIG. 6 is not limited to this, and various other circuit configurations can be used as long as they have the functions described above.
図７に本発明の第３の実施例である半導体装置のゲート駆動装置の構成を示す。 FIG. 7 shows a configuration of a gate driving device of a semiconductor device according to a third embodiment of the present invention.
（回路接続構成の説明）
本実施例のゲート駆動装置は、実施例２で述べた構成に第２の微分値判定回路Ｂ１１１を追加している。すなわち、抵抗切替スイッチ１０３は、微分値判定回路Ａ１１０の判定結果に基づき制御され、抵抗切替スイッチ１０４は、微分値判定回路Ｂ１１１の判定結果に基づき制御される。
(Description of circuit connection configuration)
In the gate driving device of this embodiment, a second differential value determination circuit B111 is added to the configuration described in the second embodiment. That is, the resistance changeover switch 103 is controlled based on the determination result of the differential value determination circuit A110, and the resistance changeover switch 104 is controlled based on the determination result of the differential value determination circuit B111.
微分値判定回路Ｂ１１１は、図８に示す通り第２の微分値参照電圧であるＶｂｒｅｆ２よりゲート微分回路の出力電圧が小さいか大きいかを判定する。 The differential value determination circuit B111 determines whether the output voltage of the gate differential circuit is smaller or larger than Vbref2, which is the second differential value reference voltage, as shown in FIG.
ＩＧＢＴ１０１のコレクタ電流ＩｃはＩｃ＝ｇｍ（Ｖｇ−Ｖｔｈ）で近似できる。ここでｇｍはゲートコンダクタンス、Ｖｔｈはゲート閾値電圧である。両辺を微分すると、ｄＩｃ／ｄｔ＝ｇｍ×ｄＶｇ／ｄｔである。つまり、コレクタ電流の時間変化率とゲート電圧の時間変化率は比例関係にある。よってｄＩｃ／ｄｔが零すなわちＩｃがピーク電流となる時、ゲート電圧の時間変化率ｄＶｇ／ｄｔは低い値を示す。 The collector current Ic of the IGBT 101 can be approximated by Ic = gm (Vg−Vth). Here, gm is a gate conductance, and Vth is a gate threshold voltage. When both sides are differentiated, dIc / dt = gm × dVg / dt. That is, the time change rate of the collector current and the time change rate of the gate voltage are in a proportional relationship. Therefore, when dIc / dt is zero, that is, when Ic is the peak current, the time change rate dVg / dt of the gate voltage is low.
実施例１で述べた通り、ＩＧＢＴ１０１のコレクタ電流Ｉｃがピークとなる時間以降、ＳｉＣ−ＳＢＤ１０２の逆方向電圧Ｖｋａは上昇を開始し、さらにＩｃがピークを過ぎてｄＩｃ／ｄｔが負の値になるとさらにＶｋａが上昇する。 As described in the first embodiment, after the time when the collector current Ic of the IGBT 101 reaches the peak, the reverse voltage Vka of the SiC-SBD 102 starts to rise, and when Ic passes the peak and dIc / dt becomes a negative value. Furthermore, Vka rises.
したがって、ＩｃのピークタイミングをｄＶｇ／ｄｔにより検知して、これに適切な遅延時間を設定して、ゲート駆動抵抗を最大値Ｒ２から最小値Ｒ３に切り替える時間ｔ２を制御することにより、時間ｔ２をより高精度に制御することが可能となり、Ｖｋａピークの低減及びＩＧＢＴ１０１のターンオン損失をより好適に低減することが可能となる。 Therefore, by detecting the peak timing of Ic by dVg / dt, setting an appropriate delay time for this, and controlling the time t2 for switching the gate drive resistance from the maximum value R2 to the minimum value R3, the time t2 is set. It becomes possible to control with higher accuracy, and it is possible to more suitably reduce the Vka peak and the turn-on loss of the IGBT 101.
また、閾値電圧を検知する時のゲート電圧の時間変化率と、Ｉｃピークに対応したゲート電圧の時間変化率は、その変動分に違いがあるので、好ましくは図９のように、微分値判定回路Ａ１１０およびＢ１１１にそれぞれゲート電圧微分回路１０９Ａおよび１０９Ｂを設け、各微分回路の値を判定することにより、信頼性の高い検知が可能となる。 In addition, since the time change rate of the gate voltage when detecting the threshold voltage and the time change rate of the gate voltage corresponding to the Ic peak are different from each other, preferably the differential value determination is performed as shown in FIG. By providing gate voltage differentiating circuits 109A and 109B in circuits A110 and B111, respectively, and determining the value of each differentiating circuit, highly reliable detection is possible.
図１０は本発明の第４の実施例である半導体装置のゲート駆動装置の構成を示す。 FIG. 10 shows the configuration of a gate drive device for a semiconductor device according to the fourth embodiment of the present invention.
（回路接続構成の説明）
本実施例のゲート駆動装置は、実施例２で述べた構成に加え、ゲート端子Ｇに接続された配線をターンオフ側電源Ｖｇｎに接続するターンオフ電源接続手段となるオフ側電源導通回路１１３及びオフ側電源導通回路１１３を制御するターンオフ電源接続制御回路１１４を備えている。
(Description of circuit connection configuration)
In addition to the configuration described in the second embodiment, the gate driving device of the present embodiment includes an off-side power supply conduction circuit 113 and a turn-off power supply circuit 113 serving as a turn-off power supply connecting means for connecting a wiring connected to the gate terminal G to the turn-off power supply Vgn. A turn-off power supply connection control circuit 114 for controlling the power supply conduction circuit 113 is provided.
オフ側電源導通回路１１３は、ゲート駆動抵抗の抵抗値がＲ２に設定されている期間において、ゲート端子Ｇに接続された配線を時間ｔｖｋａｅに先立ちターンオフ側電源Ｖｇｎに接続し、所定の期間ゲート電圧を低下させＩＧＢＴ１０１のコレクタエミッタ間抵抗を増大させる機能を有する。実施例１でも述べた通り、Ｖｋａ＝Ｖｃｃ−（Ｖｃｅ＋Ｌ×ｄＩｃ／ｄｔ）であるため、ＩＧＢＴ１０１のコレクタエミッタ間抵抗を増大させることによってＶｃｅを上昇させると、Ｖｋａの電圧ピークを減少させることができる。 The off-side power supply conduction circuit 113 connects the wiring connected to the gate terminal G to the turn-off side power supply Vgn prior to the time tvkae during the period when the resistance value of the gate drive resistor is set to R2, and the gate voltage is set for a predetermined period. Has a function of increasing the collector-emitter resistance of the IGBT 101. As described in the first embodiment, Vka = Vcc− (Vce + L × dIc / dt). Therefore, when Vce is increased by increasing the collector-emitter resistance of the IGBT 101, the voltage peak of Vka can be decreased. .
なお、本実施例においては、ゲート端子Ｇに接続された配線のターンオフ側電源Ｖｇｎへの接続開始時間（ｔｍｓ）及び接続終了時間（ｔｍｅ）は、それぞれ略ｔｖｋａｓおよび略ｔｖｋａｅに設定しているが、これに限らず、ｔ１＜ｔｖｋａｓ≦ｔｍｓ＜ｔｍｅ≦ｔｖｋａｅ＜ｔ２という関係にあればよい。 In this embodiment, the connection start time (tms) and connection end time (tme) to the turn-off power supply Vgn of the wiring connected to the gate terminal G are set to approximately tvkas and approximately tvkae, respectively. However, the present invention is not limited to this, and the relationship of t1 <tvkas ≦ tms <tme ≦ tvkae <t2 is sufficient.
また、本実施例では、時間ｔ１までＶｃｅを低減できるので、時間ｔ１までのターンオン損失を大幅に低減することができる。 In this embodiment, Vce can be reduced until time t1, so that the turn-on loss until time t1 can be significantly reduced.
（駆動シーケンスの説明）
以下、本実施例の動作を図１１を用いて説明する。駆動抵抗Ｒ１，Ｒ２およびＲ３の切り替えについては、実施例２で示したものと同様である。本実施例では、時間ｔｖｋａｓから時間ｔｖｋａｅの期間でオフ側電源導通回路１１３によりゲート端子Ｇに接続された配線をターンオフ側電源Ｖｇｎに接続し、所定の期間ゲート電圧を低下させている。これにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅを再度上昇させて、Ｖｋａｐを低減している。
(Explanation of drive sequence)
Hereinafter, the operation of this embodiment will be described with reference to FIG. Switching of the driving resistors R1, R2, and R3 is the same as that shown in the second embodiment. In this embodiment, the wiring connected to the gate terminal G by the off-side power supply conduction circuit 113 is connected to the turn-off side power supply Vgn during the period from the time tvkas to the time tvkae, and the gate voltage is lowered for a predetermined period. As a result, the collector-emitter voltage Vce of the IGBT 101 is increased again to reduce Vkap.
以上本発明の実施形態について詳述したが、上記実施例に限らず、本発明の技術的思想の範囲内において、種々の実施形態が可能である。 Although the embodiments of the present invention have been described in detail, the present invention is not limited to the above-described embodiments, and various embodiments are possible within the scope of the technical idea of the present invention.
１０１ ＩＧＢＴ
１０２ ＳｉＣ−ＳＢＤ
１０３，１０４ 抵抗切替スイッチ
１０５ スイッチ１切替制御回路
１０６ スイッチ２切替制御回路
１０７ 閾値検知手段
１０８ ゲート電圧判定回路
１０９ ゲート電圧微分回路
１１０ 微分値判定回路，微分値判定回路Ａ
１１１ 微分値判定回路Ｂ
１１３ オフ側電源導通回路
１１４ ターンオフ電源接続制御回路
101 IGBT
102 SiC-SBD
103, 104 Resistance changeover switch 105 Switch 1 changeover control circuit 106 Switch 2 changeover control circuit 107 Threshold detection means 108 Gate voltage determination circuit 109 Gate voltage differentiation circuit 110 Differential value determination circuit, differential value determination circuit A
111 Differential value judgment circuit B
113 off-side power supply conduction circuit 114 turn-off power supply connection control circuit
Claims (17)
前記電圧制御型半導体スイッチング素子のコレクターエミッタ間に該電圧制御型半導体スイッチング素子と逆並列に接続された還流ダイオードと
を備えた半導体装置の駆動装置において、
前記電圧制御型半導体スイッチング素子のゲート端子とターンオン電源との間に接続されるゲート駆動抵抗と、
前記電圧制御型半導体スイッチング素子のゲート電圧が、主電流が流れ始める閾値であるゲート閾値電圧に到達したことを検知する閾値検知手段と、
前記ゲート駆動抵抗の抵抗値を、ターンオン動作開始時には第１の抵抗値に設定し、前記閾値検知手段が、前記ゲート電圧が前記ゲート閾値電圧に到達したことを検知した後、前記第１の抵抗値よりも大きな第２の抵抗値に設定し、さらにその後、前記第１および第２の抵抗値よりも小さな第３の抵抗値に設定するゲート駆動抵抗設定手段と、
前記ゲート端子に接続された配線をターンオフ側電源に接続するターンオフ電源接続手段と
をさらに備え、
前記ターンオフ電源接続手段は、前記ゲート駆動抵抗の抵抗値が前記第２の抵抗値に設定される期間において、前記配線を前記ターンオフ側電源に接続する
ことを特徴とする半導体装置の駆動装置。 A voltage-controlled semiconductor switching element ;
The drive device for a semiconductor device having a <br/> said voltage-controlled semiconductor switching element reflux diode connected in inverse parallel with said voltage-controlled semiconductor switching element between the collector-emitter of
A gate driving resistor connected between a gate terminal of the voltage-controlled semiconductor switching element and a turn-on power source;
Threshold detection means for detecting that the gate voltage of the voltage-controlled semiconductor switching element has reached a gate threshold voltage that is a threshold at which a main current starts to flow;
The resistance value of the gate driving resistor is set to a first resistance value at the start of turn-on operation, and after the threshold value detecting means detects that the gate voltage has reached the gate threshold voltage, the first resistance value is set. A gate drive resistance setting means for setting a second resistance value larger than the first resistance value and then setting a third resistance value smaller than the first and second resistance values;
Further comprising a <br/> turn-off power connection means for connecting the wiring connected to the gate terminal to turn off power supply,
The turn-off power connection means, in a period in which the resistance value of the gate driving resistance is set to the second resistance value, the drive apparatus for a semiconductor device which is characterized that you connect the wire to the turn-off power supply.
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 1,
The threshold detection means is configured by a gate voltage determination circuit that determines whether the gate voltage is equal to or higher than a predetermined voltage,
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value according to the determination result of the gate voltage determination circuit.
前記閾値検知手段は、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記微分値判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 1,
The threshold detection means includes a gate voltage differentiating circuit for generating a time change rate of the gate voltage, and a differential value determining circuit for determining whether a differential value generated by the gate voltage differentiating circuit is equal to or less than a predetermined value. Consisting of
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value according to the determination result of the differential value determination circuit.
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路、及び、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路および前記微分値判定回路の各判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 1,
The threshold detection means includes a gate voltage determination circuit that determines whether the gate voltage is equal to or higher than a predetermined voltage, a gate voltage differentiation circuit that generates a time change rate of the gate voltage, and the gate voltage differentiation circuit. A differential value determination circuit that determines whether or not the generated differential value is equal to or less than a predetermined value;
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value according to each determination result of the gate voltage determination circuit and the differential value determination circuit. Drive device.
前記閾値検知手段は、さらに、ゲート電圧の時間変化率を生成する第２のゲート電圧微分回路及び前記第２のゲート電圧微分回路が生成した微分値が予め定められた第２の値以下であるか否かを判定する第２の微分値判定回路を備え、
前記ゲート駆動抵抗設定手段は、前記第２の微分値判定回路の各判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第３の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 3 or 4,
The threshold detection means further includes a second gate voltage differentiating circuit for generating a time change rate of the gate voltage and a differential value generated by the second gate voltage differentiating circuit being equal to or less than a predetermined second value. A second differential value determination circuit for determining whether or not
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the third resistance value in accordance with each determination result of the second differential value determination circuit. .
前記ゲート駆動抵抗設定手段は、前記還流ダイオードの電圧が上昇を開始してから最初のピーク電圧となるまでの期間において、前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device given in any 1 paragraph of Claims 1-5,
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value during a period from when the voltage of the freewheeling diode starts to rise to the first peak voltage. A drive device for a semiconductor device.
前記ターンオフ電源接続手段は、前記還流ダイオードの電圧が上昇を開始してから最初のピーク電圧となるまでの期間において、前記配線を前記ターンオフ側電源に接続する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device given in any 1 paragraph of Claims 1-5 ,
The turn-off power supply connecting means connects the wiring to the turn-off power supply during a period from when the voltage of the freewheeling diode starts to rise to the first peak voltage. .
前記電圧制御型半導体スイッチング素子のコレクターエミッタ間に該電圧制御型半導体スイッチング素子と逆並列に接続された還流ダイオードと
を備えた半導体装置の駆動装置において、
前記電圧制御型半導体スイッチング素子のゲート端子とターンオン電源との間に接続されるゲート駆動抵抗と、
前記電圧制御型半導体スイッチング素子のゲート電圧が、主電流が流れ始める閾値であるゲート閾値電圧に到達したことを検知する閾値検知手段と、
前記ゲート駆動抵抗の抵抗値を、ターンオン動作開始時には第１の抵抗値に設定し、前記閾値検知手段が、前記ゲート電圧が前記ゲート閾値電圧に到達したことを検知した後、前記第１の抵抗値よりも大きな第２の抵抗値に設定し、さらにその後、前記第１および第２の抵抗値よりも小さな第３の抵抗値に設定するゲート駆動抵抗設定手段と、
前記ゲート端子に接続された配線をターンオフ側電源に接続するターンオフ電源接続手段と
をさらに備え、
前記ゲート駆動抵抗設定手段は、前記ゲート駆動抵抗の抵抗値を、前記閾値検知手段が、前記ゲート電圧が前記ゲート閾値電圧に到達したことを検知してから第１の所定の期間が経過した時間ｔ１から前記第２の抵抗値に設定し、前記時間ｔ１からさらに第２の所定期間が経過した時間ｔ２以降は前記第３の抵抗値に設定し、
前記ターンオフ電源接続手段は、前記時間ｔ１から前記ｔ２の期間において、前記配線を前記ターンオフ側電源に接続する
ことを特徴とする半導体装置の駆動装置。 A voltage-controlled semiconductor switching element;
A free-wheeling diode connected in antiparallel with the voltage-controlled semiconductor switching element between a collector and an emitter of the voltage-controlled semiconductor switching element;
In a drive device for a semiconductor device comprising:
A gate driving resistor connected between a gate terminal of the voltage-controlled semiconductor switching element and a turn-on power source;
Threshold detection means for detecting that the gate voltage of the voltage-controlled semiconductor switching element has reached a gate threshold voltage that is a threshold at which a main current starts to flow;
The resistance value of the gate driving resistor is set to a first resistance value at the start of turn-on operation, and after the threshold value detecting means detects that the gate voltage has reached the gate threshold voltage, the first resistance value is set. A gate drive resistance setting means for setting a second resistance value larger than the first resistance value and then setting a third resistance value smaller than the first and second resistance values;
A turn-off power supply connection means for connecting the wiring connected to the gate terminal to a turn-off power supply;
Further comprising
The gate drive resistance setting means is a time when a first predetermined period has elapsed since the threshold detection means detects that the gate voltage has reached the gate threshold voltage. From the time t1, the second resistance value is set, and after the time t2 when the second predetermined period has further elapsed from the time t1, the third resistance value is set.
The drive device for a semiconductor device, wherein the turn-off power supply connecting means connects the wiring to the turn-off power supply during the period from the time t1 to the time t2 .
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 8 ,
The threshold detection means is configured by a gate voltage determination circuit that determines whether the gate voltage is equal to or higher than a predetermined voltage,
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value according to the determination result of the gate voltage determination circuit .
前記閾値検知手段は、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記微分値判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 8 ,
The threshold detection means includes a gate voltage differentiating circuit for generating a time change rate of the gate voltage, and a differential value determining circuit for determining whether a differential value generated by the gate voltage differentiating circuit is equal to or less than a predetermined value. Composed of
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value according to the determination result of the differential value determination circuit.
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路、及び、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路および前記微分値判定回路の各判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 8 ,
The threshold detection means includes a gate voltage determination circuit that determines whether the gate voltage is equal to or higher than a predetermined voltage , a gate voltage differentiation circuit that generates a time change rate of the gate voltage, and the gate voltage differentiation circuit. A differential value determination circuit that determines whether or not the generated differential value is equal to or less than a predetermined value;
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value according to each determination result of the gate voltage determination circuit and the differential value determination circuit. Drive device.
前記閾値検知手段は、さらに、前記ゲート電圧の時間変化率を生成する第２のゲート電圧微分回路及び前記第２のゲート電圧微分回路が生成した微分値が予め定められた第２の値以下であるか否かの判定を行い、前記判定に基づいて前記時間ｔ２を設定する第２の微分値判定回路を備え、
前記ゲート駆動抵抗設定手段は、前記第２の微分値判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第３の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device according to claim 10 or 11 ,
The threshold value detecting means further includes a second gate voltage differentiating circuit for generating a time change rate of the gate voltage and a differential value generated by the second gate voltage differentiating circuit being equal to or less than a predetermined second value. performed for determining whether or not there, a second differential value determining circuit for setting the time t2 on the basis of the determination,
The gate drive resistor setting means, the driving device of the semiconductor device and sets the second differential value resistance of the gate drive resistor according to determine the constant result of the determination circuit to the third resistance .
前記ゲート駆動抵抗設定手段は、前記還流ダイオードの電圧が上昇を開始する時間ｔｖｋａｓから最初のピーク電圧となる時間ｔｖｋａｅまでの期間において、前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定し、かつ前記時間ｔ１＜前記時間ｔｖｋａｓ＜前記時間ｔｖｋａｅ＜前記時間ｔ２である
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device given in any 1 paragraph of Claims 8-12 ,
The gate drive resistance setting means sets the resistance value of the gate drive resistance to the second resistance value in a period from a time tvkas at which the voltage of the freewheeling diode starts to rise to a time tvkae at which the first peak voltage is reached. and, and the time t1 <the time Tvkas <the time Tvkae <driving apparatus wherein a said time t2 der Rukoto.
前記ターンオフ電源接続手段は、前記還流ダイオードの電圧が上昇を開始する時間ｔｖｋａｓから最初のピーク電圧となる時間ｔｖｋａｅまでの期間において、前記配線の前記ターンオフ側電源への接続を開始し、接続開始時間ｔｍｓおよび接続終了時間ｔｍｅは、前記時間ｔ１＜前記時間ｔｖｋａｓ≦前記時間ｔｍｅ＜前記時間ｔｖｋａｅ≦前記時間ｔｍｅ＜前記時間ｔ２なる関係を有する
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device given in any 1 paragraph of Claims 8-12 ,
The turn-off power supply connection means starts connection of the wiring to the turn-off power source during a period from a time tvkas when the voltage of the freewheeling diode starts to rise to a time tvkae when the voltage reaches the first peak voltage. tms and connection termination time tme, the time t1 <the time Tvkas ≦ the time tme <the time Tvkae ≦ the time tme <driving apparatus for a semiconductor device, characterized by chromatic said time becomes t2 relationship.
前記電圧制御型半導体スイッチング素子は絶縁ゲートバイポーラトランジスタである
ことを特徴とする半導体装置の駆動装置。 The drive device for a semiconductor device described in any one of claims 1 to 14,
The voltage controlled semiconductor switching element is an insulated gate bipolar transistor .
前記電圧制御型半導体スイッチング素子はパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device given in any 1 paragraph of Claims 1-14 ,
The voltage-controlled semiconductor switching element driving device wherein a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor ) der Rukoto.
前記還流ダイオードはショットキーバリアダイオードである
ことを特徴とする半導体装置の駆動装置。 In the drive device of the semiconductor device given in any 1 paragraph of Claims 1-16,
The driving device for a semiconductor device, wherein the free-wheeling diode is a Schottky barrier diode .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012091503A JP5970225B2 (en) | 2012-04-13 | 2012-04-13 | Semiconductor device drive device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012091503A JP5970225B2 (en) | 2012-04-13 | 2012-04-13 | Semiconductor device drive device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013223265A JP2013223265A (en) | 2013-10-28 |
| JP5970225B2 true JP5970225B2 (en) | 2016-08-17 |
Family
ID=49593897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012091503A Active JP5970225B2 (en) | 2012-04-13 | 2012-04-13 | Semiconductor device drive device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5970225B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11894837B2 (en) | 2020-05-28 | 2024-02-06 | Fuji Electric Co., Ltd. | Gate driving apparatus, switching apparatus and gate driving method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5993749B2 (en) * | 2013-01-30 | 2016-09-14 | 株式会社 日立パワーデバイス | Gate drive circuit of semiconductor device and power conversion device using the same |
| JP6025145B2 (en) * | 2013-05-14 | 2016-11-16 | カルソニックカンセイ株式会社 | Inverter control device |
| JP6304191B2 (en) | 2015-10-20 | 2018-04-04 | トヨタ自動車株式会社 | Power converter |
| JP6915351B2 (en) | 2017-04-05 | 2021-08-04 | 富士電機株式会社 | Switching element drive device |
| US11381150B2 (en) * | 2017-12-28 | 2022-07-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor switch control circuit and switching power source device |
| JP6935375B2 (en) * | 2018-09-04 | 2021-09-15 | 株式会社東芝 | Switching devices, power converters, controls and programs |
| JP2020061903A (en) * | 2018-10-12 | 2020-04-16 | 株式会社デンソー | Gate drive device |
| CN109861503B (en) * | 2019-02-28 | 2023-11-03 | 深圳市泰德半导体有限公司 | Driving circuit for power device |
| JP7251335B2 (en) * | 2019-06-10 | 2023-04-04 | 富士電機株式会社 | GATE DRIVE DEVICE, SWITCHING DEVICE, AND GATE DRIVE METHOD |
| JP6976374B2 (en) * | 2020-04-06 | 2021-12-08 | 三菱電機株式会社 | Power converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952112B2 (en) * | 2006-07-24 | 2012-06-13 | サンケン電気株式会社 | Drive circuit for voltage-driven element |
| JP5186095B2 (en) * | 2006-10-02 | 2013-04-17 | 株式会社日立製作所 | Gate drive circuit |
| JP5065986B2 (en) * | 2008-05-12 | 2012-11-07 | 日立オートモティブシステムズ株式会社 | Semiconductor device driving apparatus and driving method thereof |
-
2012
- 2012-04-13 JP JP2012091503A patent/JP5970225B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11894837B2 (en) | 2020-05-28 | 2024-02-06 | Fuji Electric Co., Ltd. | Gate driving apparatus, switching apparatus and gate driving method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013223265A (en) | 2013-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5970225B2 (en) | Semiconductor device drive device | |
| JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
| KR101449083B1 (en) | Switching Gate Drive | |
| JP6362996B2 (en) | Semiconductor drive device and power conversion device using the same | |
| EP2884664B1 (en) | High performance IGBT gate drive | |
| JP4915158B2 (en) | Driving device for switching element for electric power | |
| KR101313498B1 (en) | Driving circuit for power semiconductor element | |
| JP4946508B2 (en) | Semiconductor circuit | |
| EP2549650A1 (en) | Method for driving IGBT | |
| JP2009071956A (en) | Gate drive circuit | |
| JP5831528B2 (en) | Semiconductor device | |
| JP2018182818A (en) | Switching element driving device | |
| JP2014230307A (en) | Electric power conversion system | |
| JP6819779B2 (en) | Control device and semiconductor device | |
| JP2006222593A (en) | Apparatus and method of driving voltage drive type semiconductor element | |
| JP6439460B2 (en) | Drive device | |
| US9584113B2 (en) | Arrangement and method for a power semiconductor switch | |
| JP2007221473A (en) | Drive circuit for switching circuit, and switching circuit | |
| JP2016208089A (en) | Gate drive circuit for voltage-driven semiconductor element | |
| JP5527353B2 (en) | Gate drive circuit | |
| JP6610758B2 (en) | Drive device | |
| JP2016127686A (en) | Switching device | |
| JP2018029259A (en) | Transistor drive circuit | |
| JP6627351B2 (en) | Switching circuit device | |
| KR101058937B1 (en) | Level shift circuit and its malfunction prevention method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5970225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |