JP5964162B2 - エンコーダ - Google Patents

Description

本発明はエンコーダ関する。

光学式のエンコーダでは、４相正弦波からＡ相及びＢ相の波形を取得し、これらを描画して得られるリサージュ曲線を基に、位置を検出する手法がしばしば用いられる。この手法で得られるリサージュ曲線には、３次以上の高調波による位置誤差が生じる問題が知られている。

位置誤差を抑制する手法として、例えば、高調波の成分を光学的にフィルタすることで、３次以上の高調波を抑制する手法が、既に提案されている（特許文献１）。

また、他の手法として、高調波の成分を幾何学的に解析して取り除く手法（特許文献２）が提案されている。この手法では、演算回路により演算を行うことで、効率的に３次以上の高調波を除去することができる。

特開２００７−２４８３０２号公報 特開２０１０−２１６９６１号公報

ところが、発明者は、上述の手法には、以下の問題点が有ることを見出した。特許文献１に記載の手法は、既に信号に含まれている高次高調波の影響を抑制するものである。そのため、３次以上の高調波の影響がある程度残存してしまう。

また、特許文献２に記載の手法では、複雑な演算が必要であるため、高機能な演算回路が必要となる。さらに、演算時間による遅延が生じるため、高調波の変動に追随することができず、高調波の影響を除去できない事態が生じる。

以上のように、上述の手法では、３次以上の高調波の変動に追随しつつ効率的に３次以上の高調波の影響を除去することができるエンコーダを実現することはできない。

本発明の第１の態様であるエンコーダは、スケールからの信号を読み取り、基本波のそれぞれの位相が２π／Ｎ（Ｎは、５以上の整数）ずつ異なるＮ相正弦波信号を出力する検知部と、前記Ｎ相正弦波信号のそれぞれに応じてＡ相及びＢ相からなる２相正弦波信号を出力する演算部と、を備え、ｍを０≦ｍ≦Ｎ−１の整数、ｉを虚数単位、Ｓ_{２πｍ／Ｎ}を前記Ｎ相正弦波のｍ番目の相の正弦波信号として、前記Ａ相及びＢ相は、以下の式（１）で表されるものである。

本発明の第２の態様であるエンコーダは、上記のエンコーダであって、前記Ｎ相正弦波信号に含まれるｎ（ｎは、１≦ｎ≦Ｎの整数）次の波の振幅をＣ_ｎ、高次高調波の最大次数をｈ（ｈは、正の整数）、前記スケールの繰り返し周期に相当する距離をＬ、前記ｎ次の波の初期位相をθ_ｎ、ノイズをＤとして、前記Ｎ相正弦波のｍ番目の相の正弦波信号Ｓ_{２πｍ／Ｎ}は、以下の式（２）で表されるものである。

本発明の第３の態様であるエンコーダは、上記のエンコーダであって、前記式（２）においてＮ＞ｈ＋２を満たすものである。

本発明の第４の態様であるエンコーダは、上記のエンコーダであって、前記Ｎ相正弦波信号は、第１〜第８の正弦波信号からなる８相正弦波信号であり、前記第２〜８の正弦波信号は、それぞれｍ＝０〜７の場合に対応するものである。

本発明の第５の態様であるエンコーダは、上記のエンコーダであって、前記演算部は、第１の信号から第２の信号を減算した信号を出力する第１の減算器と、第３の信号から第２の信号を減算した信号を出力する第２の減算器と、第３の信号から第４の信号を減算した信号を出力する第３の減算器と、第１の信号から第４の信号を減算した信号を出力する第４の減算器と、前記第１の正弦波信号と前記第１の減算器の出力信号とを加算する第１の加算器と、前記第３の正弦波信号と前記第２の減算器の出力信号とを加算する第２の加算器と、前記第５の正弦波信号と前記第３の減算器の出力信号とを加算する第３の加算器と、前記第７の正弦波信号と前記第４の減算器の出力信号とを加算する第４の加算器と、前記第１の加算器の出力信号から前記第３の加算器の出力信号を減算した信号を前記Ａ相として出力する第５の減算器と、前記第２の加算器の出力信号から前記第４の加算器の出力信号を減算した信号を前記Ｂ相として出力する第６の減算器と、を備えるものである。

本発明の第６の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の正弦波信号のそれぞれの振幅は同じであり、前記第１の信号は、前記第２の正弦波信号を√２／２倍した信号であり、前記第２の信号は、前記第４の正弦波信号を√２／２倍した信号であり、前記第３の信号は、前記第６の正弦波信号を√２／２倍した信号であり、前記第４の信号は、前記第８の正弦波信号を√２／２倍した信号であるものである。

本発明の第７の態様であるエンコーダは、上記のエンコーダであって、前記演算部は、前記第２の正弦波信号を√２／２倍した信号を前記第１の信号として出力する第１の増幅器と、前記第４の正弦波信号を√２／２倍した信号を前記第２の信号として出力する第２の増幅器と、前記第６の正弦波信号を√２／２倍した信号を前記第３の信号として出力する第３の増幅器と、前記第８の正弦波信号を√２／２倍した信号を前記第４の信号として出力する第４の増幅器と、を更に備えるものである。

本発明の第８の態様であるエンコーダは、上記のエンコーダであって、前記第２、４、６及び８の正弦波信号の振幅は、前記第１、３、５及び７の正弦波信号の振幅の√２／２倍であり、前記第１の信号は、前記第２の正弦波信号であり、前記第２の信号は、前記第４の正弦波信号であり、前記第３の信号は、前記第６の正弦波信号であり、前記第４の信号は、前記第８の正弦波信号であるものである。

本発明の第９の態様であるエンコーダは、上記のエンコーダであって、前記検知部は、前記検知部の移動方向である第１の方向の長さが、前記スケールの１周期の長さと等しい１又は複数の検知領域を備え、前記検知領域は、前記スケールからの信号に応じて、それぞれ前記第１〜８の正弦波信号を出力する第１〜８の検知素子を備えるものである。

本発明の第１０の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、それぞれ前記第１〜８の検知素子の面積に応じた振幅を有する前記第１〜８の正弦波信号を出力し、前記第１〜８の検知素子は、等しい面積を有するものである。

本発明の第１１の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、同一の矩形形状であるものである。

本発明の第１２の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、前記第１の方向に並んで配置されるものである。

本発明の第１３の態様であるエンコーダは、上記のエンコーダであって、前記検知領域は、前記第１、３、５及び７の検知素子が前記第１の方向に並んで配置された第１の列と、前記第２、４、７及び８の検知素子が前記第１の方向に並んで配置され、前記第１の方向と直交する第２の方向で、前記第１の列と隣接する第２の列と、を備え、前記第１の列と前記第２の列とは、前記第１〜８の検知素子の前記第１の方向の幅の１／２だけずれて配置されるものである。

本発明の第１４の態様であるエンコーダは、上記のエンコーダであって、前記検知部は、前記検知部の移動方向である第１の方向の長さが、前記スケールの１周期の長さと等しい１又は複数の検知領域を備え、前記検知領域は、前記スケールからの信号に応じて、それぞれ前記第１〜８の正弦波信号を出力する第１〜８の検知素子を備えるものである。

本発明の第１５の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、それぞれ前記第１〜８の検知素子の面積に応じた振幅を有する前記第１〜８の正弦波信号を出力し、前記第２、４、６及び８の検知素子の面積は、前記第１、３、５及び７の検知素子の面積の√２／２倍であるものである。

本発明の第１６の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、前記第１の方向に並んで配置されるものである。

本発明の第１７の態様であるエンコーダは、上記のエンコーダであって、前記第２、４、６及び８の検知素子の前記第１の方向の幅は、前記第１、３、５及び７の検知素子の前記第１の方向の幅の√２／２倍であり、前記第１〜８の検知素子の前記第１の方向と直行する第２の方向の高さは等しいものである。

本発明の第１８の態様であるエンコーダは、上記のエンコーダであって、前記第２、４、６及び８の検知素子の前記第１の方向と直交する第２の方向の高さは、前記第１、３、５及び７の検知素子の前記第２の方向の高さの√２／２倍であり、前記第１〜８の検知素子の前記第１の方向の幅は等しいものである。

本発明の第１９の態様であるエンコーダは、上記のエンコーダであって、前記検知領域は、前記第１、３、５及び７の検知素子が前記第１の方向に並んで配置された第１の列と、前記第２、４、７及び８の検知素子が前記第１の方向に並んで配置され、前記第２の方向で、前記第１の列と隣接する第２の列と、を備え、前記第１の列と前記第２の列とは、前記第１〜８の検知素子の前記第１の方向の幅の１／２だけずれて配置されるものである。

本発明の第２０の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、それぞれ前記スケールで反射される光を光電変換した信号を前記第１〜８の正弦波信号として出力する受光素子であるものである。

本発明の第２１の態様であるエンコーダは、上記のエンコーダであって、前記第１〜８の検知素子は、それぞれ静電容量方式又は電磁誘導方式により、前記第１〜８の正弦波信号を出力するものである。

本発明によれば、簡易な構成で効率的に高次高調波の影響を除去することができるエンコーダを提供することができる。

本発明の上述及び他の目的、特徴、及び長所は以下の詳細な説明及び付随する図面からより完全に理解されるだろう。
付随する図面は図解のためだけに示されたものであり、本発明を制限するためのものではない。

実施の形態１にかかるエンコーダ１００の構成を模式的に示すブロック図である。 スケール１０及び受光部１０１の態様を模式的に示す斜視図である。 受光部１０１の構成を模式的に示すブロック図である。 演算部１０２の構成を模式的に示すブロック図である。 実施の形態２にかかるエンコーダ２００の構成を模式的に示すブロック図である。 受光部２０１の構成を模式的に示すブロック図である。 演算部２０２の構成を模式的に示すブロック図である。 演算部２０２の構成を具体的に示す回路図である。 受光部２０１の変形例である受光部２０１ａの構成を示すブロック図である。 受光部２０１の別の変形例である受光部２０１ｂの構成を示すブロック図である。 実施の形態３にかかる受光部の構成例である受光部３０１の構成を模式的に示すブロック図である。 実施の形態４にかかる受光部の構成例である受光部４０１の構成を模式的に示すブロック図である。 受光部４０１の変形例である受光部４０１ａの構成を示すブロック図である。 受光部４０１ａの変形例である受光部４０１ｂの構成を示すブロック図である。 受光部４０１ａの別の変形例である受光部４０１ｃの構成を示すブロック図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
まず、実施の形態１にかかるエンコーダ１００について説明する。エンコーダ１００は、Ｎ相正弦波に対して演算を行い、３次高調波成分を含まない２相正弦波を得ることができるリニアエンコーダとして構成される。図１は、実施の形態１にかかるエンコーダ１００の構成を模式的に示すブロック図である。エンコーダ１００は、受光部１０１及び演算部１０２を有する。エンコーダ１００は、スケール１０に照射された光の反射光を受光することにより、Ｎ相正弦波を取得する。以下では、Ｎ＝８、すなわち８相正弦波を用いる場合を例として説明する。

受光部１０１は、スケール１０のパターンを読み取り、読み取り結果を８相正弦波信号として出力する。すなわち、受光部１０１は、エンコーダ１００においてスケール１０からの信号（反射光）を読み取って、読み取り結果を８相正弦波信号として出力する検知部としての機能を有する。以下、受光部については、同様に、エンコーダの検知部として機能するものとする。

図２は、スケール１０及び受光部１０１の態様を模式的に示す斜視図である。図２に示すように、スケール１０は、例えば周期Ｌの明暗の縞模様パターンである。受光部１０１は、例えばスケール１０のパターン繰り返し方向に、スケール１０の周期ＬごとにＮ個の受光素子が配置された、受光素子アレイ（Photo Detector Array、以下ＰＤＡと称する）として構成される。スケール１０のパターン繰り返し方向の受光素子のそれぞれの幅は、Ｌ／Ｎである。

図３は、受光部１０１の構成を模式的に示すブロック図である。受光部１０１は、８つの受光素子１１１〜１１８が配置された領域１１０が繰り返し配置される。スケール１０のパターン繰り返し方向の領域１１０の長さは、スケール１０の周期Ｌと等しい。よって、受光素子１１１〜１１８の幅は、それぞれＬ／８となる。順に配置された８つの受光素子１１１〜１１８は、それぞれα相、ξ相、β相、η相、α^＊相、ξ^＊相、β^＊相、η^＊相に対応する８相正弦波信号を出力する。つまり、受光素子１１１〜１１８は、検知部である受光部１０１の検知素子として機能する。以下、受光素子については、同様に、検知部の検知素子として機能するものとする。

演算部１０２は、受光部１０１から出力される８相正弦波信号に対して演算を行い、２相正弦波を算出する。

ここで、演算部１０２による演算について説明する。Ｎ相正弦波（Ｎは、２以上の任意の整数）を出力するエンコーダでは、Ｎ相正弦波の基本波の位相は、それぞれ２π／Ｎずつ異なる。すなわち、Ｎ相正弦波の基本波の位相は、ｍを０≦ｍ≦Ｎ−１の整数として、２π・ｍ／Ｎと表現される。このとき、Ｎ相正弦波は、以下の式（３）で表される。なお、式（１）では３次高調波の成分（右辺第２項）とコモンノイズの影響（右辺第３項）とを考慮している。

式（３）において、Ｃ_１は基本波の振幅、Ｃ_３は３次高調波の振幅、θ_１は基本波の初期位相、θ_３は３次高調波の初期位相、Ｄはコモンノイズである。

このとき、Ｎ相正弦波を出力するエンコーダでは、リサージュ曲線ｚ_Ｎは複素平面上において式（４）で表される。

よって、リサージュ曲線から導かれるＡ相及びＢ相は、式（５）で表される。このとき、Ｎ＞５の条件下では、３次高調波はキャンセルされ出力されない。

８相正弦波を出力するエンコーダ１００に式（３）を適用すると、８相正弦波（α、β、ξ、η、α^＊、β^＊、ξ^＊、η^＊のそれぞれは、式（６）〜（１３）で表される。

エンコーダ１００から出力される８相正弦波に対し、以下の式（１４）〜（１７）に示す演算を行なうことで従来と互換性のある４相正弦波（ａ、ｂ、ａ^＊、ｂ^＊）を得ることができる。このとき、３次高調波成分はキャンセルすることができる。

また、式（１４）〜（１７）に示す４相正弦波を差動増幅することで得られる２相正弦波（Ａ、Ｂ）は、以下の式（１８）及び（１９）で表される。

これにより、コモンノイズの影響もキャンセルされる。８相正弦波に対して以上の演算を行うことにより、３次高調波及びコモンノイズの影響が除去された２相正弦波（Ａ相、Ｂ相）を得られることが理解できる。

演算部１０２は、式（１４）〜（１９）に示す演算を実現することができるように構成される。図４は、演算部１０２の構成を模式的に示すブロック図である。演算部１０２は、増幅器１１〜１４、減算器２１〜２４、４１及び４２、加算器３１〜３４を有する。

増幅器１１〜１４は、それぞれξ相、η相、ξ^＊相、η^＊相の振幅を√２／２倍に増幅する。増幅器１１で増幅されたξ相（√２／２ξ）は、減算器２１及び２４に出力される。増幅器１２で増幅されたη相（√２／２η）は、減算器２１及び２２に出力される。増幅器１３で増幅されたξ^＊相（√２／２ξ^＊）は、減算器２２及び２３に出力される。増幅器１４で増幅されたη^＊相（√２／２η^＊）は、減算器２３及び２４に出力される。

減算器２１は、増幅器１１で増幅されたξ相（√２／２ξ）から増幅器１２で増幅されたη相（√２／２η）を減算する。減算器２１での減算結果は、加算器３１に出力される。減算器２２は、増幅器１３で増幅されたξ^＊相（√２／２ξ^＊）から増幅器１２で増幅されたη相（√２／２η）を減算する。減算器２２での減算結果は、加算器３２に出力される。減算器２３は、増幅器１３で増幅されたξ^＊相（√２／２ξ^＊）から増幅器１４で増幅されたη^＊相（√２／２η^＊）を減算する。減算器２３での減算結果は、加算器３３に出力される。減算器２４は、増幅器１１で増幅されたξ相（√２／２ξ）から増幅器１４で増幅されたη^＊相（√２／２η^＊）を減算する。減算器２４での減算結果は、加算器３４に出力される。

加算器３１は、α相と減算器２１での減算結果とを加算する。すなわち、加算器３１は、上述の式（１４）に示す演算を行う。加算器３１での加算結果は、式（１４）に示すａ相として、減算器４１に出力される。加算器３２は、β^＊相と減算器２２での減算結果とを加算する。すなわち、加算器３２は、上述の式（１７）に示す演算を行う。加算器３２での加算結果は、式（１７）に示すｂ^＊相として、減算器４２に出力される。加算器３３は、α^＊相と減算器２３での減算結果とを加算する。すなわち、加算器３３は、上述の式（１６）に示す演算を行う。加算器３３での加算結果は、式（１６）に示すａ^＊相として、減算器４１に出力される。加算器３４は、β相と減算器２４での減算結果とを加算する。すなわち、加算器３４は、上述の式（１５）に示す演算を行う。加算器３４での加算結果は、式（１５）に示すｂ相として、減算器４２に出力される。

減算器４１は、加算器３１の加算結果（ａ相）から加算器３３の加算結果（ａ^＊相）を減算する。すなわち、減算器４１は、上述の式（１８）に示す演算を行う。減算器４１での減算結果は、式（１８）に示すＡ相として出力される。減算器４２は、加算器３４の加算結果（ｂ相）から加算器３２の加算結果（ｂ^＊相）を減算する。すなわち、減算器４２は、上述の式（１９）に示す演算を行う。減算器４２での減算結果は、式（１９）に示すＢ相として出力される。

以上、演算部１０２は、式（６）〜（１３）に示す８相正弦波に対して式（１４）〜（１９）で示す演算を行う。これにより、加算器３１〜３４がそれぞれ行う式（１４）〜（１７）に示す演算により、３次高調波成分を除去することができる。よって、エンコーダ１００によれば、３次高調波及びコモンノイズの影響が除去された２相正弦波（Ａ相、Ｂ相）を得ることができる。

以上、本構成によれば、８相正弦波に対して演算を行うことにより、３次高調波成分を含まない２相正弦波（Ａ相及びＢ相）を得ることができるエンコーダを実現することができる。

実施の形態２
次に、実施の形態２にかかるエンコーダ２００について説明する。エンコーダ２００は、実施の形態１にかかるエンコーダ１００の変形例である。図５は、実施の形態２にかかるエンコーダ２００の構成を模式的に示すブロック図である。エンコーダ２００は、エンコーダ１００の受光部１０１及び演算部１０２を、それぞれ受光部２０１及び演算部２０２に置換した構成を有する。

受光部２０１は、受光部１０１と同様に、スケール１０のパターンを読み取り、読み取り結果を８相正弦波信号として出力する。図６は、受光部２０１の構成を模式的に示すブロック図である。受光部２０１は、８つの受光素子２１１〜２１８が配置された領域２１０が繰り返し配置される。スケール１０のパターン繰り返し方向の領域２１０の長さは、スケール１０の周期Ｌと等しい。順に配置された８つの受光素子２１１〜２１８は、それぞれα相、ξ相、β相、η相、α^＊相、ξ^＊相、β^＊相、η^＊相に対応する８相正弦波信号を出力する。

但し、受光素子２１１（α相）、２１３（β相）、２１５（α^＊相）、２１７（β^＊相）の幅ｗ１は、受光素子２１２（ξ相）、２１４（η相）、２１６（ξ^＊相）、２１８（η^＊相）の幅ｗ２よりも大きい。具体的には、本実施の形態では、ｗ２／ｗ１＝√２／２となっている。

つまり、受光素子２１２（ξ相）、２１４（η相）、２１６（ξ^＊相）、２１８（η^＊相）の面積Ｓ２は、受光素子２１１（α相）、２１３（β相）、２１５（α^＊相）、２１７（β^＊相）の面積Ｓ１の√２／２倍となる。よって、受光部２０１は、受光素子の幅を変えることにより、Ｓ２／Ｓ１＝√２／２とすることができる。これにより、ξ相、η相、ξ^＊相、η^＊相の振幅は、α相、β相、α^＊相、β^＊相の振幅の√２／２倍となる。

図７は、演算部２０２の構成を模式的に示すブロック図である。演算部２０２は、演算部１０２の増幅器１１〜１４を削除した構成を有する。また、演算部１０２における入力信号ξ、η、ξ^＊、η^＊は、演算部２０２では、√２／２ξ、√２／２η、√２／２ξ^＊、√２／２η^＊となっている。演算部２０２のその他の構成は、演算部１０２と同様であるので、説明を省略する。

本構成では、ξ相、η相、ξ^＊相、η^＊相を√２／２倍にする増幅器が除去されている。しかし、受光部２０１によって、ξ相、η相、ξ^＊相、η^＊相は、既に√２／２倍になっている。よって、演算部２０２は、演算部１０２と同様の演算処理を行うことができる。

図８は、演算部２０２の構成を具体的に示す回路図である。減算器２１〜２４は、それぞれ第１〜４の抵抗Ｒ１及び増幅器ＡＭＰを有する。減算器２１〜２４の非反転入力端子は、第１の抵抗Ｒ１を介して、増幅器ＡＭＰの非反転入力端子と接続される。減算器２１〜２４の反転入力端子は、第２の抵抗Ｒ１を介して、増幅器ＡＭＰの反転入力端子と接続される。また、増幅器ＡＭＰの反転入力端子と出力端子とは、第３の抵抗Ｒ１を介して接続される。増幅器ＡＭＰの非反転入力端子は、第４の抵抗Ｒ１を介してグランドと接続される。

加算器３１〜３４は、それぞれ第１〜３の抵抗Ｒ２及び増幅器ＡＭＰを有する。加算器３１〜３４の一方の入力端子は、第１の抵抗Ｒ２を介して、増幅器ＡＭＰの反転入力端子と接続される。加算器３１〜３４の他方の入力端子は、第２の抵抗Ｒ２を介して、増幅器ＡＭＰの反転入力端子と接続される。また、増幅器ＡＭＰの反転入力端子と出力端子とは、第３の抵抗Ｒ２を介して接続される。増幅器ＡＭＰの非反転入力端子は、グランドと接続される。

減算器４１及び４２、それぞれ第１〜４の抵抗Ｒ３及び増幅器ＡＭＰを有する。 減算器４１及び４２は、減算器２１〜２４と比べ、第１〜４の抵抗Ｒ１が第１〜４の抵抗Ｒ３に変更されている他は、同様の構成であるので説明を省略する。

よって、本構成によれば、実施の形態１にかかるエンコーダ１００と同様の機能を有するエンコーダを実現することができる。また、本構成によれば、演算部の増幅器を削減することができるので、演算部の回路規模を縮小することができる。その結果、本構成によれば、より小型のエンコーダを得ることが可能である。

なお、上述の受光部２０１は例示であり、受光部は別の構成とすることもできる。図９は、受光部２０１の変形例である受光部２０１ａの構成を示すブロック図である。受光部２０１ａは、８つの受光素子２１１ａ〜２１８ａが配置された領域２１０ａが繰り返し配置される。スケール１０のパターン繰り返し方向の領域２１０ａの長さは、スケール１０の周期Ｌと等しい。順に配置された８つの受光素子２１１ａ〜２１８ａは、それぞれα相、ξ相、β相、η相、α^＊相、ξ^＊相、β^＊相、η^＊相に対応する８相正弦波信号を出力する。

但し、受光素子２１１ａ（α相）、２１３ａ（β相）、２１５ａ（α^＊相）、２１７ａ（β^＊相）の高さｈ１は、受光素子２１２ａ（ξ相）、２１４ａ（η相）、２１６ａ（ξ^＊相）、２１８ａ（η^＊相）の高さｈ２よりも大きい。具体的には、本実施の形態では、ｈ２／ｈ１＝√２／２となっている。なお、受光素子２１１ａ〜２１８ａは、全て同じ幅を有する。

つまり、受光素子２１２ａ（ξ相）、２１４ａ（η相）、２１６ａ（ξ^＊相）、２１８ａ（η^＊相）の面積Ｓ２は、受光素子２１１ａ（α相）、２１３ａ（β相）、２１５ａ（α^＊相）、２１７ａ（β^＊相）の面積Ｓ１の√２／２倍となる。よって、受光部２０１ａは、受光素子の高さを変えることにより、Ｓ２／Ｓ１＝√２／２とすることができる。これにより、受光部２０１と同様に、ξ相、η相、ξ^＊相、η^＊相の振幅を、α相、β相、α^＊相、β^＊相の振幅の√２／２倍とすることができる。

よって、受光部２０１に代えて受光部２０１ａを用いることにより、エンコーダ２００と同様の機能を有するエンコーダを実現することができる。

図１０は、受光部２０１の別の変形例である受光部２０１ｂの構成を示すブロック図である。受光部２０１ｂは、８つの受光素子２１１ｂ〜２１８ｂが配置された領域２１０ｂが繰り返し配置される。スケール１０のパターン繰り返し方向の領域２１０ｂの長さは、スケール１０の周期Ｌと等しい。順に配置された８つの受光素子２１１ｂ〜２１８ｂは、それぞれα相、ξ相、β相、η相、α^＊相、ξ^＊相、β^＊相、η^＊相に対応する８相正弦波信号を出力する。

但し、受光素子２１１ｂ（α相）、２１３ｂ（β相）、２１５ｂ（α^＊相）、２１７ｂ（β^＊相）の幅ｗ１及び高さｈ１は、受光素子２１２ｂ（ξ相）、２１４ｂ（η相）、２１６ｂ（ξ^＊相）、２１８ｂ（η^＊相）の幅ｗ２及び高さｈ２よりも大きい。具体的には、本実施の形態では、ｗ２／ｗ１＝√（√２／２）、ｈ２／ｈ１＝√（√２／２）となっている。

つまり、受光素子２１２ｂ（ξ相）、２１４ｂ（η相）、２１６ｂ（ξ^＊相）、２１８ｂ（η^＊相）の面積Ｓ２は、受光素子２１１ｂ（α相）、２１３ｂ（β相）、２１５ｂ（α^＊相）、２１７ｂ（β^＊相）の面積Ｓ１の√２／２倍となる。よって、受光部２０１ｂは、受光素子の幅及び高さを変えることにより、Ｓ２／Ｓ１＝√２／２とすることができる。これにより、受光部２０１と同様に、ξ相、η相、ξ^＊相、η^＊相の振幅を、α相、β相、α^＊相、β^＊相の振幅の√２／２倍とすることができる。

よって、受光部２０１に代えて受光部２０１ｂを用いることにより、エンコーダ２００と同様の機能を有するエンコーダを実現することができる。

実施の形態３
次に、実施の形態３にかかるエンコーダについて説明する。実施の形態３にかかるエンコーダは、実施の形態１にかかるエンコーダ１００の受光部１０１を他の構成に変形したものである。演算部１０２については、エンコーダ１００と同様であるので、説明を省略する。以下、受光部の構成に着目して説明する。

図１１は、実施の形態３にかかる受光部の構成例である受光部３０１の構成を模式的に示すブロック図である。受光部３０１は、受光部１０１と同様に、スケール１０のパターンを読み取り、読み取り結果を８相正弦波信号として出力する。受光部３０１は、８つの受光素子３１１〜３１８が配置された領域３１０が２次元的に配置される。

受光素子３１１〜３１８の幅は、Ｌ／４である。領域３１０では、受光素子３１１（α相）、３１３（β相）、３１５（α^＊相）、３１７（β^＊相）が列Ｌ３１に配置される。受光素子３１２（ξ相）、３１４（η相）、３１６（ξ^＊相）、３１８（η^＊相）が列Ｌ３１に隣接する列Ｌ３２に配置される。ただし、受光素子３１２（ξ相）、３１４（η相）、３１６（ξ^＊相）、３１８（η^＊相）は、幅方向にＬ／８だけずらして配置される。

なお、図１１では、受光素子に接続される配線については、代表的なもののみを表示し、その他の配線については表示を省略している。

以上、本構成によれば、受光素子を２次元的に配置しつつ、エンコーダ１００と同様に８相正弦波信号から２相正弦波を生成するエンコーダを実現することができる。

実施の形態４
次に、実施の形態４にかかるエンコーダについて説明する。実施の形態４にかかるエンコーダは、実施の形態２にかかるエンコーダの受光部２０１を他の構成に変形したものである。以下、受光部の構成に着目して説明する。図１２は、実施の形態４にかかる受光部の構成例である受光部４０１の構成を模式的に示すブロック図である。受光部４０１は、８つの受光素子４１１〜４１８が配置された領域４１０が２次元的に配置される。

受光素子４１１〜４１８の幅は、Ｌ／４である。領域４１０では、受光素子４１１（α相）、４１３（β相）、４１５（α^＊相）、４１７（β^＊相）が列Ｌ４１に配置される。受光素子４１２（ξ相）、４１４（η相）、４１６（ξ^＊相）、４１８（η^＊相）が列Ｌ４１に隣接する列Ｌ４２に配置される。ただし、受光素子４１２（ξ相）、４１４（η相）、４１６（ξ^＊相）、４１８（η^＊相）は、幅方向にＬ／８だけずらして配置される。つまり、領域４１０での受光素子の配置は、領域３１０と同様である。

但し、受光素子４１１（α相）、４１３（β相）、４１５（α^＊相）、４１７（β^＊相）の高さｈ１は、受光素子４１２（ξ相）、４１４（η相）、４１６（ξ^＊相）、４１８（η^＊相）の高さｈ２ｈ２よりも大きい。具体的には、本実施の形態では、ｈ２／ｈ１＝√（√２／２）となっている。

つまり、受光素子４１２（ξ相）、４１４（η相）、４１６（ξ^＊相）、４１８（η^＊相）の面積Ｓ２は、受光素子４１１（α相）、４１３（β相）、４１５（α^＊相）、４１７（β^＊相）の面積Ｓ１の√２／２倍となる。つまり、受光部４０１は、受光素子の高さを変えることにより、Ｓ２／Ｓ１＝√２／２とすることができる。これにより、受光素子を２次元的に配置しても、受光部２０１と同様に、ξ相、η相、ξ^＊相、η^＊相の振幅を、α相、β相、α^＊相、β^＊相の振幅の√２／２倍とすることができる。

なお、図１２では、受光素子に接続される配線については、代表的なもののみを表示し、その他の配線については表示を省略している。

以上、本構成によれば、受光素子を２次元的に配置しつつ、エンコーダ２００と同様に８相正弦波信号から２相正弦波を生成するエンコーダを実現することができる。

なお、上述の受光部４０１は例示であり、受光部は別の構成とすることもできる。図１３は、受光部４０１の変形例である受光部４０１ａの構成を示すブロック図である。受光部４０１ａは、８つの受光素子４１１ａ〜４１８ａが配置された領域４１０ａが繰り返し配置される。

実施の形態１〜３においては、矩形の受光素子を用いたが、受光素子４１１ａ（α相）、４１３ａ（β相）、４１５ａ（α^＊相）、４１７ａ（β^＊相）は、矩形以外の形状を有する。受光素子４１１ａ（α相）、４１３ａ（β相）、４１５ａ（α^＊相）、４１７ａ（β^＊相）の高さはｈ１である。受光素子４１２ａ（ξ相）、４１４ａ（η相）、４１６ａ（ξ^＊相）、４１８ａ（η^＊相）の高さはｈ２である。なお、ｈ２／ｈ１＝√２／２となっている。また、受光素子４１１ａ（α相）、４１３ａ（β相）、４１５ａ（α^＊相）、４１７ａ（β^＊相）は屈曲した帯状の形状を有し、帯の幅はＬ／８である。受光素子４１２ａ（ξ相）、４１４ａ（η相）、４１６ａ（ξ^＊相）、４１８ａ（η^＊相）は矩形である、その幅はＬ／４である。これにより、受光素子４１２ａ（ξ相）、４１４ａ（η相）、４１６ａ（ξ^＊相）、４１８ａ（η^＊相）の面積Ｓ２は、受光素子４１１（α相）、４１３（β相）、４１５（α^＊相）、４１７（β^＊相）の面積Ｓ１の√２／２倍となる。

受光素子４１２ａ（ξ相）は、受光素子４１１ａ（α相）及び４１３ａ（β相）に取り囲まれて配置される。受光素子４１４ａ（η相）は、受光素子４１３ａ（β相）及び４１５ａ（α^＊相）に取り囲まれて配置される。受光素子４１６ａ（ξ^＊相）は、受光素子４１５ａ（α^＊相）及び４１７ａ（β^＊相）に取り囲まれて配置される。受光素子４１８ａ（η^＊相）は、受光素子４１７ａ（β^＊相）及び４１１ａ（α相）に取り囲まれて配置される。

以上、本構成によれば、矩形の受光素子を順に配置しなくとも、受光部４０１と同様の機能を有する受光部を得ることができる。更に、受光部４０１ａは受光部４０１と比べて受光素子配置が複雑であるため、受光部上に局所的に汚れなどが付着しても、その影響を低減することが可能である。

また、受光部４０１ａは以下の変形を行うことも可能である。図１４は、受光部４０１ａの変形例である受光部４０１ｂの構成を示すブロック図である。受光部４０１ｂは、８つの受光素子４１１ｂ〜４１８ｂが２組ずつ配置された領域４１０ｂが繰り返し配置される。受光素子４１１ｂ〜４１８ｂは、それぞれ受光部４０１ａの受光素子４１１ａ〜４１８ａに対応する。受光部４０１ｂでは、列Ｌ４１ｂにのみ受光素子４１２ｂ（ξ相）及び４１６ｂ（ξ^＊相）を配置し、列Ｌ４２ｂにのみ受光素子４１４ｂ（η相）及び４１８ｂ（η^＊相）を配置している。

図１５は、受光部４０１ａの別の変形例である受光部４０１ｃの構成を示すブロック図である。受光部４０１ｃは、８つの受光素子４１１ｃ〜４１８ｃが配置された領域４１０ｃが繰り返し配置される。受光素子４１１ｃ〜４１８ｃは、それぞれ受光部４０１ａの受光素子４１１ａ〜４１８ａに対応する。受光部４０１ｃは、上下方向に隣接する領域４１０ｃを上下ミラー反転させた構成を有する。

以上、受光部４０１ｂ及び４０１ｃによっても、ξ相、η相、ξ^＊相、η^＊相の振幅を、α相、β相、α^＊相、β^＊相の振幅の√２／２倍とすることができる。

実施の形態５
次に、実施の形態５にかかるエンコーダについて説明する。実施の形態５では、実施の形態１〜４にかかるエンコーダにおいて、高次高調波の除去態様を詳細に説明する。上述の実施の形態では、Ｎ相正弦波が基本波及び３次高調波を含む例（上述の式（３））について説明したが、Ｎ相正弦波は任意の次数の高調波を含む形式に一般化することができる。ｈ次（ｈは、正の整数）までの高調波を含むＮ相正弦波は、以下の式（２０）で表すことができる。なお、Ｃ_ｎはｎ次の波の振幅、θ_ｎはｎ次の波の初期位相である。

このとき、Ｎ相正弦波を出力するエンコーダでは、リサージュ曲線ｚ_Ｎは複素平面上において、式（４）と同様に、以下の式（２１）で表される。

リサージュ曲線ｚ_Ｎから導かれるＡ相及びＢ相は、式（５）と同様に、以下の式（２２）で表される。

上述の定義のもとで、Ｎ相正弦波が１０次までの高調波を含む場合（ｈ＝１０）について検討する。まず、５相正弦波（Ｎ＝５）が１０次までの高調波を含む場合について説明する。この場合、式（５）より、Ａ相及びＢ相は以下の式（２３）で表される。

この場合、式（２３）に示すように、２〜１０次の高調波のうち、２、３、５、７、８、１０次の高調波が除去されることが理解できる。

次に、８相正弦波（Ｎ＝８）が１０次までの高調波を含む場合について説明する。この場合、式（５）より、Ａ相及びＢ相は以下の式（２４）で表される。

この場合、式（２４）に示すように、２〜１０次の高調波のうち、２、３、４、５、６、８、１０次の高調波が除去されることが理解できる。

次に、１２相正弦波（Ｎ＝８）が１０次までの高調波を含む場合について説明する。この場合、式（５）より、Ａ相及びＢ相は以下の式（２５）で表される。

この場合、式（２５）に示すように、２〜１０次の高調波のうち、２、３、４、５、６、７、８、９、１０次の高調波が除去されることが理解できる。

以上より、本実施の形態では、ｈ次までの高調波を含むＮ相正弦波において、（ａ×Ｎ±１）次の高調波以外の高次高調波を除去することが可能である（但し、ａは正の整数）。よって、基本波に対してより多くの相を設定すれば除去できる高調波の次数を増やすことができる。また、１２相正弦波（Ｎ＝８）が１０次までの高調波を含む場合（ｈ＝１０、Ｎ＝１２）から理解できるように、除去したい高調波の最高次数（例えば１０次）よりも少なくとも２つ多い相（Ｎ≧１２）を設定することで、全ての高調波を除去することができる。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態では、リニアエンコーダについて説明したが、適宜ロータリエンコーダなどの別の種類のエンコーダとして構成することが可能である。

上述の実施の形態では、光学式のエンコーダについて説明したが、静電式又は電磁誘導方式のエンコーダとして構成することができることは勿論である。

実施の形態４では、受光素子の面積が異なる場合について説明したが、領域に配置される受光素子のそれぞれの面積を同一として、演算部１０２と組み合わせことも可能である。

１１〜１４ 増幅器
２１〜２４、４１、４２ 減算器
３１〜３４ 加算器
１０ スケール
１００、２００ エンコーダ
１０１、２０１、２０１ａ、２０１ｂ、３０１、４０１、４０１ａ、４０１ｂ、４０１ｃ 受光部
１０２、２０２ 演算部
１１０、２１０、２１０ａ、２１０ｂ、３１０、４１０、４１０ａ、４１０ｂ、４１０ｃ 領域
１１１〜１１８、２１１〜２１８、２１１ａ〜２１８ａ、２１１ｂ〜２１８ｂ、３１１〜３１８、４１１〜４１８、４１１ａ〜４１８ａ、４１１ｂ〜４１８ｂ、４１１ｃ〜４１８ｃ 受光素子
ＡＭＰ 増幅器
Ｌ３１、Ｌ３２、Ｌ４１、Ｌ４２ 列
Ｒ１〜Ｒ３ 抵抗

Claims (19)

1. スケールからの信号を読み取り、基本波のそれぞれの位相が２π／Ｎ（Ｎは、５以上の整数）ずつ異なるＮ相正弦波信号を出力する検知部と、
   前記Ｎ相正弦波信号のそれぞれに応じてＡ相及びＢ相からなる２相正弦波信号を出力する演算部と、を備え、
   ｍを０≦ｍ≦Ｎ−１の整数、ｉを虚数単位、Ｓ_{２πｍ／Ｎ}を前記Ｎ相正弦波のｍ番目の相の正弦波信号として、前記Ａ相及びＢ相は、以下の式（Ｉ）で表され、
   前記Ｎ相正弦波信号に含まれるｎ（ｎは、１≦ｎ≦Ｎの整数）次の波の振幅をＣ _ｎ 、高次高調波の最大次数をｈ（ｈは、正の整数）、前記スケールの繰り返し周期に相当する距離をＬ、前記ｎ次の波の初期位相をθ _ｎ 、ノイズをＤとして、
   前記Ｎ相正弦波のｍ番目の相の正弦波信号Ｓ _{２πｍ／Ｎ} は、以下の式（ＩＩ）で表され、
   前記式（ＩＩ）においてＮ＞ｈ＋２を満たす、
   エンコーダ。
   
   

   

   
2. 前記Ｎ相正弦波信号は、第１〜第８の正弦波信号からなる８相正弦波信号であり、
   前記第１〜８の正弦波信号は、それぞれｍ＝０〜７の場合に対応する、
   請求項１に記載のエンコーダ。
3. 前記演算部は、
   第１の信号から第２の信号を減算した信号を出力する第１の減算器と、
   第３の信号から第２の信号を減算した信号を出力する第２の減算器と、
   第３の信号から第４の信号を減算した信号を出力する第３の減算器と、
   第１の信号から第４の信号を減算した信号を出力する第４の減算器と、
   前記第１の正弦波信号と前記第１の減算器の出力信号とを加算する第１の加算器と、
   前記第３の正弦波信号と前記第２の減算器の出力信号とを加算する第２の加算器と、
   前記第５の正弦波信号と前記第３の減算器の出力信号とを加算する第３の加算器と、
   前記第７の正弦波信号と前記第４の減算器の出力信号とを加算する第４の加算器と、
   前記第１の加算器の出力信号から前記第３の加算器の出力信号を減算した信号を前記Ａ相として出力する第５の減算器と、
   前記第２の加算器の出力信号から前記第４の加算器の出力信号を減算した信号を前記Ｂ相として出力する第６の減算器と、を備える、
   請求項２に記載のエンコーダ。
4. 前記第１〜８の正弦波信号のそれぞれの振幅は同じであり、
   前記第１の信号は、前記第２の正弦波信号を√２／２倍した信号であり、
   前記第２の信号は、前記第４の正弦波信号を√２／２倍した信号であり、
   前記第３の信号は、前記第６の正弦波信号を√２／２倍した信号であり、
   前記第４の信号は、前記第８の正弦波信号を√２／２倍した信号である、
   請求項３に記載のエンコーダ。
5. 前記演算部は、
   前記第２の正弦波信号を√２／２倍した信号を前記第１の信号として出力する第１の増幅器と、
   前記第４の正弦波信号を√２／２倍した信号を前記第２の信号として出力する第２の増幅器と、
   前記第６の正弦波信号を√２／２倍した信号を前記第３の信号として出力する第３の増幅器と、
   前記第８の正弦波信号を√２／２倍した信号を前記第４の信号として出力する第４の増幅器と、を更に備える、
   請求項４に記載のエンコーダ。
6. 前記第２、４、６及び８の正弦波信号の振幅は、前記第１、３、５及び７の正弦波信号の振幅の√２／２倍であり、
   前記第１の信号は、前記第２の正弦波信号であり、
   前記第２の信号は、前記第４の正弦波信号であり、
   前記第３の信号は、前記第６の正弦波信号であり、
   前記第４の信号は、前記第８の正弦波信号である、
   請求項３に記載のエンコーダ。
7. 前記検知部は、
   前記検知部の移動方向である第１の方向の長さが、前記スケールの１周期の長さと等しい１又は複数の検知領域を備え、
   前記検知領域は、
   前記スケールからの信号に応じて、それぞれ前記第１〜８の正弦波信号を出力する第１〜８の検知素子を備える、
   請求項４又は５に記載のエンコーダ。
8. 前記第１〜８の検知素子は、それぞれ前記第１〜８の検知素子の面積に応じた振幅を有する前記第１〜８の正弦波信号を出力し、
   前記第１〜８の検知素子は、等しい面積を有する、
   請求項７に記載のエンコーダ。
9. 前記第１〜８の検知素子は、同一の矩形形状である、
   請求項８に記載のエンコーダ。
10. 前記第１〜８の検知素子は、前記第１の方向に並んで配置される、
    請求項７乃至９のいずれか一項に記載のエンコーダ。
11. 前記検知領域は、
    前記第１、３、５及び７の検知素子が前記第１の方向に並んで配置された第１の列と、
    前記第２、４、７及び８の検知素子が前記第１の方向に並んで配置され、前記第１の方向と直交する第２の方向で、前記第１の列と隣接する第２の列と、を備え、
    前記第１の列と前記第２の列とは、前記第１〜８の検知素子の前記第１の方向の幅の１／２だけずれて配置される、
    請求項１０に記載のエンコーダ。
12. 前記検知部は、
    前記検知部の移動方向である第１の方向の長さが、前記スケールの１周期の長さと等しい１又は複数の検知領域を備え、
    前記検知領域は、
    前記スケールからの信号に応じて、それぞれ前記第１〜８の正弦波信号を出力する第１〜８の検知素子を備える、
    請求項６に記載のエンコーダ。
13. 前記第１〜８の検知素子は、それぞれ前記第１〜８の検知素子の面積に応じた振幅を有する前記第１〜８の正弦波信号を出力し、
    前記第２、４、６及び８の検知素子の面積は、前記第１、３、５及び７の検知素子の面積の√２／２倍である、
    請求項１２に記載のエンコーダ。
14. 前記第１〜８の検知素子は、前記第１の方向に並んで配置される、
    請求項１３に記載のエンコーダ。
15. 前記第２、４、６及び８の検知素子の前記第１の方向の幅は、前記第１、３、５及び７の検知素子の前記第１の方向の幅の√２／２倍であり、
    前記第１〜８の検知素子の前記第１の方向と直行する第２の方向の高さは等しい、
    請求項１４に記載のエンコーダ。
16. 前記第２、４、６及び８の検知素子の前記第１の方向と直交する第２の方向の高さは、前記第１、３、５及び７の検知素子の前記第２の方向の高さの√２／２倍であり、
    前記第１〜８の検知素子の前記第１の方向の幅は等しい、
    請求項１４に記載のエンコーダ。
17. 前記検知領域は、
    前記第１、３、５及び７の検知素子が前記第１の方向に並んで配置された第１の列と、
    前記第２、４、７及び８の検知素子が前記第１の方向に並んで配置され、前記第２の方向で、前記第１の列と隣接する第２の列と、を備え、
    前記第１の列と前記第２の列とは、前記第１〜８の検知素子の前記第１の方向の幅の１／２だけずれて配置される、
    請求項１６に記載のエンコーダ。
18. 前記第１〜８の検知素子は、それぞれ前記スケールで反射される光を光電変換した信号を前記第１〜８の正弦波信号として出力する受光素子である、
    請求項７乃至１７のいずれか一項に記載のエンコーダ。
19. 前記第１〜８の検知素子は、それぞれ静電容量方式又は電磁誘導方式により、前記第１〜８の正弦波信号を出力する、
    請求項７乃至１７のいずれか一項に記載のエンコーダ。

Images