JP5957040B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP5957040B2 JP5957040B2 JP2014134310A JP2014134310A JP5957040B2 JP 5957040 B2 JP5957040 B2 JP 5957040B2 JP 2014134310 A JP2014134310 A JP 2014134310A JP 2014134310 A JP2014134310 A JP 2014134310A JP 5957040 B2 JP5957040 B2 JP 5957040B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- board
- data storage
- data
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 79
- 238000013500 data storage Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 description 134
- 238000004519 manufacturing process Methods 0.000 description 54
- 230000015654 memory Effects 0.000 description 26
- 238000005034 decoration Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Pinball Game Machines (AREA)
Description
所定の制御を行う制御手段と、
該制御手段が用いるデータが格納されたデータ格納手段と、
を備え、
前記制御手段が搭載された制御基板とは別個のデータ格納基板に前記データ格納手段を搭載した遊技機であって、
前記制御手段から前記データ格納手段に対して使用するデータを指定するための信号を出力する第1のバスと、
前記第1のバスの駆動電流を増幅するために前記制御基板上に設けられた第1のバスバッファと、
前記制御手段が指定したデータを前記データ格納手段から前記制御手段に対して出力する第2のバスと、
前記第2のバスの駆動電流を増幅するために前記データ格納基板上に設けられた第2のバスバッファと、
前記制御基板側に設けられた単一の制御基板側コネクタと、
前記データ格納基板側に設けられた単一のデータ格納基板側コネクタと、
を備え、
前記第1のバスの駆動電圧および駆動電流と、前記第2のバスの駆動電圧および駆動電流とは同一であり、
前記第1のバスバッファが駆動電流を増幅する性能と、前記第2のバスバッファが駆動電流を増幅する性能が同一であり、
前記単一の制御基板側コネクタと、前記単一のデータ格納基板側コネクタとを接続することにより、前記制御基板の前記第1のバスと前記データ格納基板の前記第1のバスとを接続し、かつ前記データ格納基板の前記第2のバスと前記制御基板の前記第2のバスとを接続し、
前記データ格納手段に接続される前記第2のバスのビット数を複数種類のビット数から選択・設定することが可能とされており、
前記データ格納基板側の前記第2のバスのうち前記データ格納手段に接続されるビットの信号線に対して前記第2のバスバッファを設け、前記データ格納手段に接続されないビットの信号線には前記第2のバスバッファを設けずに前記データ格納手段に接続されないビットの信号線が抵抗を介して駆動電源に接続される
ことを特徴としている。
本発明の手段1の遊技機は、
所定の制御を行う制御手段(演出制御用CPU104/アミューズメントLSI106)と、
該制御手段(演出制御用CPU104/アミューズメントLSI106)が用いるデータが格納されたデータ格納手段(演出制御用ROM108/画像・音・LEDROM109)と、
を備え、
前記制御手段(演出制御用CPU104/アミューズメントLSI106)が搭載された制御基板(演出制御基板80)とは別個のデータ格納基板(演出用ROM基板50)に前記データ格納手段(演出制御用ROM108/画像・音・LEDROM109)を搭載した遊技機(パチンコ遊技機1)であって、
前記制御手段(演出制御用CPU104/アミューズメントLSI106)から前記データ格納手段(演出制御用ROM108/画像・音・LEDROM109)に対して使用するデータを指定するための信号を出力する第1のバス(アドレスバス(CPU)/アドレスバス(LSI))と、
前記第1のバス(アドレスバス(CPU)/アドレスバス(LSI))の駆動電流を増幅するための第1のバスバッファ(バスバッファ110/バスバッファ111)と、
前記制御手段(演出制御用CPU104/アミューズメントLSI106)が指定したデータを前記データ格納手段(演出制御用ROM108/画像・音・LEDROM109)から前記制御手段(演出制御用CPU104/アミューズメントLSI106)に対して出力する第2のバス(データバス(CPU)/データバス(LSI))と、
前記第2のバス(データバス(CPU)/データバス(LSI))の駆動電流を増幅するための第2のバスバッファ(バスバッファ112/バスバッファ113、114)と、
を備え、
前記制御基板(演出制御基板80)上に前記第1のバスバッファ(バスバッファ110/バスバッファ111)を設け、前記データ格納基板(演出用ROM基板50)上に前記第2のバスバッファ(バスバッファ112/バスバッファ113、114)を設け、
前記データ格納手段に接続される前記第2のバスのビット数を複数種類のビット数から選択・設定することが可能とされており、
前記データ格納基板側の前記第2のバスのうち前記データ格納手段に接続されるビットの信号線に対して前記第2のバスバッファを設け、前記データ格納手段に接続されないビットの信号線には前記第2のバスバッファを設けずに前記データ格納手段に接続されないビットの信号線が抵抗を介して駆動電源に接続されることで、前記データ格納手段に接続されるビットの信号線よりも前記データ格納手段に接続されないビットの信号線にノイズを飛来しやすくする
ことを特徴としている。
この特徴によれば、制御手段からデータ格納手段に対して使用するデータを指定するための信号を出力する第1のバスの駆動電流を増幅する第1のバスバッファは、制御手段が搭載された制御基板側に設けられ、制御手段が指定したデータをデータ格納手段から制御手段に対して出力する第2のバスの駆動電流を増幅する第2のバスバッファは、データ格納手段が搭載されたデータ格納基板側に設けられるので、基板を跨ぐ手前でそれぞれのバスの駆動電流が増幅されるので、制御基板とデータ格納基板とを跨ぐ部分から受けるノイズの影響を極力抑えることができる。
前記制御基板(演出制御基板80)には、前記第1のバス(アドレスバス(CPU)/アドレスバス(LSI))及び前記第2のバス(データバス(CPU)/データバス(LSI))を前記データ格納基板(演出用ROM基板50)側と接続するための第1のコネクタ(コネクタ80C)が搭載され、前記データ格納基板(演出用ROM基板50)には、前記第1のバス(アドレスバス(CPU)/アドレスバス(LSI))及び前記第2のバス(データバス(CPU)/データバス(LSI))を前記制御基板(演出制御基板80)側と接続するための第2のコネクタ(コネクタ50C)が搭載されており、
前記第1のバスバッファ(バスバッファ110/バスバッファ111)は、前記第1のコネクタ(コネクタ80C)の近傍に配置され、前記第2のバスバッファ(バスバッファ112/バスバッファ113、114)は、前記第2のコネクタ(コネクタ50C)の近傍に配置されている
ことを特徴としている。
この特徴によれば、基板を跨ぐ直前でそれぞれのバスの駆動電流が増幅されるので、制御基板とデータ格納基板とを跨ぐ部分の電圧降下を効果的に抑制でき、ノイズの影響をより確実に抑えることができる。
前記第1のバスバッファ(バスバッファ110/バスバッファ111)が駆動電流を増幅する性能と、前記第2のバスバッファ(バスバッファ112/バスバッファ113、114)が駆動電流を増幅する性能と、が同一である
ことを特徴としている。
この特徴によれば、第1のバスバッファにより増幅された駆動電流と、第2のバスバッファの性能により増幅された駆動電流と、に偏りが生じることがなく、一方が他方に比べてノイズの影響を受けやすくなってしまうことを防止できる。
前記データ格納手段に接続される前記第2のバス(データバス(LSI))のビット数を複数種類のビット数から選択・設定することが可能とされており、
前記データ格納基板(演出用ROM基板50”)側の前記第2のバス(データバス(LSI))のうち前記データ格納手段(画像・音・LEDROM109c)に接続されるビットの信号線(下位32ビットのバスライン)に対してのみ前記第2のバスバッファ(バスバッファ114’)を設け、前記データ格納手段(画像・音・LEDROM109c)に接続されないビットの信号線(上位32ビットのバスライン)には前記第2のバスバッファを設けない
ことを特徴としている。
この特徴によれば、第2のバスのうちデータ格納手段に接続されているビットの信号線にはバスバッファを設ける一方で、データ格納手段に接続されないビットの信号線にバスバッファを設けないことにより、データ格納手段に接続されているビットの信号線よりもデータ格納手段に接続されないビットの信号線にノイズが飛来しやすくなり、結果としてデータ格納手段に接続されているビットの信号線のノイズの影響をさらに抑えることができる。
50 演出用ROM基板
50C コネクタ
80 演出制御基板
80C コネクタ
101 システムバス
102 データ転送バス
104 演出制御用CPU
106 アミューズメントLSI
108 演出制御用ROM
109 画像・音・LEDROM
110〜114 バスバッファ
Claims (1)
- 所定の制御を行う制御手段と、
該制御手段が用いるデータが格納されたデータ格納手段と、
を備え、
前記制御手段が搭載された制御基板とは別個のデータ格納基板に前記データ格納手段を搭載した遊技機であって、
前記制御手段から前記データ格納手段に対して使用するデータを指定するための信号を出力する第1のバスと、
前記第1のバスの駆動電流を増幅するために前記制御基板上に設けられた第1のバスバッファと、
前記制御手段が指定したデータを前記データ格納手段から前記制御手段に対して出力する第2のバスと、
前記第2のバスの駆動電流を増幅するために前記データ格納基板上に設けられた第2のバスバッファと、
前記制御基板側に設けられた単一の制御基板側コネクタと、
前記データ格納基板側に設けられた単一のデータ格納基板側コネクタと、
を備え、
前記第1のバスの駆動電圧および駆動電流と、前記第2のバスの駆動電圧および駆動電流とは同一であり、
前記第1のバスバッファが駆動電流を増幅する性能と、前記第2のバスバッファが駆動電流を増幅する性能が同一であり、
前記単一の制御基板側コネクタと、前記単一のデータ格納基板側コネクタとを接続することにより、前記制御基板の前記第1のバスと前記データ格納基板の前記第1のバスとを接続し、かつ前記データ格納基板の前記第2のバスと前記制御基板の前記第2のバスとを接続し、
前記データ格納手段に接続される前記第2のバスのビット数を複数種類のビット数から選択・設定することが可能とされており、
前記データ格納基板側の前記第2のバスのうち前記データ格納手段に接続されるビットの信号線に対して前記第2のバスバッファを設け、前記データ格納手段に接続されないビットの信号線には前記第2のバスバッファを設けずに前記データ格納手段に接続されないビットの信号線が抵抗を介して駆動電源に接続される
ことを特徴とする遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014134310A JP5957040B2 (ja) | 2014-06-30 | 2014-06-30 | 遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014134310A JP5957040B2 (ja) | 2014-06-30 | 2014-06-30 | 遊技機 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009256468A Division JP5574673B2 (ja) | 2009-11-09 | 2009-11-09 | 遊技機 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014223336A JP2014223336A (ja) | 2014-12-04 |
| JP2014223336A5 JP2014223336A5 (ja) | 2015-01-22 |
| JP5957040B2 true JP5957040B2 (ja) | 2016-07-27 |
Family
ID=52122514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014134310A Expired - Fee Related JP5957040B2 (ja) | 2014-06-30 | 2014-06-30 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5957040B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6644734B2 (ja) * | 2017-07-07 | 2020-02-12 | 株式会社藤商事 | 遊技機 |
| JP6722146B2 (ja) * | 2017-07-07 | 2020-07-15 | 株式会社藤商事 | 遊技機 |
| JP6722149B2 (ja) * | 2017-07-07 | 2020-07-15 | 株式会社藤商事 | 遊技機 |
| JP6722148B2 (ja) * | 2017-07-07 | 2020-07-15 | 株式会社藤商事 | 遊技機 |
| JP6647251B2 (ja) * | 2017-07-07 | 2020-02-14 | 株式会社藤商事 | 遊技機 |
| JP6644735B2 (ja) * | 2017-07-07 | 2020-02-12 | 株式会社藤商事 | 遊技機 |
| JP6644736B2 (ja) * | 2017-07-07 | 2020-02-12 | 株式会社藤商事 | 遊技機 |
| JP6814703B2 (ja) * | 2017-07-07 | 2021-01-20 | 株式会社藤商事 | 遊技機 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005058637A (ja) * | 2003-08-20 | 2005-03-10 | Olympia:Kk | 遊技機の不正配線検出装置及び方法並びにプログラム |
| JP2005245774A (ja) * | 2004-03-04 | 2005-09-15 | Daiman:Kk | 遊技機 |
| JP4275023B2 (ja) * | 2004-07-16 | 2009-06-10 | 株式会社オリンピア | 遊技機及び遊技機用メモリ基板 |
| JP5294186B2 (ja) * | 2007-05-29 | 2013-09-18 | 豊丸産業株式会社 | 遊技機用制御装置及び当該遊技機用制御装置を備えた遊技機 |
| JP5574673B2 (ja) * | 2009-11-09 | 2014-08-20 | 株式会社三共 | 遊技機 |
-
2014
- 2014-06-30 JP JP2014134310A patent/JP5957040B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014223336A (ja) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5957040B2 (ja) | 遊技機 | |
| JP5065934B2 (ja) | 遊技機 | |
| JP4857244B2 (ja) | スロットマシン | |
| JP2013233320A (ja) | 遊技機 | |
| JP5363544B2 (ja) | 遊技機 | |
| JP4335082B2 (ja) | 遊技機 | |
| JP2015080684A (ja) | 遊技機 | |
| JP5881114B2 (ja) | 遊技機 | |
| JP5156512B2 (ja) | スロットマシン | |
| JP5746290B2 (ja) | 遊技機 | |
| JP2002219226A (ja) | 遊技機 | |
| JP5574673B2 (ja) | 遊技機 | |
| JP2012081364A (ja) | スロットマシン | |
| JP2009112604A (ja) | スロットマシン | |
| JP5957119B2 (ja) | 遊技機 | |
| JP6472219B2 (ja) | 遊技機 | |
| JP6472220B2 (ja) | 遊技機 | |
| JP4884667B2 (ja) | 遊技機 | |
| JP4335074B2 (ja) | 遊技機 | |
| JP2015134246A (ja) | スロットマシン | |
| JP4339014B2 (ja) | 遊技機 | |
| JP5499130B2 (ja) | スロットマシン | |
| JP4525971B2 (ja) | 遊技機 | |
| JP2010172772A (ja) | スロットマシン | |
| JP5036507B2 (ja) | スロットマシン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20150609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160401 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160617 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5957040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |