JP5929798B2 - ラージフォーマットプリンタ - Google Patents

Description

本発明は、記録媒体に液滴を吐出する印刷技術に関する。

印刷ヘッドが搭載されたキャリッジを用紙等の記録媒体の面内方向に往復させながら印刷ヘッドの複数のノズルから記録媒体にインク滴を吐出するシリアル型の印刷装置が従来から提案されている（例えば特許文献１）。印刷装置の筐体に設置された制御ユニットとキャリッジ上の印刷ヘッドとはフレキシブルフラットケーブル（以下「ＦＦＣ」という）を介して電気的に接続される。

キャリッジ外の制御ユニットには、所定波形の制御信号を生成する電子回路が設置される。制御信号は、ＦＦＣを介して制御ユニットから印刷ヘッドに供給される。キャリッジ上の印刷ヘッドには、制御信号の供給により変形することでノズルからインク滴を吐出させる複数の圧電素子と、制御ユニットから供給される制御信号の供給／遮断を圧電素子毎に制御する複数のスイッチとが設置される。

特開２０００−３４３６９０号公報

ところで、制御信号が並列に供給される圧電素子の個数が多い場合（駆動負荷が大きい場合）でも適切な波形の制御信号を各圧電素子に供給するためには、非常に大きい電流の制御信号を制御ユニットからＦＦＣを介して印刷ヘッドに供給する必要がある。したがって、ＦＦＣ上での電力損失が大きく、制御信号の波形が安定しない結果、印刷品質が低下するという問題がある。キャリッジの移動量が大きい大判型の印刷装置（ＬＦＰ：Large Format Printer）では、ＦＦＣの全長が数メートルにも及ぶから、ＦＦＣ上での電力損失が顕著となり印刷品質の低下が特に深刻化する。以上の事情を考慮して、本発明の好適な態様におけるひとつの目的は、ＦＦＣ上での電力損失に起因した印刷品質の低下を抑制することにある。

以上の課題を解決するために、本発明の印刷装置は、記録媒体に液滴を吐出する印刷装置であって、可動式のキャリッジと、キャリッジに設置され、液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられる圧電素子とを含む吐出部と、キャリッジ外に設置され、制御信号を生成する制御信号供給部が設置された第１回路基板と、キャリッジ上に設置され、各圧電素子を制御信号に応じて充電または放電する回路が設置された第２回路基板と、制御信号を第１回路基板から第２回路基板に伝送する制御配線と第２回路基板に電源電圧および接地電圧を供給する配線とを含む複数の配線が形成されたＦＦＣ（フレキシブルフラットケーブル）とを具備し、第１回路基板と第２回路基板との間の複数の配線の経路長の合計は、第２回路基板と各圧電素子との間の配線の経路長の合計よりも短い。

以上の構成では、第１回路基板と第２回路基板とにわたる配線基板の複数の配線の経路長の合計が、第２回路基板と各圧電素子との間の配線の経路長の合計よりも短いから、前者の経路長の合計が後者の経路長の合計よりも長い構成と比較して配線基板上での電力損失が低減され、印刷品質の低下を抑制することが可能である。

本発明の好適な態様において、第２回路基板には、複数の電圧を生成する昇圧回路と、昇圧回路が生成した複数の電圧を制御信号に応じて選択的に圧電素子に供給する接続経路選択部とが設置される。以上の構成では、キャリッジ上の第２回路基板に昇圧回路と接続経路選択部とが設置されるから、昇圧回路と接続経路選択部とが第１回路基板上に設置された構成と比較して、ＦＦＣ上での電力損失に起因した印刷品質の低下を抑制することが可能である。なお、「複数の電圧を選択的に圧電素子に供給する」とは、複数の電圧の何れかを選択して当該電圧を圧電素子に供給することを意味し、具体的には、昇圧回路から相異なる電圧が供給される複数の配線を択一的に圧電素子に導通させる構成を包含する。更に好適な態様において、接続経路選択部は、昇圧回路が生成した第１電圧が印加された第１信号経路と、昇圧回路が生成した、第１電圧よりも高い第２電圧が印加された第２信号経路と、制御信号の電圧と圧電素子の保持電圧とに応じて、第１信号経路または第２信号経路を用いて圧電素子と昇圧回路とを電気的に接続する。以上の態様では、制御信号の電圧と圧電素子の保持電圧とに応じて第１信号経路または第２信号経路により圧電素子と昇圧回路とが電気的に接続される。したがって、圧電素子の電荷を電源電圧間で一気に充電および放電する従来の構成と比較してエネルギー効率を高めることが可能である。また、大電流をスイッチングするＤ級増幅と比較してＥＭＩを抑制できるという利点もある。

本発明の好適な態様に係る印刷装置は、第２回路基板に設置され、圧電素子の保持電圧が第１電圧未満であるか否か、または、第１電圧以上第２電圧未満であるか否かを検出する検出部を具備する。以上の態様では、圧電素子の保持電圧が第１電圧未満であるか否か、第１電圧以上第２電圧未満であるか否かが検出される。なお、検出部において、圧電素子の保持電圧が第１電圧未満であるか否かを検出する部分と、圧電素子の保持電圧が第１電圧以上第２電圧未満であるか否かを検出する部分とは、個別または一体に設置され得る。

本発明の好適な態様において、接続経路選択部は、第１電圧未満においては、第１信号経路を介して圧電素子に充電される電荷を、制御信号の電圧にしたがって制御し、第１電圧以上第２電圧未満においては、第１信号経路を介して圧電素子から放電される電荷、または、第２信号経路を介して圧電素子に充電される電荷を、制御信号の電圧に応じて制御する。以上の態様では、圧電素子に充電または放電される電荷の経路が制御信号の電圧に応じて制御される。

本発明の好適な態様に係る印刷装置は、第１トランジスター、第２トランジスターおよび第３トランジスターを有し、第１電圧未満においては、第１トランジスターは、制御信号の電圧を所定値だけ低位側にシフトした電圧に応じて、第１信号経路を介して圧電素子に充電される電荷を制御し、第１電圧以上第２電圧未満においては、第２トランジスターは、制御信号の電圧を所定値だけ高位側にシフトした電圧に応じて、第１信号経路を介して圧電素子から放電される電荷を制御し、第３トランジスターは、制御信号の電圧を所定値だけ低位側にシフトした電圧に応じて、２の信号経路を介して圧電素子に充電される電荷を制御する。なお、以上の態様において、第１トランジスターと第２トランジスターと第３トランジスターとが理想的であれば前述の所定値はゼロに設定され得るが、例えばバイポーラトランジスターであれば、バイアス電圧に相当する電圧に設定され、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：電界効果トランジスター）であれば、閾値電圧に相当する電圧に設定され得る。

本発明の好適な態様において、第１電圧未満でなければ、第１トランジスターはオフし、第１電圧以上第２電圧未満でなければ、第２トランジスターおよび第３トランジスターはオフする。以上の態様では、第１電圧未満でなければ、第１トランジスターはオフしているので、圧電素子は、第１信号経路から電気的に切り離され、第１電圧以上第２電圧未満でなければ、第２トランジスターおよび第３トランジスターがオフしているので、圧電素子は第２信号経路から電気的に切り離される。

また、制御信号の電圧から、圧電素子の応じた電圧を差し引いた電圧を所定数倍した電圧で、圧電素子に充電される電荷または圧電素子から放電される電荷を制御する構成も採用され得る。以上の態様では、負帰還制御によって、圧電素子に保持される電圧を、高精度かつ短時間に制御信号に応じた電圧に追従させることが可能である。

キャリッジが記録媒体が搬送される副走査方向に交差する主走査方向に移動する印刷装置（シリアルプリンター）では、ＦＦＣに充分な長さを確保する必要があるから、ＦＦＣ上での電力損失に起因した印刷品質の低下が顕在化し易いという事情がある。以上の事情を考慮すると、ＦＦＣ上での電力損失に起因した印刷品質の低下を抑制できる本発明は、キャリッジが主走査方向に移動する構成（すなわち、ＦＦＣに充分な長さを確保する必要がある構成）の印刷装置において格別に有効である。

本発明のひとつの実施形態に係る印刷装置の部分的な構造を示す模式図である。 印刷装置の電気的な構成を示すブロック図である。 印刷ヘッドにおける吐出部の要部構成を示す図である。 印刷ヘッドにおけるドライバーの構成の一例を示す図である。 ドライバーの動作説明図である。 ドライバーにおけるレベルシフターの動作説明図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーにおける電流（電荷）の流れを説明するための図である。 ドライバーの充放電時の損失の説明図である。 補助電源部の構成の一例を示す図である。 補助電源部の動作説明図である。 補助電源部の電圧変更を示す図である。 対比例のブロック図である。 対比例の問題を説明するための模式図である。 対比例と比較した実施形態の効果を説明するための模式図である。 ドライバーの応用例の構成例を示す図である。 ドライバーの応用例の構成例を示す図である。

図１は、本発明のひとつの実施形態に係るインクジェット方式の印刷装置１００の部分的な模式図である。本実施形態の印刷装置１００は、印刷用紙等の記録媒体２００にインクの液滴（以下「インク滴」という）を吐出する液体吐出装置である。記録媒体２００は、搬送機構（図示略）により副走査方向Ｙに搬送される。本実施形態の印刷装置１００は、可動式のキャリッジ３００を具備するシリアルプリンターである。具体的には、キャリッジ３００は、記録媒体２００が搬送される副走査方向Ｙに交差する主走査方向Ｘに移動する。なお、液体のインクを収容するカートリッジ（図示略）がキャリッジ３００上に設置された構成（オンキャリッジ）のほか、キャリッジ３００外に設置されたカートリッジから流路を経由してキャリッジ３００にインクが供給される構成（オフキャリッジ）も採用され得る。

図２は、印刷装置１００の電気的な構成のブロック図である。図１および図２に示すように、印刷装置１００は、制御ユニット１０と印刷ヘッド２０とＦＦＣ（Flexible Flat Cable）７０とを具備する。制御ユニット１０はキャリッジ３００外（例えば印刷装置１００の筐体）に設置され、印刷ヘッド２０はキャリッジ３００上に設置されて主走査方向Ｘに移動する。ＦＦＣ７０は、制御ユニット１０と印刷ヘッド２０とを電気的に接続する複数の配線７２（７２２,７２４,７２６,７２８）が形成された可撓性の配線基板であり、キャリッジ３００（印刷ヘッド２０）の移動とともに変形する。

制御ユニット１０は、ホストコンピューターから供給される画像データで指示された画像を印刷するための演算処理および制御処理を実行する要素であり、図２の制御基板１２（第１回路基板）を具備する。制御基板１２には、印刷データ生成部１２０と制御信号供給部１４０と主電源部１８０とが設置される。なお、主電源部１８０を制御基板１２の外部に設置することも可能である。

主電源部１８０は、電源電圧Ｖ_Ｈと接地電圧Ｇとを生成して制御基板１２上の各要素と印刷ヘッド２０とに供給する。接地電圧Ｇは電圧の基準値（電圧ゼロ）に相当し、電源電圧Ｖ_Ｈは接地電圧Ｇの高位側の電圧である。電源電圧Ｖ_ＨはＦＦＣ７０の配線７２６を介して印刷ヘッド２０に供給され、接地電圧ＧはＦＦＣ７０の配線（以下「接地配線」という）７２８を介して印刷ヘッド２０に供給される。

図２の印刷データ生成部１２０および制御信号供給部１４０は、例えばＲＡＭ等の記憶回路に記憶されたプログラムを実行する演算処理装置（ＣＰＵ）や各種の論理回路で実現される。なお、記録媒体２００を副走査方向Ｙに搬送する搬送機構を制御する要素やキャリッジ３００を主走査方向Ｘに移動させる移動機構を制御する要素も制御基板１２に設置され得るが、図２では便宜的に図示を省略した。

印刷データ生成部１２０は、ホストコンピューターから供給される画像データに対して各種の演算処理（例えば画像展開処理，色変換処理，色分版処理，ハーフトーン処理等）を実行することで印刷データＤPを生成する。印刷データＤPは、印刷ヘッド２０のノズル毎にインク滴の吐出の有無やインク滴の吐出量を指定する。印刷データ生成部１２０が生成した印刷データＤPは、ＦＦＣ７０の配線７２２を介して印刷ヘッド２０に供給される。

制御信号供給部１４０は、印刷ヘッド２０の各ノズルからインク滴を吐出させるための制御信号ＣＯＭを生成する要素であり、波形生成部１４２とＤ/Ａ変換器１４４とを含んで構成される。波形生成部１４２は、所定の波形を示すデジタルの制御信号ｄＣＯＭを生成する。Ｄ/Ａ変換器１４４は、波形生成部１４２が生成した制御信号ｄＣＯＭをアナログの制御信号ＣＯＭに変換する。制御信号供給部１４０が生成した制御信号ＣＯＭは、ＦＦＣ７０の配線（以下「制御配線」という）７２４を介して印刷ヘッド２０に供給される。

印刷ヘッド２０は、制御ユニット１０による制御のもとで複数のノズルの各々からインク滴を吐出する要素であり、印刷ヘッド基板２２（第２回路基板）とヘッドモジュール２４とを具備する。印刷ヘッド基板２２には、電圧増幅器２１０とヘッド制御部２２０と選択部２３０と素子駆動部２４０と補助電源部５０とが設置される。印刷ヘッド基板２２上の各要素は、例えば単体の半導体集積回路（ＩＣチップ）に搭載された形態で印刷ヘッド基板２２に実装される。ただし、相互に別体の複数の半導体集積回路に各要素を搭載することも可能である。

ヘッドモジュール２４は、相異なるノズルに対応する複数の圧電素子（ピエゾ素子）４０を具備する。各圧電素子４０は、流路を介してインクが供給されるキャビティー（インク室）に配置された容量性負荷である。充電および放電により圧電素子４０が変形してキャビティーの容積が変動することで、当該圧電素子４０に対応するノズルからインク滴が吐出される。

図３は、印刷ヘッド２０のうちノズル１個分に対応した吐出部４００の概略構成を示す図である。図３に示されるように、吐出部４００は、圧電素子４０と振動板４２１とキャビティー（圧力室）４３１とリザーバー４４１とノズル４５１とを含む。このうち、振動板４２１は、図において上面に設けられた圧電素子４０によって変形して、インクが充填されるキャビティー４３１の内部容積を拡大／縮小させる。ノズル４５１は、キャビティー４３１に連通する開口部である。

この図で示される圧電素子４０は、一般にユニモルフ（モノモルフ）型と呼ばれ、圧電体４０１を一対の電極４１１、４１２で挟んだ構造である。この構造の圧電体４０１にあっては、電極４１１、４１２の間に印加された電圧に応じて、電極４１１、４１２、振動板４２１とともに図において中央部分が両端部分に対して上下方向に撓む。ここで、上方向に撓めば、キャビティー４３１の内部容積が拡大するので、インクがリザーバー４４１から引き込まれる一方、下方向に撓めば、キャビティー４３１の内部容積が拡大するので、インクがノズル４５１から吐出される。なお、圧電素子４０は、ユニモルフ型に限らず、バイモルフ型や積層型など、圧電素子を変形させてインクのような液体を吐出させることができる型であれば良い。

印刷ヘッド基板２２上の素子駆動部２４０は、複数の圧電素子４０を駆動する要素であり、図２に示すように複数のドライバー３０を含んで構成される。素子駆動部２４０の各ドライバー３０とヘッドモジュール２４の各圧電素子４０とは１対１に対応する。すなわち、印刷ヘッド２０は、圧電素子４０とドライバー３０との複数組を含む。各圧電素子４０の一端は、配線５２を介して、当該圧電素子４０に対応するドライバー３０の出力端に接続され、各圧電素子４０の他端は、ＦＦＣ７０の接地配線７２８（接地電圧Ｇ）に共通に接続される。

図２の電圧増幅器２１０は、制御基板１２上の制御信号供給部１４０（Ｄ/Ａ変換器１４４）からＦＦＣ７０の制御配線７２４を介して供給される制御信号ＣＯＭの電圧を増幅する。選択部２３０は、複数のスイッチ２３２を具備する。各スイッチ２３２は、素子駆動部２４０のドライバー３０およびヘッドモジュール２４の圧電素子４０の各組と１対１に対応する。各スイッチ２３２の一端には、電圧増幅器２１０による増幅後の制御信号ＣＯＭが共通に供給され、各スイッチ２３２の他端は、当該スイッチ２３２に対応するドライバー３０の入力端に接続される。したがって、１個のスイッチ２３２がオン状態に制御されると、当該スイッチ２３２の後段のドライバー３０に制御信号ＣＯＭが供給され、１個のスイッチ２３２がオフ状態になると当該スイッチ２３２の後段のドライバー３０に対する制御信号ＣＯＭの供給が停止する。図２のヘッド制御部２２０は、制御基板１２上の印刷データ生成部１２０からＦＦＣ７０の配線７２２を介して供給される印刷データＤPに応じて選択部２３０の各スイッチ２３２を制御する。すなわち、選択部２３０は、制御ユニット１０から供給される制御信号ＣＯＭを、印刷データＤPに応じて選択した各ドライバー３０に供給する。

図２の補助電源部５０は、制御基板１２上の主電源部１８０からＦＦＣ７０の配線７２６を介して供給される電圧Ｖ_Ｈから複数の電圧を生成する昇圧回路である。具体的には、補助電源部５０は、チャージポンプ回路によって分圧および再配分することで、当該電圧Ｖ_Ｈの１/６倍電圧、２/２倍電圧、３/６倍電圧、４/６倍電圧および５/６倍電圧を生成して電圧Ｖ_Ｈとともに複数のドライバー３０に対して共通に供給する。ドライバー３０は、補助電源部５０から供給される複数の電源電圧を利用して、選択部２３０から供給される制御信号に応じて圧電素子４０を駆動（充電または放電）する回路（接続経路選択部）である。なお、制御基板１２から印刷ヘッド２０に並列に供給される複数系統の制御信号ＣＯＭの何れかを選択部２３０の各スイッチ２３２が選択して後段のドライバー３０に供給する構成も採用され得る。

図２の経路長Ｌ1は、ＦＦＣ７０上で制御基板１２と印刷ヘッド基板２２との電気的な接続に利用される各配線７２（７２２、７２４、７２６、７２８）の経路長である。具体的には、経路長Ｌ1は、ＦＦＣ７０の配線７２のうち制御基板１２に接続された端部と印刷ヘッド基板２２に接続された端部とにわたる経路の全長に相当する。他方、図２の経路長Ｌ2は、印刷ヘッド基板２２と圧電素子４０との間の経路長を意味する。具体的には、経路長Ｌ2は、印刷ヘッド基板２２と圧電素子４０とを接続する配線（配線パターン）５２のうち印刷ヘッド基板２２に接続された端部と圧電素子４０の電極に接続された端部とにわたる経路の全長に相当する。

ＦＦＣ７０の複数（Ｎ1本）の配線７２に関する経路長Ｌ1の合計｛Ｎ1×Ｌ1｝は、複数（Ｎ2本）の配線５２に関する経路長Ｌ2の合計｛Ｎ2×Ｌ2｝よりも短い（Ｎ1×Ｌ1＜Ｎ2×Ｌ2）。例えば、大判サイズ（例えばＡ2サイズ以上）の記録媒体２００に印刷可能な印刷装置１００を想定すると、ＦＦＣ７０には、例えば３０本の配線７２が４ｍ程度にわたり並列に形成される（Ｎ1＝３０，Ｌ1＝４）。また、印刷ヘッド２０には例えば８０００個のノズルが形成され、各ノズルに対応する圧電素子４０は０.１ｍ程度の配線５２を介して印刷ヘッド基板２２に電気的に接続される（Ｎ2＝８０００，Ｌ2＝０.１）。したがって、Ｎ1本の配線７２にわたる経路長Ｌ1の合計（１２０ｍ）は、Ｎ2本の配線５２にわたる経路長Ｌ2の合計（８００ｍ）よりも短い。なお、制御基板１２と印刷ヘッド基板２２との電気的な接続に実際には使用されない余剰の配線７２をＦＦＣ７０が含む場合、制御基板１２と印刷ヘッド基板２２との電気的な接続に実際に使用される配線７２（余剰の配線７２を除外した配線７２）の経路長Ｌ1のみが合計｛Ｎ1×Ｌ1｝の算定に加味される。

なお、制御基板１２上の制御信号供給部１４０（Ｄ/Ａ変換器１４４）を搭載した半導体集積回路と印刷ヘッド基板２２上の各要素（電圧増幅器２１０，選択部２３０，ヘッド制御部２２０，素子駆動部２４０，補助電源部５０）を搭載した半導体集積回路とに着目し、制御基板１２上の半導体集積回路から印刷ヘッド基板２２上の半導体集積回路までの経路長Ｌ1Aと、印刷ヘッド基板２２上の半導体集積回路から圧電素子４０までの経路長Ｌ2Aとを想定する。以上の構成のもとでは、Ｎ1本にわたる経路長Ｌ1Aの合計｛Ｎ1×Ｌ1A｝がＮ2本にわたる経路長Ｌ2Aの合計｛Ｎ2×Ｌ2A｝よりも短いということも可能である。

以上に説明した通り、本実施形態では、制御基板１２と印刷ヘッド基板２２との間の経路長Ｌ1の合計（Ｎ1×Ｌ1）が、印刷ヘッド基板２２と各圧電素子４０との間の経路長Ｌ2の合計（Ｎ2×Ｌ2）よりも短いから、経路長Ｌ1の合計（Ｎ1×Ｌ1）が経路長Ｌ2の合計（Ｎ2×Ｌ2）よりも長い構成と比較してＦＦＣ７０上での電力損失が低減される。したがって、ＦＦＣ７０上での電力損失に起因した印刷品質の低下を抑制することが可能である。

＜ドライバー３０＞
図４は、１個の圧電素子４０を駆動するドライバー３０の構成の一例を示す図である。図４に示すように、ドライバー３０は、電圧ゼロを含めて７種類の電圧、詳細には低い順に電圧ゼロ（接地電圧Ｇ）、Ｖ_Ｈ／６、２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６、Ｖ_Ｈを利用して電圧Ｖoutを生成する。電圧Ｖ_Ｈ／６は電源配線５１１を介して補助電源部５０からドライバー３０に供給され、同様に、電圧２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６は、電源配線５１２、５１３、５１４、５１５を介して補助電源部５０から各ドライバー３０に供給される。図４に示すように、ドライバー３０は、オペアンプ３２と、単位回路３４ａ〜３４ｆと、コンパレーター３８ａ〜３８ｅとを含み、選択部２３０によって制御信号ＣＯＭを抜き出した制御信号Ｖinにしたがって圧電素子４０を駆動する。

ドライバー３０の入力端であるオペアンプ３２の入力端（＋）には、選択部２３０から出力される制御信号Ｖinが供給される。オペアンプ３２の出力信号は、単位回路３４ａ〜３４ｆにそれぞれ供給されるとともに、抵抗Ｒfを介してオペアンプ３２の入力端（−）に負帰還され、さらに抵抗Ｒinを介して接地配線７２８に接続される。このため、オペアンプ３２は、制御信号Ｖinを（１＋Ｒf／Ｒin）倍に非反転増幅することになる。オペアンプ３２の電圧増幅率は、抵抗Ｒf、Ｒinによって設定することができるが、便宜上、以降においてはＲfをゼロとし、Ｒinを無限大とする。すなわち、オペアンプ３２の電圧増幅率を「１」に設定して、制御信号Ｖinがそのまま単位回路３４ａ〜３４ｆに供給されるものとして説明する。なお、電圧増幅率が「１」以外であっても良い。

単位回路３４ａ〜３４ｆは、上記７種類の電圧のうち、互いに隣り合う２つの電圧に対応して電圧の低い順に設けられる。詳細には、単位回路３４ａは電圧ゼロおよび電圧Ｖ_Ｈ／６に対応し、単位回路３４ｂは電圧Ｖ_Ｈ／６および電圧２Ｖ_Ｈ／６に対応し、単位回路３４ｃは電圧２Ｖ_Ｈ／６および電圧３Ｖ_Ｈ／６に対応し、単位回路３４ｄは電圧３Ｖ_Ｈ／６および電圧４Ｖ_Ｈ／６に対応し、単位回路３４ｅは電圧４Ｖ_Ｈ／６および電圧５Ｖ_Ｈ／６に対応し、単位回路３４ｆは電圧５Ｖ_Ｈ／６および電圧Ｖ_Ｈに対応して設けられる。

単位回路３４ａ〜３４ｆの回路構成は互いに同じであり、レベルシフター３６ａ〜３６ｆのいずれか対応するもの１つと、バイポーラ型のＮＰＮ型のトランジスター３４１とＰＮＰ型のトランジスター３４２とを含む。なお、単位回路３４ａ〜３４ｆについて、特定せずに一般的に説明するときには、単に符号を「３４」として説明し、同様に、レベルシフター３６ａ〜３６ｆについて、特定せずに一般的に説明するときには、単に符号を「３６」として説明する。

レベルシフター３６は、イネーブル（enable）状態とディセーブル（disable）状態とのいずれかの状態をとる。詳細には、レベルシフター３６は、丸印が付された負制御端に供給される信号がＬレベルであって、かつ、丸印が付されていない正制御端に供給される信号がＨレベルであるときに、イネーブル状態になり、それ以外のときは、ディセーブル状態となる。

後述するように上記７種類の電圧のうち、電圧ゼロおよび電圧Ｖ_Ｈを除いた５種類の電圧には、コンパレーター３８ａ〜３８ｅのそれぞれが１対１に対応付けられる。ここで、ある単位回路３４に着目したときに、当該単位回路３４におけるレベルシフター３６の負制御端には、当該単位回路３４に対応する２つの電圧のうち、高位側の電圧に対応付けられたコンパレーターの出力信号が供給され、レベルシフター３６の正制御端には、当該単位回路３４に対応する２つの電圧のうち、低位側の電圧に対応付けられたコンパレーターの出力信号が供給される。ただし、単位回路３４ｆにおけるレベルシフター３６ｆの負制御端はＬレベルに相当する電圧ゼロ（接地電圧Ｇ）の接地配線７２８に接続される一方、単位回路３４ａにおけるレベルシフター３６ａの正制御端は、Ｈレベルに相当する電圧Ｖ_Ｈを供給する電源配線５１６（配線７２６）に接続される。

また、レベルシフター３６は、イネーブル状態では、入力された制御信号Ｖinの電圧をマイナス方向に所定値だけシフトさせてトランジスター３４１のベース端子に供給する一方、制御信号Ｖinの電圧をプラス方向に所定値だけシフトさせてトランジスター３４２のベース端子に供給する。レベルシフター３６は、ディセーブル状態では、制御信号Ｖinにかかわらず、トランジスター３４１をオフさせる電圧、例えば電圧Ｖ_Ｈを当該トランジスター３４１のベース端子に供給するとともに、トランジスター３４２をオフさせる電圧、例えば電圧ゼロを当該トランジスター３４２のベース端子に供給する。なお、所定値としては、エミッタ端子に電流が流れ始めるベース・エミッタ間の電圧（バイアス電圧、約０．６ボルト）としている。このため、所定値は、トランジスター３４１、３４２の特性に応じて定められる性質ものであって、トランジスター３４１、３４２が理想的であればゼロである。

トランジスター３４１のコレクタ端子は、対応する２電圧のうち、高位側電圧を供給する電源配線に接続され、トランジスター３４２のコレクタ端子は、低位側電圧を供給する電源配線に接続される。例えば、電圧ゼロおよび電圧Ｖ_Ｈ／６に対応する単位回路３４ａでは、トランジスター３４１のコレクタ端子が電圧Ｖ_Ｈ／６を供給する電源配線５１１に接続され、トランジスター３４２のコレクタ端子が電圧ゼロ（接地電圧Ｇ）の接地配線７２８に接続される。また例えば、電圧Ｖ_Ｈ／６および電圧２Ｖ_Ｈ／６に対応する単位回路３４ｂでは、トランジスター３４１のコレクタ端子が電圧２Ｖ_Ｈ／６を供給する電源配線５１２に接続され、トランジスター３４２のコレクタ端子が電圧Ｖ_Ｈ／６を供給する電源配線５１１に接続される。なお、電圧５Ｖ_Ｈ／６および電圧Ｖ_Ｈに対応する単位回路３４ｆでは、トランジスター３４１のコレクタ端子が電圧Ｖ_Ｈを供給する電源配線５１６に接続され、トランジスター３４２のコレクタ端子が電圧５Ｖ_Ｈ／６を供給する電源配線５１５に接続される。

一方、単位回路３４ａ〜３４ｆにおいてトランジスター３４１、３４２の各エミッタ端子は、圧電素子４０の一端に共通接続される。すなわち、トランジスター３４１、３４２の各エミッタ端子の共通接続点が、ドライバー３０の出力端として圧電素子４０の一端に接続される。このため、圧電素子４０の一端の電圧、すなわち圧電素子４０に保持される電圧を、ドライバー３０の出力電圧の意味を兼ねて、電圧Ｖoutと表記している。

コンパレーター３８ａ〜３８ｅは、上記７種類の電圧のうち、電圧ゼロおよび電圧Ｖ_Ｈを除いた５種類の電圧Ｖ_Ｈ／６、２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６、Ｖ_Ｈに対応しており、２つの入力端に供給された電圧同士の高低を比較して、その比較結果を示す信号を出力する。ここで、コンパレーター３８ａ〜３８ｅにおける２つの入力端のうち、一端は、自身に対応する電圧を供給する電源配線に接続され、他端は、トランジスター３４１、３４２の各エミッタ端子とともに圧電素子４０の一端に共通接続される。例えば電圧Ｖ_Ｈ／６に対応するコンパレーター３８ａは、２つの入力端のうち、一端は、自身に対応する電圧Ｖ_Ｈ／６を供給する電源配線５１１に接続され、また、例えば電圧２Ｖ_Ｈ／６に対応するコンパレーター３８ｂは、２つの入力端のうち、一端は、自身に対応する電圧２Ｖ_Ｈ／６を供給する電源配線５１２に接続される。

コンパレーター３８ａ〜３８ｅのそれぞれは、入力端における他端の電圧Ｖoutが一端の電圧以上であればＨレベルとし、電圧Ｖoutが一端の電圧未満であればＬレベルとした信号を出力する。具体的には例えば、電圧Ｖ_Ｈ／６に対応するコンパレーター３８ａは、出力信号を、電圧Ｖoutが電圧Ｖ_Ｈ／６以上であればＨレベルとし、電圧Ｖ_Ｈ／６未満であればＬレベルとする。また例えば、電圧２Ｖ_Ｈ／６に対応するコンパレーター３８ｂは、出力信号を、電圧Ｖoutが電圧２Ｖ_Ｈ／６以上であればＨレベルとし、電圧２Ｖ_Ｈ／６未満であればＬレベルとする。

５種類の電圧のうち、１つに着目したとき、当該着目した電圧に対応するコンパレーターの出力信号は、当該電圧を高位側電圧とする単位回路のレベルシフター３６の負入力端と、当該電圧を低位側電圧とする単位回路のレベルシフター３６の正入力端とにそれぞれ供給される。例えば、電圧Ｖ_Ｈ／６に対応するコンパレーター３８ａの出力信号は、当該電圧Ｖ_Ｈ／６を高位側電圧として対応付けられた単位回路３４ａのレベルシフター３６ａの負入力端と、当該電圧Ｖ_Ｈ／６を低位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの正入力端とにそれぞれ供給される。また、例えば電圧２Ｖ_Ｈ／６に対応するコンパレーター３８ｂの出力信号は、当該電圧２Ｖ_Ｈ／６を高位側電圧として対応付けられた単位回路３４ｂのレベルシフター３６ｂの負入力端と、当該電圧２Ｖ_Ｈ／６を低位側電圧として対応付けられた単位回路３４ｃのレベルシフター３６ｃの正入力端とにそれぞれ供給される。

次に、ドライバー３０の動作を説明する。まず、圧電素子４０で保持された電圧Ｖoutに対して、コンパレーター３８ａ〜３８ｅおよびレベルシフター３６がどのような状態になるのかについて説明する。

電圧Ｖoutが電圧ゼロ以上電圧Ｖ_Ｈ／６未満である状態（第１状態）において、コンパレーター３８ａ〜３８ｅの出力信号はすべてＬレベルとなる。このため、第１状態では、レベルシフター３６ａのみがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧Ｖ_Ｈ／６以上であって電圧２Ｖ_Ｈ／６未満である状態（第２状態）において、コンパレーター３８ａの出力信号がＨレベルとなり、他のコンパレーター３８ｂ〜３８ｅの出力信号はＬレベルとなる。このため、第２状態では、レベルシフター３６ｂのみがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧２Ｖ_Ｈ／６以上であって電圧３Ｖ_Ｈ／６未満である状態（第３状態）において、コンパレーター３８ａ、３８ｂの出力信号がＨレベルとなり、他のコンパレーター３８ｃ〜３８ｅの出力信号はＬレベルとなる。このため、第３状態では、レベルシフター３６ｃのみがイネーブル状態になり、他のレベルシフター３６ａ、３６ｂ、３６ｄ〜３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧３Ｖ_Ｈ／６以上であって電圧４Ｖ_Ｈ／６未満である状態（第４状態）において、コンパレーター３８ａ、３８ｂ、３８ｃの出力信号がＨレベルとなり、他のコンパレーター３８ｄ、３８ｅの出力信号はＬレベルとなる。このため、第４状態では、レベルシフター３６ｄのみがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｃ、３６ｅ、３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧４Ｖ_Ｈ／６以上であって電圧５Ｖ_Ｈ／６未満である状態（第５状態）において、コンパレーター３８ａ〜３８ｄの出力信号がＨレベルとなり、他のコンパレーター３８ｅの出力信号はＬレベルとなる。このため、第５状態では、レベルシフター３６ｅのみがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｄ、３６ｆはディセーブル状態になる。
電圧Ｖoutが電圧５Ｖ_Ｈ／６以上であって電圧Ｖ_Ｈ未満である状態（第６状態）において、コンパレーター３８ａ〜３８ｅの出力信号はすべてがＨレベルとなる。このため、第６状態では、レベルシフター３６ｆのみがイネーブル状態になり、他のレベルシフター３６ａ〜３６ｄはディセーブル状態になる。

このように、第１状態ではレベルシフター３６ａのみがイネーブル状態になり、以降同様に、第２状態ではレベルシフター３６ｂのみが、第３状態ではレベルシフター３６ｃのみが、第４状態ではレベルシフター３６ｄのみが、第５状態ではレベルシフター３６ｅのみが、第６状態ではレベルシフター３６ｆのみが、それぞれイネーブル状態になる。
なお、第１状態から第６状態までは、電圧Ｖoutで規定しているが、これは、圧電素子４０に保持（蓄積）された電荷の状態と言い換えることができる。

さて、第１状態においてレベルシフター３６ａがイネーブル状態のとき、当該レベルシフター３６ａは、制御信号Ｖinをマイナス方向に所定値だけレベルシフトした電圧信号を単位回路３４ａにおけるトランジスター３４１のベース端子に供給し、制御信号Ｖinをプラス方向に所定値だけレベルシフトした電圧信号を当該単位回路３４ａにおけるトランジスター３４２のベース端子に供給する。

ここで、制御信号Ｖinの電圧が電圧Ｖout（エミッタ端子同士の接続点電圧）よりも高いとき、その差（ベース・エミッタ間の電圧、厳密にいえばベース・エミッタ間の電圧から所定値だけ減じた電圧）に応じた電流がトランジスター３４１のコレクタ端子からエミッタ端子に流れる。このため、電圧Ｖoutが徐々に上昇して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点でトランジスター３４１に流れていた電流がゼロになる。

一方、制御信号Ｖinの電圧が電圧Ｖoutよりも低いとき、その差に応じた電流がトランジスター３４２のエミッタ端子からコレクタ端子に流れる。このため、電圧Ｖoutが徐々に低下して制御信号Ｖinの電圧に近づき、やがて電圧Ｖoutが制御信号Ｖinの電圧に一致すると、その時点でトランジスター３４２に流れる電流がゼロになる。
したがって、第１状態において、単位回路３４ａのトランジスター３４１、３４２は、電圧Ｖoutを制御信号Ｖinに一致させるような制御を実行することになる。

また、第１状態において、単位回路３４ａ以外の単位回路３４ｂ〜３４ｆでは、レベルシフター３６がディセーブル状態となるので、トランジスター３４１のベース端子には電圧Ｖ_Ｈが供給され、トランジスター３４２のベース端子には電圧ゼロが供給される。このため、第１状態において、単位回路３４ｂ〜３４ｆでは、トランジスター３４１、３４２がオフするので、電圧Ｖoutの制御には関与しないことになる。

なお、ここでは、第１状態であるときについて説明しているが、第２状態〜第６状態についても同様な動作となる。詳細には、圧電素子４０で保持された電圧Ｖoutに応じて、単位回路３４ａ〜３４ｆのいずれかが有効になるとともに、有効になった単位回路のトランジスター３４１、３４２が電圧Ｖoutを制御信号Ｖinに一致させるように制御する。このため、ドライバー３０の全体としてみたときに、電圧Ｖoutが、制御信号Ｖinの電圧に追従する動作となる。

したがって、図５の（ａ）に示されるように、制御信号Ｖinが例えば電圧ゼロから電圧Ｖ_Ｈまで上昇するとき、電圧Ｖoutも制御信号Ｖinに追従して電圧ゼロから電圧Ｖ_Ｈまで変化する。また、同図の（ｂ）に示されるように、制御信号Ｖinが電圧Ｖ_Ｈから電圧ゼロまで低下するとき、電圧Ｖoutも制御信号Ｖinに追従して電圧Ｖ_Ｈから電圧ゼロまで変化する。

図６は、レベルシフターの動作を説明するための図である。
制御信号Ｖinの電圧が電圧ゼロから電圧Ｖ_Ｈまで上昇変化するとき、電圧Ｖoutも制御信号Ｖinに追従して上昇する。この上昇の過程において、電圧Ｖoutが電圧ゼロ以上電圧Ｖ_Ｈ／６未満である第１状態のとき、レベルシフター３６ａがイネーブル状態になる。このため、同図の（ａ）で示されるように、レベルシフター３６ａによってトランジスター３４１のベース端子に供給される電圧（「Ｐ型」と表記）は、制御信号Ｖinをマイナス方向に所定値だけシフトさせた電圧となり、トランジスター３４２のベース端子に供給される電圧（「Ｎ型」と表記）は、制御信号Ｖinをプラス方向に所定値だけシフトさせた電圧となる。一方、第１状態以外のときに、レベルシフター３６ａがディセーブル状態になるので、トランジスター３４１のベース端子に供給される電圧はＶ_Ｈとなり、トランジスター３４２のベース端子に供給される電圧はゼロとなる。

なお、同図の（ｂ）は、レベルシフター３６ｂが出力する電圧波形を示し、同図の（ｃ）は、レベルシフター３６ｆが出力する電圧波形を示す。レベルシフター３６ｂは、電圧Ｖoutが電圧２Ｖ_Ｈ／６以上電圧２Ｖ_Ｈ／６未満である第２状態のときにイネーブル状態になり、レベルシフター３６ｆは、電圧Ｖoutが電圧５Ｖ_Ｈ／６以上電圧Ｖ_Ｈ未満である第６状態のときにイネーブル状態になる点について留意すれば、特段の説明は要しないであろう。
また、制御信号Ｖinの電圧（または電圧Ｖout）の上昇過程におけるレベルシフター３６ｃ〜３６ｅの動作についての説明や、制御信号Ｖinの電圧（または電圧Ｖout）の下降過程におけるレベルシフター３６ａ〜３６ｆの動作の説明についても省略する。

次に、単位回路３４ａ〜３４ｆにおける電流（電荷）の流れについて、単位回路３４ａ、３４ｂを例にとり、充電時と放電時とにわけてそれぞれに説明する。

図７は、第１状態（電圧Ｖoutが電圧ゼロ以上電圧Ｖ_Ｈ／６未満の状態）のときに、圧電素子４０が充電されるときの動作を示す図である。
第１状態では、レベルシフター３６ａがイネーブル状態になり、他のレベルシフター３６ｂ〜３６ｆはディセーブル状態になるので、単位回路３４ａのみに着目すれば良い。
第１状態において制御信号Ｖinの電圧が電圧Ｖoutよりも高いとき、単位回路３４ａのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路３４ａのトランジスター３４１が第１トランジスターとして機能することになる。なお、このとき単位回路３４ａのトランジスター３４２はオフである。

このときに、電流は、図において矢印で示されるように電源配線５１１→（単位回路３４ａの）トランジスター３４１→圧電素子４０という経路で流れて、圧電素子４０に電荷が充電される。この充電により電圧Ｖoutが上昇する。

電圧Ｖoutが制御信号Ｖinの電圧に一致したとき、単位回路３４ａのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。
一方で、制御信号Ｖinが電圧Ｖ_Ｈ／６以上に上昇する場合、電圧Ｖoutも制御信号Ｖinに追従するので、電圧Ｖ_Ｈ／６以上になって、第１状態から第２状態（電圧Ｖoutが電圧Ｖ_Ｈ／６以上電圧２Ｖ_Ｈ／６未満の状態）に移行する。

図８は、第２状態において圧電素子４０が充電されるときの動作を示す図である。
第２状態では、レベルシフター３６ｂがイネーブル状態になり、他のレベルシフター３６ａ、３６ｃ〜３６ｆはディセーブル状態になるので、単位回路３４ｂのみに着目すれば良い。
第２状態において制御信号Ｖinが電圧Ｖoutよりも高いとき、単位回路３４ｂのトランジスター３４１はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路３４ｂのトランジスター３４１が第３トランジスターとして機能することになる。なお、このとき単位回路３４ｂのトランジスター３４２はオフである。

このとき、電流は、図において矢印で示されるように、電源配線５１２→（単位回路３４ｂの）トランジスター３４１→圧電素子４０という経路で流れて、圧電素子４０に電荷が充電される。すなわち、第２状態において圧電素子４０が充電される場合、圧電素子４０の一端は、補助電源部５０に対して電源配線５１２を介して電気的に接続されることになる。
このように、電圧Ｖoutの上昇時において第１状態から第２状態に移行すると、電流の供給元が電源配線５１１から電源配線５１２に切り替わる。

電圧Ｖoutが制御信号Ｖinに一致したとき、単位回路３４ｂのトランジスター３４１がオフするので、圧電素子４０への充電が停止する。
一方で、制御信号Ｖinが電圧２Ｖ_Ｈ／６以上に上昇する場合、電圧Ｖoutも制御信号Ｖinに追従するので、電圧２Ｖ_Ｈ／６以上になる結果、第２状態から第３状態（電圧Ｖoutが電圧２Ｖ_Ｈ／６以上電圧３Ｖ_Ｈ／６未満の状態）に移行する。
なお、第３状態から第６状態までの充電動作については、特に図示しないが、電流の供給元が電源配線５１３、５１４、５１５、５１６に段階的に切り替わる。

図９は、第２状態のときに、圧電素子４０が放電するときの動作を示す図である。
第２状態では、レベルシフター３６ｂがイネーブル状態になる。この状態において、制御信号Ｖinが電圧Ｖoutよりも低いとき、単位回路３４ｂのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。したがって、単位回路３４ｂのトランジスター３４１が第２トランジスターとして機能することになる。なお、このとき単位回路３４ｂのトランジスター３４１はオフである。

このとき、電流は、図において矢印で示されるように、圧電素子４０→（単位回路３４ｂの）トランジスター３４２→電源配線５１１という経路で流れて、圧電素子４０から電荷が放電される。すなわち、第１状態において圧電素子４０に電荷が充電される場合、および、第２状態において圧電素子４０から電荷が放電される場合、圧電素子４０の一端は、補助電源部５０に対して電源配線５１１を介して電気的に接続される。また、電源配線５１１は、第１状態の充電時では電流（電荷）を供給し、第２状態の放電時では電流（電荷）を回収することになる。なお、回収された電荷は、後述する補助電源部５０によって再分配、再利用されることなる。

電圧Ｖoutが制御信号Ｖinに一致したとき、単位回路３４ｂのトランジスター３４２がオフするので、圧電素子４０の放電が停止する。
一方で、制御信号Ｖinが電圧Ｖ_Ｈ／６未満に下降する場合、電圧Ｖoutも制御信号Ｖinに追従するので、電圧Ｖ_Ｈ／６未満になって、第２状態から第１状態に移行する。

図１０は、第１状態のときに、圧電素子４０が放電するときの動作を示す図である。
第１状態では、レベルシフター３６ａがイネーブル状態になる。この状態において、制御信号Ｖinが電圧Ｖoutよりも低いとき、単位回路３４ａのトランジスター３４２はベース・エミッタ間の電圧に応じた電流を流す。
なお、このとき単位回路３４ａのトランジスター３４１はオフである。
また、このとき、電流は、図において矢印で示されるように、圧電素子４０→（単位回路３４ａの）トランジスター３４２→接地配線７２８という経路で流れて、圧電素子４０から電荷が放電される。

なおここでは、単位回路３４ａ、３４ｂを例にとって、充電時と放電時とにわけて説明したが、単位回路３４ｃ〜３４ｆについて、電流を制御するトランジスター３４１、３４２が異なる点を除けば、ほぼ同様な動作となる。
すなわち、
電源配線５１２は、第２状態の充電時では電流（電荷）を供給し、第３状態の放電時では電流（電荷）を回収することになり、
電源配線５１３は、第３状態の充電時では電流（電荷）を供給し、第４状態の放電時では電流（電荷）を回収することになり、
電源配線５１４は、第４状態の充電時では電流（電荷）を供給し、第５状態の放電時では電流（電荷）を回収することになり、
電源配線５１５は、第５状態の充電時では電流（電荷）を供給し、第６状態の放電時では電流（電荷）を回収することになり、
電源配線５１６は、第６状態の充電時では電流（電荷）を供給することになり、
回収された電荷は、補助電源部５０によって再分配、再利用されることなる。
以上の説明から理解される通り、素子駆動部２４０の各ドライバー３０は、制御信号ＣＯＭに応じた電荷を補助電源部５０から圧電素子４０に供給させる動作と制御信号ＣＯＭに応じた電荷を圧電素子４０から補助電源部５０に放電させる動作とを実行する要素として機能する。なお、各状態における放電経路および充電経路において、圧電素子４０の一端からトランジスター３４１、３４２におけるエミッタ端子同士の接続点までの経路は共用である。

一般に、圧電素子４０のような容量性負荷の容量をＣとし、電圧振幅をＥとしたときに、容量性負荷に蓄えられるエネルギーＰは、
Ｐ＝（Ｃ・Ｅ^２）／２
で表される。
圧電素子４０は、このエネルギーＰによって変形して仕事をするが、インクを吐出させる仕事量は、エネルギーＰに対して１％以下である。したがって、圧電素子４０は、単なる容量とみなすことができる。容量Ｃを一定の電源で充電すると、（Ｃ・Ｅ^２）／２と同等のエネルギーが充電回路によって消費される。放電するときにも同等のエネルギーが放電回路によって消費される。

＜ドライバー３０の利点＞
本実施形態において、圧電素子４０を電圧ゼロから電圧Ｖ_Ｈまで充電するとき、
電圧ゼロ から電圧 Ｖ_Ｈ／６まで、
電圧 Ｖ_Ｈ／６から電圧２Ｖ_Ｈ／６まで、
電圧２Ｖ_Ｈ／６から電圧３Ｖ_Ｈ／６まで、
電圧３Ｖ_Ｈ／６から電圧４Ｖ_Ｈ／６まで、
電圧４Ｖ_Ｈ／６から電圧５Ｖ_Ｈ／６まで、
電圧５Ｖ_Ｈ／６から電圧 Ｖ_Ｈ まで、
という６段階を経て充電される。このため、本実施形態において充電時の損失は、図１１の（ａ）においてハッチングが付された領域の面積に相当する分で済む。詳細には、本実施形態において圧電素子４０において充電時の損失は、電圧ゼロから電圧Ｖ_Ｈまで一気に充電するリニア増幅と比較して、６／３６（＝１６．７％）で済む。
一方、本実施形態では、放電時においても段階的となるので、放電時の損失は、図１１の（ｂ）においてハッチングが付された領域の面積に相当する分で示されるように、電圧Ｖ_Ｈから電圧ゼロまで一気に放電するリニア方式と比較して、同様に６／３６（＝１６．７％）で済む。
ただし、本実施形態では、放電時の損失として計上された電荷のうち、電圧Ｖ_Ｈ／６から電圧ゼロまで放電する場合を除き、後述する補助電源部５０に回収されて再分配、再利用されるので、さらなる低消費電力化を図ることができる。

＜補助電源部５０＞
図１２は、補助電源部５０の構成の一例を示す図である。
この図に示されるように、補助電源部５０は、スイッチＳｗ１ｄ、Ｓｗ１ｕ、Ｓｗ２ｄ、Ｓｗ２ｕ、Ｓｗ３ｄ、Ｓｗ３ｕ、Ｓｗ４ｄ、Ｓｗ４ｕ、Ｓｗ５ｄ、Ｓｗ５ｕと、容量素子Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６とを含んだ構成となっている。
これらのうち、スイッチは、いずれも単極双投であり、共通端子を制御信号Ａ／Ｂにしたがって端子ａ、ｂのいずれかに接続する。制御信号Ａ／Ｂは、簡略化して説明すれば、例えばデューティ比が約５０％のパルス信号であり、その周波数は、制御信号ＣＯＭの周波数に対して例えば２０倍程度に設定される。このような制御信号Ａ／Ｂは、補助電源部５０における内部発振器（図示省略）により生成しても良いし、ＦＦＣ７０を介して制御ユニット１０から供給しても良い。
一方、容量素子Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６は電荷移動用であり、容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５はバックアップ用である。なお、容量素子Ｃ６は、電源電圧Ｖ_Ｈの供給用である。
上記スイッチは、実際には半導体集積回路においてトランジスターを組み合わせて構成され、容量素子は、当該半導体集積回路に対して外付けで実装される。なお、上記半導体集積回路には、上述した複数個のドライバー３０についても形成される構成が望ましい。

さて、補助電源部５０において電圧Ｖ_Ｈを供給する電源配線５１６は、容量素子Ｃ６の一端とスイッチＳｗ５ｕの端子ａとに接続される。スイッチＳｗ５ｕの共通端子は容量素子Ｃ５６の一端に接続され、容量素子Ｃ５６の他端はスイッチＳｗ５ｄの共通端子に接続される。スイッチＳｗ５ｄの端子ａは、容量素子Ｃ５の一端とスイッチＳｗ４ｕの端子ａとに接続される。スイッチＳｗ４ｕの共通端子は容量素子Ｃ４５の一端に接続され、容量素子Ｃ４５の他端はスイッチＳｗ４ｄの共通端子に接続される。スイッチＳｗ４ｄの端子ａは、容量素子Ｃ４の一端とスイッチＳｗ３ｕの端子ａとに接続される。スイッチＳｗ３ｕの共通端子は容量素子Ｃ３４の一端に接続され、容量素子Ｃ３４の他端はスイッチＳｗ３ｄの共通端子に接続される。スイッチＳｗ３ｄの端子ａは、容量素子Ｃ３の一端とスイッチＳｗ２ｕの端子ａとに接続される。スイッチＳｗ２ｕの共通端子は容量素子Ｃ２３の一端に接続され、容量素子Ｃ２３の他端はスイッチＳｗ２ｄの共通端子に接続される。スイッチＳｗ２ｄの端子ａは、容量素子Ｃ２の一端とスイッチＳｗ１ｕの端子ａとに接続される。スイッチＳｗ１ｕの共通端子は容量素子Ｃ１２の一端に接続され、容量素子Ｃ１２の他端はスイッチＳｗ１ｄの共通端子に接続される。スイッチＳｗ１ｄの端子ａは、容量素子Ｃ１の一端に接続される。

容量素子Ｃ５の一端は、電源配線５１５に接続される。同様に、容量素子Ｃ４、Ｃ３、Ｃ２、Ｃ１の一端は、それぞれ電源配線５１４、５１３、５１２、５１１に接続される。
なお、スイッチＳｗ５ｕ、Ｓｗ４ｕ、Ｓｗ３ｕ、Ｓｗ２ｕ、Ｓｗ１ｕの各端子ｂは、スイッチＳｗ１ｄの端子ａとともに、容量素子Ｃ１の一端に接続される。また、容量素子Ｃ６、Ｃ５、Ｃ４、Ｃ３、Ｃ２、Ｃ１の各他端と、スイッチＳｗ５ｄ、Ｓｗ４ｄ、Ｓｗ３ｄ、Ｓｗ２ｄ、Ｓｗ１ｄの各端子ｂとは、接地配線７２８に共通に接続される。

図１３は、補助電源部５０におけるスイッチの接続状態を示す図である。
各スイッチは、制御信号Ａ／Ｂによって共通端子が端子ａに接続される状態（状態Ａ）と、共通端子が端子ｂに接続される状態（状態Ｂ）との２状態をとる。同図の（ａ）は、補助電源部５０における状態Ａの接続を、（ｂ）は、状態Ｂの接続を、それぞれ等価回路で簡易的に示したものである。
状態Ａでは、容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１が配線７２６（電圧Ｖ_Ｈ）から接地配線７２８（接地電圧Ｇ）までの間で直列に接続される。状態Ｂでは、容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１の一端同士が接続されるので、これらの容量素子は並列に接続されて、保持電圧が均等化される。

したがって、状態Ａ、Ｂが交互に繰り返されると、状態Ｂのときに均等化された電圧Ｖ_Ｈ／６が、状態Ａの直列接続によって１〜５倍されて、それぞれ容量素子Ｃ１〜Ｃ５に保持されるとともに、このときの保持電圧が、電源配線５１１〜５１５を介してドライバー３０に供給される。

ここで、ドライバー３０によって圧電素子４０が充電されると、容量素子Ｃ１〜Ｃ５のうち保持電圧が低下するものが現れる。保持電圧が低下した容量素子には、状態Ａの直列接続によって電源から電荷が補給されるとともに、状態Ｂの並列接続による再配分で均等化されるので、補助電源部５０の全体でみれば、電圧Ｖ_Ｈ／６、２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６に保つようにバランスする。
一方、ドライバー３０によって圧電素子４０が放電されると、容量素子Ｃ１〜Ｃ５のうち保持電圧が上昇するものが現れるが、状態Ａの直列接続で電荷が吐き出されるとともに、状態Ｂの並列接続による再配分で均等化されるので、補助電源部５０の全体でみれば、電圧Ｖ_Ｈ／６、２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６に保つようにバランスする。なお、吐き出される電荷が容量素子Ｃ５６、Ｃ４５、Ｃ３４、Ｃ２３、Ｃ１２、Ｃ１にで吸収できずに余ったとき、余った電荷は、容量素子Ｃ６に吸収される、すなわち電源系へに回生される。このため、圧電素子４０以外の他の負荷があれば、その負荷の駆動に用いられる。他の負荷がなければ、容量素子Ｃ６を含む他の容量素子に吸収されるので、電源電圧Ｖ_Ｈが上昇する、すなわちリップルが発生することになるが、容量素子Ｃ６を含めてカップリングコンデンサの容量を大きくすることによって実用的には回避できる。以上の説明から理解される通り、補助電源部５０（容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５）は、各ドライバー３０（各圧電素子４０）に電荷を供給する要素（電荷供給源）として機能する。

このような補助電源部５０によって生成した電圧Ｖ_Ｈ／６、２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６を、ドライバー３０に供給すると、低消費電力化を図ることができることに加えて、次のような利点もある。すなわち、主電源部１８０から供給される電圧Ｖ_Ｈが変更されたときでも、変更後の電圧Ｖ_Ｈに応じて電圧Ｖ_Ｈ／６、２Ｖ_Ｈ／６、３Ｖ_Ｈ／６、４Ｖ_Ｈ／６、５Ｖ_Ｈ／６が変更される。
電源電圧Ｖ_Ｈの振幅は、圧電素子４０の個別性能に合わせて設定されるべき性質を有する。このため、性能が高い（高効率の）圧電素子４０については、図１４の（ａ）においてランクＡで示されるように比較的低振幅で駆動すれば良い。これに対し、性能が低い（低効率の）圧電素子４０については、ランクＢで示されるように比較的大振幅で駆動する必要がある。
ランクＡ、Ｂの双方の圧電素子４０を駆動するために、ランクＢに合わせて電圧Ｖ_Ｈを高い状態で固定化してしまうと、損失が増える。特に、低振幅で足りるランクＡを駆動するときに無駄が多い。
そこで、図１４の（ｂ）に示されるように、圧電素子４０の性能（効率）に合わせて適切に電圧Ｖ_Ｈに設定すると、特にランクＡを駆動するときでも、無駄な損失を抑えることができる。

なお、補助電源部５０において、各スイッチの共通端子が端子ａ、ｂの一方から他方への接続に切り替わるときに、複数（図１２では１０個）のスイッチに特性ばらつきがあると、一斉に切り替わらない状態が発生して、容量素子の両端が短絡してしまうことがあり得る。例えば切替時にスイッチＳｗ１ｕ、Ｓｗ１ｄ、Ｓｗ２ｄで端子ａが共通端子に接続されているときに、スイッチＳｗ２ｕで端子ｂが共通端子に接続される状態が発生すると、容量素子Ｃ１２、Ｃ２３の直列接続の両端同士が短絡してしまう。
このため、スイッチの切り替え時には、一旦、端子ａ、ｂのいずれにも接続しない中立状態を経て、上記短絡の発生を抑える構成が好ましい。以上が補助電源部５０の構成である。

本実施形態では、以上に説明した構成の素子駆動部２４０と補助電源部５０とを印刷ヘッド基板２２に実装したが、複数の圧電素子４０を駆動する構成としては、図１５に示す構成（以下「対比例」という）も想定され得る。図１５の対比例では、印刷データ生成部１２０と制御信号供給部１４０とに加えて電圧増幅器１９２と電流増幅器１９４とが制御基板１２に設置される。電圧増幅器１９２は、制御信号供給部１４０が生成した制御信号ＣＯＭの電圧を増幅し、電流増幅器１９４は、電圧増幅器１９２による増幅後の制御信号ＣＯＭの電流を増幅する。電流増幅器１９４による増幅後の制御信号ＣＯＭaがＦＦＣ７０の制御配線７２４を経由して印刷ヘッド基板２２に供給される。

また、対比例では、複数の高耐圧スイッチ２３４とヘッド制御部２２０とが印刷ヘッド基板２２に設置される。各高耐圧スイッチ２３４は、各圧電素子４０に１対１に対応し、圧電素子４０に対する制御信号ＣＯＭの供給／遮断を切替える。ヘッド制御部２２０は、印刷データ生成部１２０が生成した印刷データＤPに応じて各高耐圧スイッチ２３４を制御する。

図１５の対比例では、制御信号ＣＯＭaが高耐圧スイッチ２３４を介して各圧電素子４０に供給されるから、制御配線７２４から各圧電素子４０を経由して接地配線７２８に至る電流経路に着目すると、制御信号ＣＯＭaが供給される圧電素子４０の総数に応じて駆動負荷が変動する。駆動負荷が大きい場合（多数の圧電素子４０に制御信号ＣＯＭaを並列に供給する場合）でも適切な波形の制御信号ＣＯＭaを各圧電素子４０に供給するためには、制御基板１２から印刷ヘッド基板２２に供給される制御信号ＣＯＭaの電流量を制御基板１２上の電流増幅器１９４で充分に増幅する必要がある。したがって、非常に大きい電流を伝送可能な制御配線７２４をＦＦＣ７０に確保することが問題となる。

対比例の電流経路を図１６のようにモデル化する。図１６の記号Ｚ1は、ＦＦＣ７０のうち制御信号ＣＯＭaを伝送する制御配線７２４のインピーダンスを意味し、記号Ｚ4は、ＦＦＣ７０のうち接地電圧Ｇを伝送する接地配線７２８のインピーダンスを意味する。また、図１６の記号Ｚ2は、１個の高耐圧スイッチ２３４のオン抵抗（Ｚ2＝１２０Ω）を意味し、記号Ｚ3は、１個の高耐圧スイッチ２３４から圧電素子４０までの配線５２のインピーダンスを意味する。記号ＺLは、１個の圧電素子４０のインピーダンスである。

静電容量３００ｐＦの１６００個の圧電素子４０がヘッドモジュール２４に設置され、１個の圧電素子４０に３３Ｖの電圧を印加して５ｍＡの電流を供給する場合を想定する。１６００個の全部の圧電素子４０に制御信号ＣＯＭを並列に供給する状況では、ＦＦＣ７０のうち制御配線７２４と接地配線７２８とに８Ａ（５ｍＡ×１６００個）の電流を流す必要がある。以上の状況でも圧電素子４０の印加電圧の降下を所期の電圧（３３Ｖ）の５％以内（１.６５Ｖ以下）に抑制するには、制御配線７２４のインピーダンスＺ1と接地配線７２８のインピーダンスＺ4との抵抗成分の合計値を０.２１Ωに抑制する必要がある。

いま、１本が幅７００μｍおよび厚さ３５μｍで全長が４ｍにわたる配線（３Ω/本）の複数本を並列に形成した汎用のＦＦＣ７０を、制御基板１２と印刷ヘッド基板２２との接続に採用する場合を想定する。１本の配線のみでは充分な電流を伝送できないから、複数本の配線の集合（束）を制御配線７２４および接地配線７２８として利用する。以上の全体のもとで前述の条件（Ｚ1＋Ｚ4＝０.２１Ω）を達成するには、ＦＦＣ７０の２１本の配線を制御配線７２４として利用するとともに４２本の配線を接地配線７２８として使用する必要がある（合計６３本）。また、例えば２系統の制御信号ＣＯＭを制御基板１２から印刷ヘッド基板２２に供給して選択的に圧電素子４０に供給する構成では、４２本（２１本×２系統）の制御配線７２４を制御信号ＣＯＭの伝送に利用する必要があるから、ＦＦＣ７０の８４本の配線を使用する必要がある。

他方、本実施形態では、補助電源部５０と圧電素子４０との間の電荷の授受が印刷ヘッド基板２２上で実行される。図１７は、本実施形態の電流経路をモデル化した模式図である。印刷ヘッド基板２２の素子駆動部２４０および補助電源部５０は、ＦＦＣ７０から供給される電流を上回る電流（電荷）を生成して各圧電素子４０の駆動に利用する。具体的には、ＦＦＣ７０から供給される電流の５倍の電流が印刷ヘッド基板２２で生成される場合（電流比１：５）を想定する。

対比例について前述したように１６００個の圧電素子４０に５ｍＡの電流を供給する状況（合計８Ａの電流が必要な状況）では、１.６Ａ（８Ａ／５）の電流を制御配線７２４と接地配線７２８とに流す必要がある。制御配線７２４と接地配線７２８とに１.６Ａの電流が流れる状況で、制御配線７２４と接地配線７２８との間の電圧の降下を２Ｖ程度に抑制するには、ＦＦＣ７０における４本から５本程度の配線を制御配線７２４および接地配線７２８の各々として利用すれば充分である。すなわち、８４本の配線が必要となる対比例とは対照的に、本実施形態において制御信号ＣＯＭおよび接地電圧Ｇの伝送に必要な配線の総数は８本から１０本である。したがって、制御基板１２および印刷ヘッド基板２２の各々とＦＦＣ７０との間の接続点数が減少するという利点がある。

また、以上の例示から理解される通り、本実施形態によれば、印刷ヘッド基板２２上の補助電源部５０と各圧電素子４０との間の電荷の授受で各圧電素子４０が駆動されるから、制御配線７２４や接地配線７２８での負荷変動は原理的に発生せず、ＦＦＣ７０により伝送すべき制御信号ＣＯＭの電流量や電流の変動量が低減される。したがって、ＦＦＣ７０上での電力損失が対比例と比較して大幅に低減され、駆動対象となる圧電素子４０の総数に関わらず、所期の波形の制御信号を安定的かつ高精度に各圧電素子４０に供給することが可能である。すなわち、本実施形態によれば、ＦＦＣ７０上での電力損失に起因した印刷品質の低下を抑制できるという利点がある。なお、対比例では、例えば印刷ヘッド２０の圧電素子４０の総数（ノズル数）に応じて駆動負荷が相違するから、各圧電素子４０の駆動状態の評価・検査や制御信号の波形修正等を、圧電素子４０の総数が相違する印刷ヘッド２０の型式毎に個別的に実施する必要がある。他方、本実施形態では負荷変動が発生しないから、圧電素子４０の駆動状態の評価・検査や制御信号の波形修正等を印刷ヘッド２０の型式毎（圧電素子４０の総数毎）に個別的に実施する必要がない（ひいては印刷装置１００の製造コストが低減される）という利点もある。また、ＦＦＣ７０上での電流変動が低減されることでＥＭＩ（Electromagnetic Interference：電磁干渉）も有効に抑制される。したがって、対比例で問題となるＥＭＩの対策用の構造（例えばフェライトコア）を不要化または簡略化することが可能である。

対比例で必要な電圧増幅器１９２や電流増幅器１９４は、大規模なトランジスターや電解コンデンサ等が必要であるから、回路規模や部品点数が増大するという問題が発生し得る。本実施形態では、制御基板１２上の電圧増幅器１９２や電流増幅器１９４が不要であるから、制御基板１２上の回路規模や部品点数が低減されるという利点がある。なお、対比例のように大規模な回路を制御基板１２に実装する構成では、制御基板１２を単体の回路基板で実現することが困難となり、制御基板１２を複数の回路基板で実現して各回路基板を電気的に接続する必要が発生し得る。本実施形態では、制御基板１２上の回路規模が縮小されるから、単体の回路基板で制御基板１２を充分に実現することが可能である。また、対比例では、制御基板１２上の回路の発熱量が大きいため、放熱用の構造（ファンやフィン）が必要となり構造が複雑化するという問題もある。本実施形態では、大電流を制御基板１２にて生成する必要がないから、対比例と比較して制御基板１２での発熱量が低減されるという利点もある。なお、本実施形態では、制御基板１２上での発熱量が低減される反面、印刷ヘッド基板２２上での発熱量は対比例と比較して増加するが、印刷ヘッド基板２２上で発生した熱は、例えば印刷ヘッド２０内のインクを加熱して粘性を低下させるために有効に利用することが可能である。すなわち、印刷ヘッド基板２２上での発熱は、制御基板１２上での発熱と比較して有利である。

なお、印刷ヘッド基板２２に設置されて各圧電素子４０を制御信号ＣＯＭに応じて充電または放電する回路の構成は任意である。例えば、以上の実施形態で例示した印刷ヘッド基板２２上の要素（電圧増幅器２１０，選択部２３０，ヘッド制御部２２０，素子駆動部２４０，補助電源部５０）に代えて、例えば、制御基板１２から供給される制御信号ＣＯＭを増幅する各種の増幅器（ＡＢ級やＤ級）と、増幅後の制御信号ＣＯＭを各圧電素子に選択的に供給する選択部とを印刷ヘッド基板２２に設置することも可能である。

＜応用・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。なお、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜負帰還制御＞
図１８は、実施形態の応用例（その１）に係るドライバー３０の構成の一例を示す図である。この図に示されるように、この応用例では、圧電素子４０の一端の電圧Ｖoutがオペアンプ３２の入力端（−）に負帰還される構成となっている。この構成では、制御信号Ｖinの電圧と電圧Ｖoutとが相違するときに、その相違をなくす方向にトランジスター３４１、３４２が制御される。このため、レベルシフター３６ａ〜３６ｆやトランジスター３４１、３４２の応答特性が悪い場合でも、制御信号Ｖinに電圧Ｖoutを比較的迅速に、高精度に追従させることができる。
なお、負帰還量については、レベルシフター３６ａ〜３６ｆやトランジスター３４１、３４２の特性に合わせて適切に設定可能な構成が好ましい。例えば、図の例では、オペアンプ３２は、制御信号Ｖinの電圧から電圧Ｖoutを差し引いた電圧を出力する構成であるが、この差し引いた電圧に適切な係数を乗算してレベルシフター３６ａ〜３６ｆに供給する構成としても良い。

図１９は、実施形態の別の応用例（その２）に係るドライバー３０の構成の一例を示す図である。図４で説明したドライバー３０においては、単位回路３４ａ〜３４ｆのトランジスター３４１、３４２をバイポーラ型としたが、図１９に示した応用例（その２）では、このトランジスター３４１、３４２のそれぞれをＰ、Ｎチャンネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）３５１、３５２としたものである。
ＭＯＳＦＥＴ３５１、３５２を用いる場合、各ドレイン端子と圧電素子４０の一端との間に、それぞれ逆流防止用のダイオードを設ければ良い。また、ＭＯＳＦＥＴ３５１、３５２を用いる場合、レベルシフター３６ａ〜３６ｆについては、イネーブル状態にあれば、制御信号Ｖinの電圧をマイナス方向に所定値として閾値電圧に相当する分だけシフトさせてＰチャネル型のＭＯＳＦＥＴ３５１のゲート端子に供給する一方、制御信号Ｖinの電圧をプラス方向に閾値電圧に相当する分だけシフトさせてＮチャネル型のＭＯＳＦＥＴ３５２のゲート端子に供給する構成となる。
また、ＭＯＳＦＥＴ３５１、３５２を用いる場合に、図１８に示したような、電圧Ｖoutを負帰還する構成を適用しても良い。

＜駆動対象＞
実施形態では、ドライバー３０の駆動対象としてインクを吐出する圧電素子４０を例にとって説明した。本発明では、駆動対象として圧電素子４０に限られず、容量性成分を有する負荷のすべてに適用可能である。

＜単位回路の段数＞
実施形態において、７種類の電圧のうち、互いに隣り合う２つの電圧に対応するように電圧の低い順に単位回路３４ａ〜３４ｆの６段を設けた構成であったが、本発明では、単位回路の段数は、これに限られず、２段以上であれば良い。また、電圧については、必ずしも等間隔である必要はない。

＜コンパレーター＞
実施形態では、例えばコンパレーター３８ａの判別結果が偽（出力信号がＬレベル）であれば、第１状態であると検出し、コンパレーター３８ａの判別結果が真（出力信号がＨレベル）であって、かつ、コンパレーター３８ｂの判別結果が偽であれば、第２状態であると検出する構成であった。すなわち、第１状態、第２状態を検出する構成は、それぞれ別体ではなく、一部重複する構成であって、第１状態から第６状態までをコンパレーター３８ａ〜３８ｅの全体で検出する構成であった。これに限られず、各状態を個別に検出する構成であっても良い。

＜ディセーブル状態のレベルシフター＞
実施形態において、ディセーブル状態のレベルシフター３６ａ〜３６ｆは、トランジスター３４１（３５１）のベース（ゲート）端子に電圧ゼロを供給し、トランジスター３４２（３５２）のベース（ゲート）端子に電圧Ｖ_Ｈを供給する構成としたが、トランジスター３４１、３４２をオフさせることができれば、これに限定されない。例えば、レベルシフター３６ａ〜３６ｆは、ディセーブル状態のときに、制御信号Ｖinの電圧をプラス方向に所定値だけシフトさせたオフ信号を、トランジスター３４１（３５１）のベース（ゲート）端子に供給し、制御信号Ｖinの電圧をマイナス方向に所定値だけシフトさせたオフ信号を、トランジスター３４２（３５１）のベース（ゲート）端子に供給する構成としても良い。
この構成によれば、トランジスター３４１（３５１）、３４２（３５２）の耐圧が低くて済むので、半導体基板に形成するときのトランジスターサイズを小さくすることができる。

１００……印刷装置、２００……記録媒体、３００……キャリッジ、１０……制御ユニット、１２……制御基板、２０……印刷ヘッド、２２……印刷ヘッド基板、２４……ヘッドモジュール、３０…ドライバー、３２…オペアンプ、３４ａ〜３４ｆ…単位回路、３６ａ〜３６ｆ…レベルシフター、３８ａ〜３８ｆ…コンパレーター、４０…圧電素子、５０…補助電源部、７０……ＦＦＣ、７２（７２２，７２４，７２６，７２８）……配線、４００……吐出部。

Claims (6)

1. 記録媒体に液滴を吐出するラージフォーマットプリンタであって、
   Ａ２サイズ以上の大判サイズの紙幅を可動式のキャリッジと、
   前記キャリッジに設置され、液体を吐出するノズルと、前記ノズルに連通する圧力室と、前記圧力室毎に設けられる圧電素子とを含む吐出部が複数並べて配置された印刷ヘッドと、
   前記キャリッジ外に設置され、制御信号を生成する制御信号供給部が設置された第１回路基板と、
   前記キャリッジ上に設置され、前記各圧電素子を前記制御信号に応じて充電または放電する回路が設置された第２回路基板と、
   前記制御信号を前記第１回路基板から前記第２回路基板に伝送する制御配線と前記第２回路基板に電源電圧および接地電圧を供給する配線とを含む複数の配線が形成されたＡ２サイズ以上の大判サイズの紙幅よりも長いフレキシブルフラットケーブルとを具備し、
   前記第２回路基板は、圧電素子毎に設けられた接続経路選択部を含み、
   前記接続経路選択部は、前記制御信号に応じて選択的に前記圧電素子に供給する直列に接続された複数のトランジスター対を含み、
   前記第１回路基板と前記第２回路基板との間の前記複数の配線の経路長の合計は、前記第２回路基板と前記各圧電素子との間の配線の経路長の合計よりも短い
   ラージフォーマットプリンタ。
2. 前記第２回路基板には、複数の電圧を生成する昇圧回路を含み、
   前記接続経路選択部は、前記複数の電圧を前記制御信号に応じて選択的に前記圧電素子に供給する
   請求項１のラージフォーマットプリンタ。
   印刷装置。
3. 前記接続経路選択部は、前記昇圧回路が生成した第１電圧が印加された第１信号経路と、前記昇圧回路が生成した、前記第１電圧よりも高い第２電圧が印加された第２信号経路と、前記制御信号の電圧と前記圧電素子の保持電圧とに応じて、前記第１信号経路または前記第２信号経路を用いて前記圧電素子と前記昇圧回路とを電気的に接続する
   請求項２のラージフォーマットプリンタ。
4. 前記第２回路基板に設置され、前記圧電素子の保持電圧が前記第１電圧未満であるか否か、または、前記第１電圧以上前記第２電圧未満であるか否かを検出する検出部
   を具備する請求項３のラージフォーマットプリンタ。
5. 前記接続経路選択部は、
   前記第１電圧未満においては、
   前記第１信号経路を介して前記圧電素子に充電される電荷を、前記制御信号の電圧にしたがって制御し、
   前記第１電圧以上前記第２電圧未満においては、
   前記第１信号経路を介して前記圧電素子から放電される電荷、または、前記第２信号経路を介して前記圧電素子に充電される電荷を、前記制御信号の電圧に応じて制御する
   請求項３または請求項４のラージフォーマットプリンタ。
6. 前記キャリッジは、前記記録媒体が搬送される副走査方向に交差する主走査方向に移動する
   請求項１から請求項５の何れかのラージフォーマットプリンタ。

Images