JP5921322B2 - Manufacturing method of semiconductor module - Google Patents

Manufacturing method of semiconductor module Download PDF

Info

Publication number
JP5921322B2
JP5921322B2 JP2012109262A JP2012109262A JP5921322B2 JP 5921322 B2 JP5921322 B2 JP 5921322B2 JP 2012109262 A JP2012109262 A JP 2012109262A JP 2012109262 A JP2012109262 A JP 2012109262A JP 5921322 B2 JP5921322 B2 JP 5921322B2
Authority
JP
Japan
Prior art keywords
metal pattern
solder
oxide
module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012109262A
Other languages
Japanese (ja)
Other versions
JP2013236037A (en
Inventor
平岡　功治
功治 平岡
吉田　博
博 吉田
岡　誠次
誠次 岡
金塚　憲彦
憲彦 金塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012109262A priority Critical patent/JP5921322B2/en
Publication of JP2013236037A publication Critical patent/JP2013236037A/en
Application granted granted Critical
Publication of JP5921322B2 publication Critical patent/JP5921322B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体モジュールおよび半導体モジュールの製造方法に関する。   The present invention relates to a semiconductor module and a method for manufacturing a semiconductor module.

一般に半導体モジュールは、回路パターンが形成された金属基板上に、例えば、ＩＧＢＴチップ等のパワートランジスタやダイオードチップ等の半導体素子がはんだ接合されて形成される。従来の半導体モジュールは、金属基板と半導体素子をはんだにより接合する工程において、金属基板と半導体素子の接合部から溶融したはんだがはみ出すことを防止するため、また半導体素子を所定の位置にはんだ接合するために、金属基板上の、半導体素子との接合部周辺に予めソルダーレジストを形成してから、はんだ接合を行っていた（例えば、特許文献１参照）。   Generally, a semiconductor module is formed by soldering a power transistor such as an IGBT chip or a semiconductor element such as a diode chip on a metal substrate on which a circuit pattern is formed. The conventional semiconductor module prevents the molten solder from protruding from the joint between the metal substrate and the semiconductor element in the process of joining the metal substrate and the semiconductor element with solder, and also solders the semiconductor element to a predetermined position. Therefore, solder bonding is performed after a solder resist is formed in advance around a joint portion with a semiconductor element on a metal substrate (see, for example, Patent Document 1).

ソルダーレジストの形成は、一般に以下の工程により行われる。まず、エポキシ系やイミド系のクリーム状のソルダーレジスト（インクとも呼ばれる）を準備する。次に、ソルダーレジストを金属基板全面に、例えばスプレーで塗布する。塗布したソルダーレジストを乾燥させた後、ソルダーレジストを形成する部分にのみ露光を行い、未硬化部分を洗い流す。最後に、残ったソルダーレジストを加熱して硬化させる。以上の工程を経て、金属基板上に所望のパターンのソルダーレジストが形成される。   The solder resist is generally formed by the following steps. First, an epoxy or imide cream solder resist (also called ink) is prepared. Next, a solder resist is applied to the entire surface of the metal substrate, for example, by spraying. After the applied solder resist is dried, only the portion where the solder resist is to be formed is exposed and the uncured portion is washed away. Finally, the remaining solder resist is heated and cured. Through the above steps, a solder resist having a desired pattern is formed on the metal substrate.

なお、ソルダーレジストを金属基板に塗布する工程において、印刷によって塗布する方法もある。また、塗布するソルダーレジストの膜厚、乾燥・加熱する温度等は、所定の範囲に管理される。   There is also a method of applying the solder resist on the metal substrate by printing. Moreover, the film thickness of the solder resist to apply | coat, the temperature which dries and heats, etc. are managed by the predetermined range.

特開平１０−７０２１２号公報JP-A-10-70212

上述のソルダーレジストペースト（インク）の製造工程において、複数の材料（例えば、１０〜２０種類）を計測し、混合・攪拌する作業が必要であり、インク製造において、コストと時間を要していた。また、回路パターンごとに、印刷する際のマスク（印刷により塗布する場合）や紫外線を照射する際の露光マスクを製造する必要があり、コストが増大していた。   In the manufacturing process of the above-described solder resist paste (ink), it is necessary to measure, mix and stir a plurality of materials (for example, 10 to 20 types), and cost and time are required for ink manufacturing. . Moreover, it is necessary to manufacture a mask for printing (when applying by printing) and an exposure mask for irradiating ultraviolet rays for each circuit pattern, which increases costs.

また、塗布するソルダーレジストの膜厚や乾燥、加熱する温度等を工程ごとに適切に管理する必要があり、製造コストが増大する問題があった。   In addition, it is necessary to appropriately manage the thickness, drying, and heating temperature of the solder resist to be applied for each process, and there is a problem that the manufacturing cost increases.

本発明は以上のような課題を解決するためになされたものであり、半導体素子を金属基板上にはんだ接合する際に、接合部からのはんだのはみ出しを低コストで防止した半導体モジュールおよび半導体モジュールの製造方法の提供を目的とする。   SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and a semiconductor module and a semiconductor module that prevent protrusion of solder from a joint portion at low cost when a semiconductor element is solder-bonded to a metal substrate. It aims at providing the manufacturing method of this.

本発明に係る半導体モジュールの製造方法は、（ａ）金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程と、（ｂ）金属パターンに半導体素子をはんだで接合する工程と、（ｃ）金属パターンにモジュール端子をはんだで接合する工程と、（ｄ）工程（ｂ）および（ｃ）の前に、金属パターン上の、金属パターンと半導体素子の接合部の周辺および金属パターンとモジュール端子の接合部の周辺に、加熱された刻印にて金属パターンを加熱することにより酸化物を一括に形成する工程と、を備える。
The method of manufacturing a semiconductor module according to the present invention includes: (a) preparing a metal substrate having a metal pattern formed on a metal base plate through an insulating layer; and (b) soldering a semiconductor element to the metal pattern. A step of bonding, (c) a step of bonding the module terminal to the metal pattern with solder, and (d) before the steps (b) and (c), on the metal pattern on the bonding portion of the metal pattern and the semiconductor element. Forming oxides in a lump by heating the metal pattern with a heated stamp around the periphery and the periphery of the joint between the metal pattern and the module terminal.

また、本発明に係る半導体モジュールの製造方法は、金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程（ａ）と、（ｂ）金属パターンに半導体素子をはんだで接合する工程（ｂ）と、（ｃ）金属パターンにモジュール端子をはんだで接合する工程（ｃ）と、工程（ｂ）および（ｃ）の前に、金属パターン上の、金属パターンと半導体素子の接合部の周辺および金属パターンとモジュール端子の接合部の周辺に、加熱された刻印にて金属パターンを加熱することにより酸化物を一括に形成する工程（ｄ）とを備える。   The method for manufacturing a semiconductor module according to the present invention includes a step (a) of preparing a metal substrate on which a metal pattern is formed on a metal base plate via an insulating layer, and (b) a semiconductor element on the metal pattern. Step (b) for joining with solder, Step (c) for joining module terminals to solder with a metal pattern, Before the steps (b) and (c), the metal pattern and the semiconductor on the metal pattern A step (d) of collectively forming an oxide by heating the metal pattern with a heated stamp around the periphery of the junction of the element and around the junction of the metal pattern and the module terminal.

本発明に係る半導体モジュールにおいて、金属パターンと半導体素子のはんだ接合を行う工程、および金属パターンとモジュール端子のはんだ接合を行う工程よりも前の工程で、酸化物が形成されていれば、半導体素子およびモジュール端子のはんだ接合を行う際に、溶融したはんだが接合部の外側にはみ出すことを酸化物により防止することができる。また、酸化物は、加熱された刻印にて金属パターンを加熱することにより一括に形成される。よって、ソルダーレジストの形成に比べて、短時間、低コストで酸化物を形成することが可能である。以上より、接合部からのはんだのはみ出しを抑制した、はんだの接合精度の高い半導体モジュールを低コストで得ることが可能である。   In the semiconductor module according to the present invention, if the oxide is formed in the step before the solder bonding between the metal pattern and the semiconductor element and the step before the solder bonding between the metal pattern and the module terminal, the semiconductor element In addition, when soldering the module terminals, it is possible to prevent the melted solder from protruding outside the joint by the oxide. Further, the oxide is collectively formed by heating the metal pattern with a heated stamp. Therefore, it is possible to form an oxide in a shorter time and at a lower cost than the formation of a solder resist. As described above, it is possible to obtain a semiconductor module with high solder joining accuracy at low cost, which suppresses the solder from protruding from the joint.

また、本発明に係る半導体モジュールの製造方法において、金属パターンと半導体素子の接合部の周辺および金属パターンとモジュール端子の接合部の周辺に予め酸化物を形成した後で、金属パターンに半導体素子をはんだで接合する工程および金属パターンにモジュール端子をはんだで接合する工程を行うため、はんだによる接合の際に、溶融したはんだが接合部の外側にはみ出すことを酸化物により防止することができる。   Further, in the method for manufacturing a semiconductor module according to the present invention, after forming an oxide in advance around the junction between the metal pattern and the semiconductor element and around the junction between the metal pattern and the module terminal, the semiconductor element is applied to the metal pattern. Since the step of joining by solder and the step of joining the module terminal to the metal pattern by solder are performed, it is possible to prevent the molten solder from protruding outside the joint portion by the oxide at the time of joining by solder.

また、酸化物は、加熱された刻印によって金属パターンを加熱して一括に形成されるため、ソルダーレジストを形成する場合と比較して、短時間、低コストでソルダーレジストと同様の機能を発揮する酸化物を形成することができる。よって、はんだ接合の精度の高い半導体モジュールを低コストで製造することが可能である。また、はんだ接合の精度が高まることにより、歩留まりが向上する。また、短時間で酸化物の形成が可能なため、生産性も向上する。   In addition, since the oxide is formed in a batch by heating the metal pattern with a heated stamp, it exhibits the same function as the solder resist in a shorter time and at a lower cost than when forming a solder resist. An oxide can be formed. Therefore, it is possible to manufacture a semiconductor module with high solder joint accuracy at low cost. In addition, the yield is improved by increasing the accuracy of solder bonding. In addition, productivity can be improved because oxides can be formed in a short time.

本発明の実施の形態に係る半導体モジュールの構成を示す図である。It is a figure which shows the structure of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの変形例を示す図である。It is a figure which shows the modification of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る酸化物の形状の別の例を示す図である。It is a figure which shows another example of the shape of the oxide which concerns on embodiment of this invention.

＜実施の形態＞
＜構成＞
図１（ａ）に、本実施の形態に係る半導体モジュールの平面図を示す。また、図１（ｂ）に、本実施の形態に係る半導体モジュールの断面図を示す。 <Embodiment>
<Configuration>
FIG. 1A is a plan view of the semiconductor module according to the present embodiment. FIG. 1B shows a cross-sectional view of the semiconductor module according to the present embodiment.

金属基板１において、金属ベース板１ａの上に絶縁層１ｂを介して、所定の金属パターン１ｃが形成されている。金属パターン１ｃ上の所定の位置には、半導体素子３および筒状のモジュール端子４がはんだ２により接合されている。モジュール端子４は、外部の回路と半導体モジュールを接続するための端子であり、金属基板１に対して略垂直に接合される。半導体素子３は、例えば、ＩＧＢＴチップ３ａやダイオードチップ３ｂである。   In the metal substrate 1, a predetermined metal pattern 1c is formed on the metal base plate 1a via an insulating layer 1b. The semiconductor element 3 and the cylindrical module terminal 4 are joined by solder 2 at a predetermined position on the metal pattern 1c. The module terminal 4 is a terminal for connecting an external circuit and the semiconductor module, and is joined to the metal substrate 1 substantially perpendicularly. The semiconductor element 3 is, for example, an IGBT chip 3a or a diode chip 3b.

なお、金属パターン１ｃの形状や半導体素子３の種類およびモジュール端子４の本数、配置等は、半導体モジュールの品種、設計、用途等により異なるため、本実施の形態に限定されるものではない。   Note that the shape of the metal pattern 1c, the type of the semiconductor element 3, the number of the module terminals 4, the arrangement, and the like differ depending on the type, design, application, etc. of the semiconductor module, and are not limited to the present embodiment.

また、金属パターン１ｃ上の、金属パターン１ｃと半導体素子３（ＩＧＢＴチップ３ａ、ダイオードチップ３ｂ）の接合部、および金属パターン１ｃとモジュール端子４の接合部をそれぞれ連続的に囲んで酸化物１ｄが形成されている。   Further, on the metal pattern 1c, the oxide 1d continuously surrounds the junction between the metal pattern 1c and the semiconductor element 3 (IGBT chip 3a, diode chip 3b) and the junction between the metal pattern 1c and the module terminal 4 respectively. Is formed.

なお、金属パターン１ｃの材質を銅または銅を含む合金とすると、特にＩＧＢＴチップ３ａの放熱性の観点から好ましい。   In addition, when the material of the metal pattern 1c is made of copper or an alloy containing copper, it is particularly preferable from the viewpoint of heat dissipation of the IGBT chip 3a.

本実施の形態における半導体モジュールは、例えば、大電力用途の半導体モジュールであり、ＩＧＢＴチップ３ａにて電力の制御を行う。また、ダイオードチップ３ｂは、回生電流からＩＧＢＴチップ３ａを保護するために設けられている。   The semiconductor module in the present embodiment is, for example, a semiconductor module for high power use, and the power is controlled by the IGBT chip 3a. The diode chip 3b is provided to protect the IGBT chip 3a from the regenerative current.

＜製造方法＞
金属基板１は、以下の様にして形成される。銅製の金属ベース板１ａ上に、窒化珪素の絶縁層１ｂがはんだ接合により貼り合わせられ、絶縁層１ｂ上には、例えば、リソグラフィー工程により、所定の金属パターン１ｃが形成される。ここで、金属パターン１ｃの材質は、銅または銅を含む合金である。さらに、金属パターン１ｃの表面には、ＮｉまたはＮｉを含む合金によりめっきが施される。 <Manufacturing method>
The metal substrate 1 is formed as follows. An insulating layer 1b of silicon nitride is bonded to the copper metal base plate 1a by solder bonding, and a predetermined metal pattern 1c is formed on the insulating layer 1b by, for example, a lithography process. Here, the material of the metal pattern 1c is copper or an alloy containing copper. Furthermore, the surface of the metal pattern 1c is plated with Ni or an alloy containing Ni.

次に、金属パターン１ｃ上に、所定のパターンの酸化物１ｄを形成する。まず、刻印を準備する。刻印は金属体であり、図１(ａ）に示す酸化物１ｄのパターンに対応する形状に掘り込み加工されている。この刻印を大気中で、例えば５００℃程度に加熱する。   Next, an oxide 1d having a predetermined pattern is formed on the metal pattern 1c. First, prepare a stamp. The stamp is a metal body, and is dug into a shape corresponding to the pattern of the oxide 1d shown in FIG. This stamp is heated to about 500 ° C., for example, in the atmosphere.

次に、加熱した刻印を、Ｎｉ又はＮｉを含む合金でめっきされた金属パターン１ｃに押し付けることにより、めっきが酸化して所定のパターンの酸化物１ｄが一括に形成される。   Next, the heated stamp is pressed against the metal pattern 1c plated with Ni or an alloy containing Ni, whereby the plating is oxidized and the oxide 1d having a predetermined pattern is collectively formed.

なお、金属パターン１ｃの表面にめっきが施されていない場合には、加熱された刻印によって金属パターン１ｃが酸化して所定のパターンの酸化物１ｄが一括に形成される。   In addition, when the surface of the metal pattern 1c is not plated, the metal pattern 1c is oxidized by the heated stamp, and the oxide 1d having a predetermined pattern is collectively formed.

以上のようにして金属パターン１ｃ上に所定のパターンの酸化物を１ｄ形成した後、金属パターン１ｃ上の所定の場所に、半導体素子３およびモジュール端子４がはんだ接合される。ここで、半導体素子３およびモジュール端子４の接合部分の各々は、酸化物１ｄにより連続的に囲まれている。   After the oxide 1d having a predetermined pattern is formed on the metal pattern 1c as described above, the semiconductor element 3 and the module terminal 4 are soldered to a predetermined place on the metal pattern 1c. Here, each of the joint portions of the semiconductor element 3 and the module terminal 4 is continuously surrounded by the oxide 1d.

はんだ接合には、フラックス入りはんだペーストを用い、以下の手順で行われる。まず、金属基板１上のはんだ接合を行う位置に、フラックス入りはんだペーストを印刷する。次に、印刷したはんだペースト上に、半導体素子３およびモジュール端子４を搭載する。次に、リフロー炉にて加熱を行い、はんだ２を溶融させた後、冷却を行う。以上の工程により、半導体モジュールが形成される。   For solder joining, a solder paste containing flux is used and the following procedure is performed. First, a solder paste containing flux is printed at a position where solder bonding is performed on the metal substrate 1. Next, the semiconductor element 3 and the module terminal 4 are mounted on the printed solder paste. Next, heating is performed in a reflow furnace to melt the solder 2 and then cooling is performed. A semiconductor module is formed by the above steps.

酸化物１ｄが予め形成されていない場合、リフロー炉で加熱する際に、溶融したはんだ２が接合部の外側にはみ出して、例えば、他のはんだと接合すると、半導体モジュールとしての機能が損なわれ、あるいは機能しなくなる場合がある。一方、本実施の形態では、接合部の各々を連続的に囲むように予め酸化物１ｄを形成しておくため、酸化物１ｄによって、溶融したはんだ２のはみ出しを防止することができる。つまり、本実施の形態においては、酸化物１ｄがソルダーレジストとしての機能を発揮する。   When the oxide 1d is not formed in advance, when heated in a reflow furnace, the melted solder 2 protrudes to the outside of the joint, and for example, when joined with other solder, the function as a semiconductor module is impaired, Or it may not work. On the other hand, in this embodiment, since the oxide 1d is formed in advance so as to continuously surround each of the joint portions, the oxide 1d can prevent the molten solder 2 from protruding. That is, in this embodiment, the oxide 1d functions as a solder resist.

なお、金属パターン１ｃの表面にＮｉまたはＮｉを含む合金によるめっきが施されていない場合、リフロー炉で加熱する際に、金属パターン１ｃが酸化されて変色する。本実施の形態では、金属パターン１ｃの表面にＮｉまたはＮｉを含む合金によりめっきが施されているため、酸化による変色が防止される。また、めっきを施すことにより、はんだによる接合を行う際に、はんだ付け性が向上する。   When the surface of the metal pattern 1c is not plated with Ni or an alloy containing Ni, the metal pattern 1c is oxidized and discolored when heated in a reflow furnace. In the present embodiment, since the surface of the metal pattern 1c is plated with Ni or an alloy containing Ni, discoloration due to oxidation is prevented. In addition, by performing plating, solderability is improved when joining by solder.

また、金属パターン１ｃ上に酸化物１ｄを形成する工程において、刻印の温度は、はんだ付け温度よりも高温で、かつフラックスの活性作用によりはんだ２が濡れないような強固な酸化物１ｄが生成される温度であり、例えば、好ましくは、５００℃程度が必要である。   Further, in the step of forming the oxide 1d on the metal pattern 1c, the stamping temperature is higher than the soldering temperature, and a strong oxide 1d is generated so that the solder 2 does not get wet by the active action of the flux. For example, preferably, about 500 ° C. is necessary.

また、本実施の形態において、金属パターン１ｃの表面を部分的に加熱する手段として、加熱された刻印を用いるが、刻印による加熱は、短時間に一括して部分的な加熱を行う手段として適している。短時間で加熱処理を行うため、必要な範囲以外には酸化物が形成されずない。また、短時間の加熱で酸化物の形成を行うことができるため、生産性が向上する。   In the present embodiment, a heated stamp is used as a means for partially heating the surface of the metal pattern 1c. However, heating by the stamp is suitable as a means for performing partial heating in a short time. ing. Since heat treatment is performed in a short time, no oxide is formed outside the necessary range. In addition, since the oxide can be formed by heating in a short time, productivity is improved.

また、酸化物１ｄのパターンが異なる半導体モジュールを製造する場合は、その酸化物のパターンに対応する掘り込みの形状を有する刻印を用意する。刻印の掘り込みは機械加工で形成するため、直線だけでなく、曲線の掘り込みも自由に形成することが可能であり、例えば、モジュール端子４の周囲を囲む酸化物１ｄに対応するような、丸やその他異形の掘り込み形状も簡単に形成することができる。よって、いろいろなパターンの酸化物１ｄを形成することが可能である。   Further, when a semiconductor module having a different oxide 1d pattern is manufactured, an inscription having a digging shape corresponding to the oxide pattern is prepared. Since the digging of the stamp is formed by machining, it is possible to freely form not only a straight line but also a curved digging, for example, corresponding to the oxide 1d surrounding the module terminal 4, Round and other irregular digging shapes can be easily formed. Therefore, various patterns of oxide 1d can be formed.

＜効果＞
本実施の形態に係る半導体モジュールは、金属ベース板１ａと、金属ベース板１ａ上に形成された絶縁層１ｂと、絶縁層１ｂ上に形成された金属パターン１ｃと、金属パターン１ｃに電気的に接合された半導体素子３と、金属パターン１ｃに電気的に接合されたモジュール端子４と、金属パターン１ｃ上の、金属パターン１ｃと半導体素子３の接合部の周辺および金属パターン１ｃとモジュール端子４の接合部の周辺に形成された酸化物１ｄと、を備え、金属パターン１ｃと半導体素子３、および金属パターン１ｃとモジュール端子４は、はんだ２により接合され、酸化物１ｄは、加熱された刻印にて金属パターン１ｃを加熱することにより、一括に形成されることを特徴とする。 <Effect>
The semiconductor module according to the present embodiment is electrically connected to the metal base plate 1a, the insulating layer 1b formed on the metal base plate 1a, the metal pattern 1c formed on the insulating layer 1b, and the metal pattern 1c. The joined semiconductor element 3, the module terminal 4 electrically joined to the metal pattern 1c, the periphery of the joint between the metal pattern 1c and the semiconductor element 3 on the metal pattern 1c, and the metal pattern 1c and the module terminal 4 The metal pattern 1c and the semiconductor element 3, and the metal pattern 1c and the module terminal 4 are joined by the solder 2, and the oxide 1d is formed on the heated stamp. Then, the metal pattern 1c is formed by heating at once.

従って、金属パターン１ｃと半導体素子３のはんだ接合を行う工程、および金属パターン１ｃとモジュール端子４のはんだ接合を行う工程よりも前の工程で、酸化物１ｄが形成されていれば、半導体素子３およびモジュール端子４のはんだ接合を行う際に、溶融したはんだ２が接合部の外側にはみ出すことを酸化物１ｄにより防止することができる。また、酸化物１ｄは、加熱された刻印にて金属パターン１ｃを加熱することにより一括に形成される。よって、ソルダーレジストの形成に比べて、短時間、低コストで酸化物１ｄを形成することが可能である。以上より、はんだの接合精度の高い半導体モジュールを低コストで得ることが可能である。   Therefore, if the oxide 1d is formed in the step of performing solder bonding between the metal pattern 1c and the semiconductor element 3 and the step prior to performing solder bonding between the metal pattern 1c and the module terminal 4, the semiconductor element 3 When the solder bonding of the module terminal 4 is performed, the melted solder 2 can be prevented from protruding outside the joint by the oxide 1d. Further, the oxide 1d is formed in one operation by heating the metal pattern 1c with a heated stamp. Therefore, it is possible to form the oxide 1d in a shorter time and at a lower cost than the formation of the solder resist. As described above, it is possible to obtain a semiconductor module with high solder bonding accuracy at low cost.

本実施の形態に係る半導体モジュールにおいて、金属パターン１ｃの材質は、銅または銅を含む合金であることを特徴とする。   In the semiconductor module according to the present embodiment, the material of the metal pattern 1c is copper or an alloy containing copper.

従って、金属パターン１ｃの材質を、銅または銅を含む合金とすることで、半導体素子３、特にＩＧＢＴチップ３ａのオン、オフによる発熱を効果的に放熱することが可能であり、性能の良い半導体モジュールが得られる。   Therefore, by using copper or an alloy containing copper as the material of the metal pattern 1c, it is possible to effectively dissipate heat generated by turning on and off the semiconductor element 3, particularly the IGBT chip 3a, and a semiconductor with good performance. A module is obtained.

また、本実施の形態に係る半導体モジュールにおいて、酸化物１ｄは、金属パターン１ｃと半導体素子３の接合部、および金属パターン１ｃとモジュール端子４の接合部をそれぞれ連続的に囲んで形成されることを特徴とする。   In the semiconductor module according to the present embodiment, the oxide 1d is formed so as to continuously surround the junction between the metal pattern 1c and the semiconductor element 3 and the junction between the metal pattern 1c and the module terminal 4. It is characterized by.

従って、金属パターン１ｃと半導体素子３のはんだ接合を行う工程、および金属パターン１ｃとモジュール端子４のはんだ接合を行う工程よりも前の工程で、酸化物１ｄが形成されていれば、半導体素子３およびモジュール端子４のはんだ接合を行う際に、溶融したはんだ２が接合部の外側にはみ出すことを、それぞれの接合部を連続的に囲んで形成された酸化物１ｄにより、より確実に防止することができる。   Therefore, if the oxide 1d is formed in the step of performing solder bonding between the metal pattern 1c and the semiconductor element 3 and the step prior to performing solder bonding between the metal pattern 1c and the module terminal 4, the semiconductor element 3 In addition, when soldering the module terminals 4, it is possible to more reliably prevent the molten solder 2 from protruding outside the joints by the oxide 1 d formed continuously surrounding each joint. Can do.

また、本実施の形態に係る半導体モジュールの製造方法は、金属ベース板１ａの上に絶縁層１ｂを介して金属パターン１ｃが形成された金属基板１を準備する工程（ａ）と、金属パターン１ｃに半導体素子３をはんだ２で接合する工程（ｂ）と、金属パターン１ｃにモジュール端子４をはんだ２で接合する工程（ｃ）と、工程（ｂ）および（ｃ）の前に、金属パターン１ｃ上の、金属パターン１ｃと半導体素子３の接合部の周辺および金属パターン１ｃとモジュール端子４の接合部の周辺に、加熱された刻印にて金属パターン１ｃを加熱することにより酸化物１ｄを一括に形成する工程（ｄ）とを備える。   The method for manufacturing a semiconductor module according to the present embodiment includes a step (a) of preparing a metal substrate 1 having a metal pattern 1c formed on a metal base plate 1a via an insulating layer 1b, and a metal pattern 1c. Before the steps (b) and (c), the step (b) for joining the semiconductor element 3 to the metal pattern 1c with the solder (2), the step (c) for joining the module terminal 4 to the metal pattern 1c with the solder 2, The metal pattern 1c is heated by engraving the metal pattern 1c and around the junction between the metal pattern 1c and the semiconductor element 3 and around the junction between the metal pattern 1c and the module terminal 4 to collectively form the oxide 1d. Forming (d).

従って、金属パターン１ｃと半導体素子３の接合部の周辺および金属パターン１ｃとモジュール端子４の接合部の周辺に予め酸化物１ｄを形成した後で、金属パターン１ｃに半導体素子３をはんだ２で接合する工程および金属パターン１ｃにモジュール端子４をはんだ２で接合する工程を行うため、はんだ２による接合の際に、溶融したはんだ２が接合部の外側にはみ出すことを、酸化物１ｄにより防止することができる。   Therefore, after the oxide 1d is formed in advance around the joint between the metal pattern 1c and the semiconductor element 3 and around the joint between the metal pattern 1c and the module terminal 4, the semiconductor element 3 is joined to the metal pattern 1c with the solder 2. And the step of joining the module terminal 4 to the metal pattern 1c with the solder 2 to prevent the molten solder 2 from protruding to the outside of the joint portion by the oxide 1d when joining with the solder 2. Can do.

また、酸化物１ｄは、加熱された刻印にて金属パターン１ｃを加熱して一括に形成されるため、ソルダーレジストを形成する場合と比較して、短時間、低コストでソルダーレジストと同様の機能を発揮する酸化物１ｄを形成することができる。よって、はんだ接合の精度の高い半導体モジュールを低コストで製造することが可能である。また、はんだ接合の精度が高まることにより、歩留まりが向上する。また、短時間で酸化物１ｄの形成が可能なため、生産性も向上する。   In addition, the oxide 1d is formed in a batch by heating the metal pattern 1c with a heated engraving, and therefore has the same function as the solder resist in a shorter time and at a lower cost than when a solder resist is formed. Thus, an oxide 1d exhibiting the above can be formed. Therefore, it is possible to manufacture a semiconductor module with high solder joint accuracy at low cost. In addition, the yield is improved by increasing the accuracy of solder bonding. Further, since the oxide 1d can be formed in a short time, productivity is also improved.

また、本実施の形態に係る半導体モジュールの製造方法において、金属ベース板１ａの上に絶縁層１ｂを介して金属パターン１ｃが形成された金属基板１を準備する工程は、金属パターン１ｃの表面にＮｉまたはＮｉを含む合金によりめっきを施す工程をさらに備える。   In the method of manufacturing a semiconductor module according to the present embodiment, the step of preparing the metal substrate 1 having the metal pattern 1c formed on the metal base plate 1a via the insulating layer 1b is performed on the surface of the metal pattern 1c. The method further includes the step of plating with Ni or an alloy containing Ni.

従って、金属パターン１ｃの表面に、ＮｉまたはＮｉを含む合金によりめっきを施しておくことで、リフロー炉で加熱する際に、金属パターン１ｃの酸化および変色を防ぐことが可能である。また、はんだ付け性も向上する。   Therefore, by plating the surface of the metal pattern 1c with Ni or an alloy containing Ni, it is possible to prevent the metal pattern 1c from being oxidized and discolored when heated in a reflow furnace. Also, solderability is improved.

また、本実施の形態に係る半導体モジュールの製造方法において、酸化物１ｄは、金属パターン１ｃと半導体素子３の接合部、および金属パターン１ｃとモジュール端子４の接合部をそれぞれ連続的に囲んで形成されることを特徴とする。   Further, in the method for manufacturing a semiconductor module according to the present embodiment, the oxide 1d is formed by continuously surrounding the junction between the metal pattern 1c and the semiconductor element 3 and the junction between the metal pattern 1c and the module terminal 4 respectively. It is characterized by being.

従って、接合部の各々は、酸化物１ｄによって連続的に囲まれるため、はんだ２による接合を行う際に、溶融したはんだ２が接合部の外側にはみ出すことを、より確実に防止することが可能である。   Accordingly, since each of the joint portions is continuously surrounded by the oxide 1d, it is possible to more reliably prevent the molten solder 2 from protruding outside the joint portion when the solder 2 is joined. It is.

＜変形例＞
本実施の形態における半導体モジュールの変形例の平面図を図２に示す。図２において、酸化物１ｄは、金属パターン１ｃと半導体素子３の接合部、および金属パターン１ｃとモジュール端子４の接合部をそれぞれ断続的に囲んで形成されている。その他は図１と同じであるので、説明を省略する。 <Modification>
A plan view of a modification of the semiconductor module in the present embodiment is shown in FIG. In FIG. 2, the oxide 1 d is formed so as to intermittently surround the junction between the metal pattern 1 c and the semiconductor element 3 and the junction between the metal pattern 1 c and the module terminal 4. Others are the same as in FIG.

酸化物１ｄの形成は、前述したように、加熱された刻印を金属パターン１ｃに押し当てることにより行われる。なお、刻印は、図２の酸化物１ｄのパターンに対応した形状に掘り込み加工されている。   As described above, the oxide 1d is formed by pressing a heated stamp on the metal pattern 1c. The inscription is dug into a shape corresponding to the pattern of the oxide 1d in FIG.

図２のように、金属パターン１ｃと半導体素子３モジュールの接合部、金属パターン１ｃとモジュール端子４の接合部のそれぞれを断続的に囲むように酸化物１ｄを形成した場合であっても、酸化物１ｄの途切れる間隔が、溶融したはんだがはみ出さない程度に狭ければ、図１のように接合部の各々を連続的に囲んで形成した場合と同様に、ソルダーレジストと同様の機能を発揮して、溶融したはんだのはみ出しを抑制することができる。   Even when the oxide 1d is formed so as to intermittently surround the joint between the metal pattern 1c and the semiconductor element 3 module and the joint between the metal pattern 1c and the module terminal 4 as shown in FIG. If the interval at which the object 1d is interrupted is so narrow that the melted solder does not protrude, the same function as the solder resist is exhibited in the same manner as in the case where the joints are continuously surrounded as shown in FIG. Thus, it is possible to prevent the molten solder from protruding.

また、図３（ａ）に示すように、接合部を連続的に囲んだ酸化物１ｄの一部が途切れている場合や、図３（ｂ）に示すように、接合部を連続的に囲んだ酸化物１ｄが複数の箇所において途切れている場合であっても、図２の場合と同様に、接合部から溶融したはんだ２がはみ出すことを抑制することができる。   Further, as shown in FIG. 3A, when the oxide 1d continuously surrounding the junction is partially interrupted, or as shown in FIG. 3B, the junction is continuously surrounded. Even when the oxide 1d is interrupted at a plurality of locations, it is possible to prevent the molten solder 2 from protruding from the joint, as in the case of FIG.

また、図３（ｃ）に示すように、接合部を連続的に囲んだ酸化物１ｄの幅が一定でない場合であっても、溶融したはんだ２のはみ出しを防止することができる。   Further, as shown in FIG. 3C, even when the width of the oxide 1d continuously surrounding the joint portion is not constant, it is possible to prevent the molten solder 2 from protruding.

本実施の形態に係る半導体モジュールの変形例において、酸化物１ｄは、金属パターン１ｃと半導体素子３の接合部、および金属パターン１ｃとモジュール端子４の接合部をそれぞれ断続的に囲んで形成されることを特徴とする。   In the modification of the semiconductor module according to the present embodiment, the oxide 1d is formed so as to intermittently surround the junction between the metal pattern 1c and the semiconductor element 3, and the junction between the metal pattern 1c and the module terminal 4. It is characterized by that.

従って、金属パターン１ｃと半導体素子３のはんだ接合、および金属パターン１ｃとモジュール端子４のはんだ接合を行う工程よりも前の工程で、酸化物１ｄが形成されていれば、半導体素子３およびモジュール端子４のはんだ接合を行う際に、溶融したはんだ２が接合部の外側にはみ出すことを、それぞれの接合部を断続的に囲んで形成された酸化物１ｄにより抑制することができる。   Therefore, if the oxide 1d is formed in the step before the solder bonding of the metal pattern 1c and the semiconductor element 3 and the solder bonding of the metal pattern 1c and the module terminal 4, the semiconductor element 3 and the module terminal When the solder joint 4 is performed, the molten solder 2 can be prevented from protruding outside the joint by the oxide 1d formed so as to intermittently surround each joint.

また、本実施の形態に係る半導体モジュールの変形例の製造方法において、酸化物１ｄは、金属パターン１ｃと半導体素子３の接合部、および金属パターン１ｃとモジュール端子４の接合部をそれぞれ断続的に囲んで形成されることを特徴とする。   Moreover, in the manufacturing method of the modified example of the semiconductor module according to the present embodiment, the oxide 1d intermittently forms the junction between the metal pattern 1c and the semiconductor element 3 and the junction between the metal pattern 1c and the module terminal 4. It is characterized by being surrounded.

従って、接合部の各々を酸化物１ｄにより断続的に囲んで形成した場合であっても、酸化物１ｄの途切れる間隔が、溶融したはんだがはみ出さない程度に狭ければ、はんだのはみ出しを抑制することが可能である。   Therefore, even if each of the joint portions is intermittently surrounded by the oxide 1d, if the gap between the oxides 1d is so narrow that the molten solder does not protrude, the protrusion of the solder is suppressed. Is possible.

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。   In the present invention, the embodiments can be appropriately modified and omitted within the scope of the invention.

１ 金属基板、１ａ 金属ベース板、１ｂ 絶縁層、１ｃ 金属パターン、１ｄ 酸化物、２ はんだ、３ 半導体素子、３ａ ＩＧＢＴチップ、３ｂ ダイオードチップ、４ モジュール端子。   1 metal substrate, 1a metal base plate, 1b insulating layer, 1c metal pattern, 1d oxide, 2 solder, 3 semiconductor element, 3a IGBT chip, 3b diode chip, 4 module terminal.

Claims (4)

（ａ）金属ベース板の上に絶縁層を介して金属パターンが形成された金属基板を準備する工程と、(A) preparing a metal substrate having a metal pattern formed on the metal base plate via an insulating layer;
（ｂ）前記金属パターンに半導体素子をはんだで接合する工程と、  (B) a step of joining a semiconductor element to the metal pattern with solder;
（ｃ）前記金属パターンにモジュール端子をはんだで接合する工程と、  (C) a step of joining module terminals to the metal pattern with solder;
（ｄ）前記工程（ｂ）および（ｃ）の前に、前記金属パターン上の、前記金属パターンと前記半導体素子の接合部の周辺および前記金属パターンと前記モジュール端子の接合部の周辺に、加熱された刻印にて前記金属パターンを加熱することにより酸化物を一括に形成する工程と、  (D) Before the steps (b) and (c), heating is performed on the metal pattern around the junction between the metal pattern and the semiconductor element and around the junction between the metal pattern and the module terminal. Forming the oxide in a batch by heating the metal pattern with the engraved marks;
を備える、  Comprising
半導体モジュールの製造方法。Manufacturing method of semiconductor module. 前記工程（ａ）は、前記金属パターンの表面にＮｉまたはＮｉを含む合金によりめっきを施す工程をさらに備える、The step (a) further includes a step of plating the surface of the metal pattern with Ni or an alloy containing Ni.
請求項１に記載の半導体モジュールの製造方法。The manufacturing method of the semiconductor module of Claim 1. 前記酸化物は、前記金属パターンと前記半導体素子の接合部、および前記金属パターンと前記モジュール端子の接合部をそれぞれ連続的に囲んで形成されることを特徴とする、The oxide is formed so as to continuously surround the junction between the metal pattern and the semiconductor element and the junction between the metal pattern and the module terminal.
請求項１または２に記載の半導体モジュールの製造方法。The manufacturing method of the semiconductor module of Claim 1 or 2. 前記酸化物は、前記金属パターンと前記半導体素子の接合部、および前記金属パターンと前記モジュール端子の接合部をそれぞれ断続的に囲んで形成されることを特徴とする、The oxide is formed by intermittently surrounding a junction between the metal pattern and the semiconductor element and a junction between the metal pattern and the module terminal.
請求項１または２に記載の半導体モジュールの製造方法。The manufacturing method of the semiconductor module of Claim 1 or 2.
JP2012109262A 2012-05-11 2012-05-11 Manufacturing method of semiconductor module Expired - Fee Related JP5921322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012109262A JP5921322B2 (en) 2012-05-11 2012-05-11 Manufacturing method of semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109262A JP5921322B2 (en) 2012-05-11 2012-05-11 Manufacturing method of semiconductor module

Publications (2)

Publication Number Publication Date
JP2013236037A JP2013236037A (en) 2013-11-21
JP5921322B2 true JP5921322B2 (en) 2016-05-24

Family

ID=49761898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012109262A Expired - Fee Related JP5921322B2 (en) 2012-05-11 2012-05-11 Manufacturing method of semiconductor module

Country Status (1)

Country Link
JP (1) JP5921322B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079808A1 (en) * 2013-11-29 2015-06-04 シャープ株式会社 Semiconductor device
WO2015079834A1 (en) * 2013-11-29 2015-06-04 シャープ株式会社 Semiconductor device
JP6529823B2 (en) * 2015-05-22 2019-06-12 シャープ株式会社 Semiconductor device and method of manufacturing semiconductor device
JP6958259B2 (en) * 2017-11-08 2021-11-02 株式会社デンソー Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350213A (en) * 1993-06-14 1994-12-22 Denki Kagaku Kogyo Kk Metal base board
JPH0831848A (en) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd Production of semiconductor device
JPH11111737A (en) * 1997-09-30 1999-04-23 Mitsubishi Electric Corp Semiconductor device
JPH11145331A (en) * 1997-11-11 1999-05-28 Sansha Electric Mfg Co Ltd Power semiconductor device
JP5145729B2 (en) * 2007-02-26 2013-02-20 富士電機株式会社 Solder bonding method and semiconductor device manufacturing method using the same

Also Published As

Publication number Publication date
JP2013236037A (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP4265578B2 (en) Circuit board
JP4634230B2 (en) Circuit boards, electronic components and electrical junction boxes
JP5921322B2 (en) Manufacturing method of semiconductor module
JP2008187101A (en) Semiconductor device and mounting structure of semiconductor device
JP2006303392A (en) Printed circuit board and electronic circuit substrate and manufacturing method thereof
JP2006303173A (en) Circuit board device and manufacturing method therefor
JP2006060141A (en) Printed board and mounting method for surface mounted semiconductor package using same
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP4439432B2 (en) Ceramic circuit board manufacturing method
JP2006237573A (en) Manufacturing process of circuit device
JP2013084764A (en) Power semiconductor device
JP2007109859A (en) Method for manufacturing electronic parts
JP6124521B2 (en) Power module substrate manufacturing method
JP2014146644A (en) Semiconductor device and manufacturing method of the same
JP5734493B2 (en) Power semiconductor device
JP2006351927A (en) Semiconductor device, circuit board, and electric connection box
JP2008205101A (en) Manufacturing method of electronic component mounted substrate and electronic component mounted substrate
JPH10242331A (en) Substrate for power module and manufacture thereof
JP5062376B1 (en) Manufacturing method of electronic component mounting board
JP4946959B2 (en) Manufacturing method of semiconductor device
JP2009105327A (en) Semiconductor device with heat sink and its method for manufacturing
JP2019009216A (en) Manufacturing method of semiconductor device and semiconductor device
JP2009158521A (en) Conductive connection material and method of manufacturing module
JP2001250872A (en) Semiconductor device and its manufacturing method
KR200317709Y1 (en) a radiator for a electric parts and it&#39;s mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R150 Certificate of patent or registration of utility model

Ref document number: 5921322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees