JP2019009216A - Manufacturing method of semiconductor device and semiconductor device - Google Patents
Manufacturing method of semiconductor device and semiconductor device Download PDFInfo
- Publication number
- JP2019009216A JP2019009216A JP2017122168A JP2017122168A JP2019009216A JP 2019009216 A JP2019009216 A JP 2019009216A JP 2017122168 A JP2017122168 A JP 2017122168A JP 2017122168 A JP2017122168 A JP 2017122168A JP 2019009216 A JP2019009216 A JP 2019009216A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- manufacturing
- joint portion
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
Description
本開示は、モータ等の駆動回路等として使用される半導体装置の製造方法および半導体装置に関するものである。 The present disclosure relates to a method for manufacturing a semiconductor device used as a drive circuit such as a motor, and the semiconductor device.
特許文献1には、絶縁基板の導電層と半導体チップの下面とをはんだを介して接合して製造した半導体パワーモジュールが開示されている。
半導体装置を製造する際に、リフロー処理を行って基板と半導体チップとをはんだを介して接合するときに、はんだ内に含まれるフラックスガスが残留して、凝固後のはんだ内にボイドが発生するおそれがある。ここで、特許文献1においては、半導体チップと絶縁基板の導電層との間に配置したロジンレスフラックスのペースト半田を真空排気して、真空引きによる減圧の効果によるボイドの脱泡効果を促進させている。しかしながら、このような真空排気を行う為に、真空半田付け炉を用いたり、真空排気を複数回行うなど、非常に手間を要する。
When manufacturing a semiconductor device, when a reflow process is performed to join the substrate and the semiconductor chip via solder, the flux gas contained in the solder remains and voids are generated in the solidified solder. There is a fear. Here, in
そこで、本開示は上記した問題点を解決するためになされたものであり、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる半導体装置の製造方法および半導体装置を提供することを目的とする。 Therefore, the present disclosure has been made to solve the above-described problems, and a semiconductor device manufacturing method and a semiconductor device that can easily suppress generation of voids in a solder portion that joins a first member and a second member. The purpose is to provide.
上記課題を解決するためになされた本開示の一形態は、第1部材の接合部と第2部材の接合部とをはんだを介して接合する半導体装置の製造方法において、前記第1部材の接合部にて、ソルダレジストを前記第1部材の接合部の中心部と外周部との間に亘って放射状に付与すること、を特徴とする。 One form of this indication made in order to solve the said subject WHEREIN: In the manufacturing method of the semiconductor device which joins the junction part of a 1st member, and the junction part of a 2nd member via solder, joining of the said 1st member The solder resist is applied radially between the central portion and the outer peripheral portion of the joint portion of the first member.
この態様によれば、リフロー処理時に、第1部材の接合部の中心部に集まったはんだにより、はんだに内包されるガスは、ソルダレジストに沿って第1部材の接合部の中心部から外周部に向かって押しのけられて、はんだ部の外部へ送られる。そのため、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to this aspect, during the reflow process, the gas contained in the solder by the solder gathered at the center of the joint of the first member is changed from the center of the joint of the first member to the outer periphery along the solder resist. Is pushed toward the outside and sent to the outside of the solder part. Therefore, it is possible to easily suppress the generation of voids in the solder portion that joins the first member and the second member.
上記の態様においては、前記ソルダレジストを、十字状に付与すること、が好ましい。 In the above aspect, it is preferable to apply the solder resist in a cross shape.
この態様によれば、リフロー処理時に、第1部材の接合部の中心部に集まったはんだにより、はんだに内包されるガスは、十字状に付与されたソルダレジストに沿って第1部材の接合部の中心部から外周部に向かって四方に押しのけられて、はんだ部の外部へ送られる。そのため、より効果的に、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to this aspect, during the reflow process, the gas contained in the solder is collected along the solder resist provided in a cross shape by the solder collected at the center of the joint of the first member. It is pushed in all directions from the center to the outer periphery and sent to the outside of the solder part. Therefore, generation of voids in the solder portion that joins the first member and the second member can be more easily suppressed more effectively.
上記課題を解決するためになされた本開示の他の形態は、第1部材の接合部と第2部材の接合部とをはんだを介して接合する半導体装置の製造方法において、前記第1部材の接合部にて、はんだを付与してはんだ部を形成するときに、前記はんだ部の熱容量を、前記はんだ部の中心部側が外周部側よりも小さくなるようにすること、を特徴とする。 Another aspect of the present disclosure made to solve the above-described problem is a method of manufacturing a semiconductor device in which a joint portion of a first member and a joint portion of a second member are joined via solder. When the solder is applied at the joint portion to form the solder portion, the heat capacity of the solder portion is made smaller at the center side of the solder portion than at the outer peripheral side.
この態様によれば、リフロー処理時に、はんだ部は、その中心部側から凝固し始めた後、外周部側へ順に凝固し易くなる。そのため、はんだに内包されるガスは、はんだ部の中心部側から外周部側に向かって送られて、はんだ部の外部へ抜け易くなる。したがって、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to this aspect, at the time of the reflow process, after the solder portion starts to solidify from the central portion side, the solder portion is easily solidified in order toward the outer peripheral portion side. Therefore, the gas contained in the solder is sent from the central portion side of the solder portion toward the outer peripheral portion side, and easily escapes to the outside of the solder portion. Therefore, it is possible to easily suppress the generation of voids in the solder portion that joins the first member and the second member.
上記の態様においては、前記はんだ部の外形を長方形または正方形に形成し、前記はんだ部に前記外形の対角線に沿ってスリットを入れること、が好ましい。 In said aspect, it is preferable to form the external shape of the said solder part into a rectangle or a square, and to make a slit along the diagonal of the said external shape in the said solder part.
この態様によれば、はんだ部を、4つの三角形の分割はんだ部に分割できる。詳しくは、はんだ部の分割はんだ部を、はんだ部の中心部側を頂点とする三角形に形成できる。そして、これにより、はんだ部の熱容量について、はんだ部の中心部側を外周部側よりも小さくできる。 According to this aspect, the solder portion can be divided into four triangular divided solder portions. Specifically, the divided solder portion of the solder portion can be formed into a triangle having the vertex at the center side of the solder portion. And thereby, about the heat capacity of a solder part, the center part side of a solder part can be made smaller than the outer peripheral part side.
上記の態様においては、前記スリットの部分にソルダレジストを付与すること、が好ましい。 In the above aspect, it is preferable to apply a solder resist to the slit portion.
この態様によれば、リフロー処理時に、はんだ部の中心部にはんだが集まっても、はんだに内包されるガスがソルダレジストに沿って、はんだ部の中心部から外周部に向かって押しのけられる。そのため、より効果的に、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to this aspect, even when the solder collects at the center of the solder portion during the reflow process, the gas contained in the solder is pushed along the solder resist from the center of the solder portion toward the outer peripheral portion. Therefore, generation of voids in the solder portion that joins the first member and the second member can be more easily suppressed more effectively.
上記の態様においては、前記第1部材の接合部は基板に設けられた電極部であり、前記第2部材の接合部は電子部品に設けられた電極部であること、が好ましい。 In the above aspect, it is preferable that the joint portion of the first member is an electrode portion provided on a substrate, and the joint portion of the second member is an electrode portion provided on an electronic component.
この態様によれば、基板の電極部と電子部品の電極部を接合するはんだ部内におけるボイドの発生を容易に抑制できる。そのため、電子部品で発生した熱をはんだ部を介して放熱させる際に、この放熱を阻害するボイドによる熱膨張が加わり難くなるので、接合品質を維持できる。このように、この態様によれば、基板の電極部と電子部品の電極部が接合する部分において、はんだ接合の寿命向上と放熱性能の向上を図ることができる。 According to this aspect, generation | occurrence | production of the void in the solder part which joins the electrode part of a board | substrate and the electrode part of an electronic component can be suppressed easily. Therefore, when heat generated in the electronic component is radiated through the solder portion, it is difficult for thermal expansion due to voids that inhibit the heat radiation to be added, so that the bonding quality can be maintained. Thus, according to this aspect, it is possible to improve the life of the solder joint and the heat dissipation performance at the portion where the electrode portion of the substrate and the electrode portion of the electronic component are joined.
上記課題を解決するためになされた本開示の他の形態は、第1部材の接合部と第2部材の接合部とがはんだを介して接合された半導体装置において、前記第1部材の接合部にて、ソルダレジストを前記第1部材の接合部の中心部と外周部との間に亘って放射状に付与して形成されたソルダレジスト部を備えていること、を特徴とする。 Another aspect of the present disclosure made in order to solve the above problem is that in the semiconductor device in which the joint portion of the first member and the joint portion of the second member are joined via solder, the joint portion of the first member The solder resist portion is formed by applying the solder resist radially between the central portion and the outer peripheral portion of the joint portion of the first member.
この態様によれば、リフロー処理時に、第1部材の接合部の中心部に集まったはんだにより、はんだに内包されるガスは、ソルダレジストに沿って第1部材の接合部の中心部から外周部に向かって押しのけられて、はんだ部の外部へ送られる。したがって、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to this aspect, during the reflow process, the gas contained in the solder by the solder gathered at the center of the joint of the first member is changed from the center of the joint of the first member to the outer periphery along the solder resist. Is pushed toward the outside and sent to the outside of the solder part. Therefore, it is possible to easily suppress the generation of voids in the solder portion that joins the first member and the second member.
上記課題を解決するためになされた本開示の他の形態は、第1部材の接合部と第2部材の接合部とがはんだを介して接合された半導体装置において、前記第1部材の接合部にて、はんだが付与されたはんだ部を備えており、前記はんだ部の熱容量は、前記はんだ部の中心部側が外周部側よりも小さいこと、を特徴とする。 Another aspect of the present disclosure made in order to solve the above problem is that in the semiconductor device in which the joint portion of the first member and the joint portion of the second member are joined via solder, the joint portion of the first member The solder part is provided with a solder part, and the heat capacity of the solder part is smaller at the center part side than the outer peripheral part side.
この態様によれば、リフロー処理時に、はんだ部は、その中心部側から凝固し始めた後、外周部側へ順に凝固する。そのため、はんだに内包されるガスは、はんだ部の中心部側から外周部側に向かって送られて、はんだ部の外部へ抜け易くなる。したがって、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to this aspect, at the time of the reflow process, the solder portion starts to solidify from the central portion side, and then solidifies sequentially to the outer peripheral portion side. Therefore, the gas contained in the solder is sent from the central portion side of the solder portion toward the outer peripheral portion side, and easily escapes to the outside of the solder portion. Therefore, it is possible to easily suppress the generation of voids in the solder portion that joins the first member and the second member.
本開示の半導体装置の製造方法および半導体装置によれば、第1部材と第2部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。 According to the semiconductor device manufacturing method and the semiconductor device of the present disclosure, it is possible to easily suppress the generation of voids in the solder portion that joins the first member and the second member.
<第1実施形態>
本開示に係る実施形態である半導体装置および半導体装置の製造方法について、図面を参照しながら詳細に説明する。
<First Embodiment>
A semiconductor device and a method for manufacturing the semiconductor device according to an embodiment of the present disclosure will be described in detail with reference to the drawings.
図1に示すように、半導体装置1は、プリント基板10と、当該プリント基板10に実装された半導体チップ(電子部品)としてパワー素子(MOSFET、トランジスタ)11およびIC(集積回路)12(例えば、放熱端子付き)などを有する。
As shown in FIG. 1, the
ここで、プリント基板10と、パワー素子11およびIC12との接合部分において、図2と図3に示すように、プリント基板10の上に、パターン13(銅箔)とソルダレジスト部14aが設けられている。そして、ソルダレジスト部14aの開口部にてパターン13により形成される電極パッド15(大型ランド)の上に、はんだ部16を介して、パワー素子11またはIC12が設けられている。すなわち、図2に示すように、プリント基板10に設けられた電極パッド15(電極部)と、パワー素子11に設けられた電極パッド17(電極部、例えばゲート端子やソース端子に対して比較的面積の大きなドレイン端子)とが、はんだ部16を介して接合している。また、図3に示すように、プリント基板10に設けられた電極パッド15と、IC12に設けられた電極パッド18(電極部)とが、はんだ部16を介して接合している。
Here, as shown in FIGS. 2 and 3, a pattern 13 (copper foil) and a
なお、プリント基板10に設けられた電極パッド15は、「第1部材の接合部」の一例である。また、パワー素子11に設けられた電極パッド17やIC12に設けられた電極パッド18は、「第2部材の接合部」の一例である。また、電極パッド15はプリント基板10におけるパワー素子11やIC12が実装される側の面に設けられ、電極パッド17,18はパワー素子11やIC12におけるプリント基板10が配置される側の面に設けられている
The
次に、半導体装置1の製造方法について説明する。なお、プリント基板10とパワー素子11との接合部分(図2参照)と、プリント基板10とIC12の接合部分(図3参照)とは、その構造および接合方法がほぼ共通するので、以下、プリント基板10とパワー素子11との接合部分を代表して説明する。
Next, a method for manufacturing the
本実施形態では、半導体装置1の製造方法において、リフロー処理によりプリント基板10の電極パッド15とパワー素子11の電極パッド17とをはんだを介して接合する。なお、ここでいうリフロー処理とは、プリント基板10にはんだペースト(はんだの粉末にフラックスを加えて、適当な粘度にしたもの)を印刷し、その上にパワー素子11を載せてから熱を加えてはんだを溶かす処理である。
In the present embodiment, in the method for manufacturing the
ここで、リフロー処理によりプリント基板10とパワー素子11とをはんだを介して接合する際において、従来は、接合後のはんだ内でボイドが発生するおそれがあった。その理由として、はんだが放熱性の高い周囲から凝固し始め、はんだの中心部内に発生したフラックス揮発成分(フラックスガス)が外部へ抜け難くなることが考えられる。そして、このようにはんだ内でボイドが発生すると、パワー素子11で発生した熱をはんだを介して放熱させる際に、この放熱を阻害するボイドによる熱膨張が加わり、接合品質(はんだ強度(繰り返し強度を含む))の低下を招いてしまう。そのため、プリント基板10とパワー素子11の接合部分において、はんだ接合の寿命や放熱性能が低下してしまう。
Here, when joining the printed
そこで、本実施形態では、リフロー処理を行う前に、図4に示すように、プリント基板10の電極パッド15において、ソルダレジストを十字状に塗布(付与)して、ソルダレジスト部14bを十字状に形成する。詳しくは、図4に示すように、ソルダレジスト部14bを、直交する2つの直線が電極パッド15の中心部15aで交わるようにして、十字状に形成する。
Therefore, in the present embodiment, before performing the reflow process, as shown in FIG. 4, the solder resist is applied (applied) in a cross shape on the
なお、本実施形態では、後述するリフロー処理時にはんだペーストが電極パッド15の外側に流れないようにするために、電極パッド15の外周部15bの外側の部分にソルダレジスト部14aを形成している。また、図4において、説明の便宜上、ソルダレジスト部14bがハッチングで示されている。
In the present embodiment, the solder resist
また、リフロー処理を行う前に、図4に示すように、プリント基板10の電極パッド15にて、はんだペーストを印刷(付与)する。このとき、はんだペーストが印刷されたはんだ部16において、はんだ部16の外形を正方形に形成し、このはんだ部16に十字状のスリット19(隙間、切れ目)を入れておく。そして、これにより、はんだ部16は、4つの正方形の分割はんだ部20に分割されている。さらに、本実施形態においては、ソルダレジストがスリット19の部分に塗布されており、これにより、前記のようにソルダレジスト部14bが十字状に形成されている。
Also, before performing the reflow process, as shown in FIG. 4, a solder paste is printed (applied) on the
なお、ここでいう「はんだ部16の外形」とは、スリット19を挟んで配置された4つの正方形の分割はんだ部20が配置される領域の外形であり、詳しくは、4つの分割はんだ部20の外周部20aを繋げて形成される形状である。また、図4において、説明の便宜上、分割はんだ部20(はんだ部16)がハッチングで示されている。
Here, the “outer shape of the
そして、前記のように、プリント基板10の電極パッド15にてソルダレジスト部14bとはんだ部16を形成した後、電極パッド15と電極パッド17との間にはんだ部16を挟むようにしてプリント基板10とパワー素子11とを重ねて、リフロー処理を行う。
As described above, after forming the solder resist
すると、リフロー処理時に、各分割はんだ部20にて融解したはんだペーストは、パワー素子11の電極パッド17との間で発生する表面張力により、電極パッド15の中心部15a(すなわち、はんだ部16の中心部16a)に集まり易い。ここで、はんだペーストは、ソルダレジスト部14bには接合し難い。そのため、電極パッド15の中心部15aに集まったはんだペーストにより、はんだペーストに内包されるガス(フラックスガス)は、十字状に形成されたソルダレジスト部14b(スリット19)に沿って電極パッド15の中心部15aから外周部15bに向かって四方へ押しのけられて、はんだ部16の外部へ送られる。したがって、はんだ部16内におけるボイドの発生を容易に抑制できる。
Then, the solder paste melted in each divided
そして、このようにボイドの発生を容易に抑制できるので、パワー素子11で発生した熱をはんだ部16を介して放熱させる際に、この放熱を阻害するボイドによる熱膨張が加わり難くなり、接合品質(はんだ強度(繰り返し強度を含む))を維持できる。このように、本実施形態によれば、プリント基板10とパワー素子11の接合部分において、はんだ接合の寿命向上と放熱性能の向上を図ることができる。
And since generation | occurrence | production of a void can be suppressed easily in this way, when dissipating the heat | fever which generate | occur | produced in the
なお、プリント基板10の電極パッド15において、ソルダレジストをX字状に塗布して、ソルダレジスト部14bをX字状に形成してもよい。または、電極パッド15において、ソルダレジストを、十字状またはX字状のように2つの直線が交わる形状以外に、3つ以上の直線が一点で交わる形状に塗布してもよい。このように、ソルダレジストを、電極パッド15の中心部15aと外周部15bとの間に亘って放射状に塗布して、ソルダレジスト部14bを放射状に形成してもよい。なお、このとき、電極パッド15において、ソルダレジストが塗布されていない部分に、はんだペーストを印刷する。
In addition, in the
<第2実施形態>
次に、第2実施形態について説明するが、第1実施形態と同等の構成要素については、同一の符号を付して説明を省略し、異なった点を中心に述べる。
Second Embodiment
Next, the second embodiment will be described. The same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different points will be mainly described.
本実施形態では、リフロー処理を行う前に、プリント基板10の電極パッド15において、はんだ部16を形成するときに、はんだ部16の熱容量(熱マス)を、はんだ部16の中心部16a側が外周部16b側よりも小さくなるようにする。このようにして、本実施形態では、はんだ部16において、その熱容量分配を調整する。
In the present embodiment, when the
具体的には、図8に示すように、はんだ部16に、当該はんだ部16の中心で交わるX字状のスリット19を入れる。すなわち、はんだ部16の外形を長方形に形成し、このはんだ部16に当該はんだ部16の外形の対角線に沿ってスリット19を入れる。そして、これにより、はんだ部16は、4つの三角形の分割はんだ部21に分割される。詳しくは、分割はんだ部21は、はんだ部16の中心部16a側(電極パッド15の中心部15a側)を頂点とする三角形に形成されている。このようにして、はんだ部16において、分割はんだ部21の幅δについて、中心部16aから外周部16bに向かって徐々に大きくし、中心部16a側を外周部16b側よりも小さくする。
Specifically, as shown in FIG. 8, an
なお、はんだ部16の外形は、長方形ではなく、正方形に形成されていてもよい。なお、ここでいう「はんだ部16の外形」とは、スリット19を挟んで配置された4つの三角形の分割はんだ部21が配置される領域の外形であり、詳しくは、4つの分割はんだ部21の外周部21aを繋げて形成される形状である。また、図8において、説明の便宜上、分割はんだ部21はハッチングで示されている。
Note that the outer shape of the
そして、このようにプリント基板10の電極パッド15にてはんだ部16を形成した後、第1実施形態と同様に、リフロー処理を行う。
And after forming the
すると、はんだ部16(の分割はんだ部21)の熱容量について中心部16a側が外周部16b側よりも小さいので、はんだ部16の放熱性は中心部16a側が外周部16b側よりも高くなる。そのため、リフロー処理時に、はんだ部16を形成するはんだペーストは、中心部16a側から凝固し始めた後、外周部16b側へ順に凝固し易くなる。したがって、はんだペーストに内包されるガスは、はんだ部16の中心部16a側から外周部16b側に向かって送られて、はんだ部16の外部へ抜け易くなる。ゆえに、はんだ部16内におけるボイドの発生を容易に抑制できる。
Then, since the
<第3実施形態>
次に、第3実施形態について説明するが、第1,2実施形態と同等の構成要素については、同一の符号を付して説明を省略し、異なった点を中心に述べる。本実施形態では、リフロー処理を行う前に、前記の第2実施形態を行うことに加えて、図9に示すように、プリント基板10の電極パッド15において、スリット19の部分にソルダレジストを塗布して、X字状のソルダレジスト部14bを形成する。これにより、リフロー処理時に、はんだ部16の中心部16aにはんだペーストが集まっても、はんだペーストに内包されるガスがソルダレジスト部14bに沿って、はんだ部16の中心部16aから外周部16bに向かって押しのけられる。そのため、はんだ部16内におけるボイドの発生を容易に抑制できる。なお、図9において、説明の便宜上、ソルダレジスト部14bはハッチングで示されている。
<Third Embodiment>
Next, the third embodiment will be described. The same components as those in the first and second embodiments are denoted by the same reference numerals, description thereof will be omitted, and different points will be mainly described. In the present embodiment, before performing the reflow process, in addition to performing the second embodiment, a solder resist is applied to the
なお、上記した実施の形態は単なる例示にすぎず、本開示を何ら限定するものではなく、その要旨を逸脱しない範囲内で種々の改良、変形が可能であることはもちろんである。 It should be noted that the above-described embodiment is merely an example, and does not limit the present disclosure in any way, and various improvements and modifications can be made without departing from the scope of the present invention.
1 半導体装置
10 プリント基板
11 パワー素子(半導体チップ)
12 IC(半導体チップ)
13 パターン(銅箔)
14a ソルダレジスト部
14b ソルダレジスト部
15 電極パッド
15a 中心部
15b 外周部
16 はんだ部
16a 中心部
16b 外周部
17 電極パッド
18 電極パッド
19 スリット
20 分割はんだ部
20a 外周部
21 分割はんだ部
21a 外周部
δ 幅
DESCRIPTION OF
12 IC (semiconductor chip)
13 patterns (copper foil)
14a Solder resist
Claims (8)
前記第1部材の接合部にて、ソルダレジストを前記第1部材の接合部の中心部と外周部との間に亘って放射状に付与すること、
を特徴とする半導体装置の製造方法。 In the method of manufacturing a semiconductor device in which the joint portion of the first member and the joint portion of the second member are joined via solder,
Applying a solder resist radially between the central portion and the outer periphery of the joint portion of the first member at the joint portion of the first member;
A method of manufacturing a semiconductor device.
前記ソルダレジストを、十字状に付与すること、
を特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1,
Applying the solder resist in a cross shape;
A method of manufacturing a semiconductor device.
前記第1部材の接合部にて、はんだを付与してはんだ部を形成するときに、
前記はんだ部の熱容量を、前記はんだ部の中心部側が外周部側よりも小さくなるようにすること、
を特徴とする半導体装置の製造方法。 In the method of manufacturing a semiconductor device in which the joint portion of the first member and the joint portion of the second member are joined via solder,
When forming the solder portion by applying solder at the joint portion of the first member,
The heat capacity of the solder part is set so that the center part side of the solder part is smaller than the outer peripheral part side,
A method of manufacturing a semiconductor device.
前記はんだ部の外形を長方形または正方形に形成し、
前記はんだ部に前記外形の対角線に沿ってスリットを入れること、
を特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 3,
Form the outer shape of the solder part into a rectangle or square,
Slitting the solder part along the diagonal of the outer shape;
A method of manufacturing a semiconductor device.
前記スリットの部分にソルダレジストを付与すること、
を特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 4,
Applying a solder resist to the slit portion;
A method of manufacturing a semiconductor device.
前記第1部材の接合部は基板に設けられた電極部であり、
前記第2部材の接合部は電子部品に設けられた電極部であること、
を特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of any one of Claim 1 thru | or 5,
The joint portion of the first member is an electrode portion provided on the substrate,
The joint part of the second member is an electrode part provided in an electronic component;
A method of manufacturing a semiconductor device.
前記第1部材の接合部にて、ソルダレジストを前記第1部材の接合部の中心部と外周部との間に亘って放射状に付与して形成されたソルダレジスト部を備えていること、
を特徴とする半導体装置。 In the semiconductor device in which the joint portion of the first member and the joint portion of the second member are joined via solder,
A solder resist portion formed by radially applying a solder resist between a central portion and an outer peripheral portion of the joint portion of the first member at the joint portion of the first member;
A semiconductor device characterized by the above.
前記第1部材の接合部にて、はんだが付与されたはんだ部を備えており、
前記はんだ部の熱容量は、前記はんだ部の中心部側が外周部側よりも小さいこと、
を特徴とする半導体装置。 In the semiconductor device in which the joint portion of the first member and the joint portion of the second member are joined via solder,
In the joint portion of the first member, a solder portion provided with solder is provided,
The heat capacity of the solder part is such that the center part side of the solder part is smaller than the outer peripheral part side,
A semiconductor device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017122168A JP2019009216A (en) | 2017-06-22 | 2017-06-22 | Manufacturing method of semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017122168A JP2019009216A (en) | 2017-06-22 | 2017-06-22 | Manufacturing method of semiconductor device and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019009216A true JP2019009216A (en) | 2019-01-17 |
Family
ID=65029743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017122168A Pending JP2019009216A (en) | 2017-06-22 | 2017-06-22 | Manufacturing method of semiconductor device and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019009216A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023223616A1 (en) * | 2022-05-17 | 2023-11-23 | 株式会社日立パワーデバイス | Semiconductor device |
-
2017
- 2017-06-22 JP JP2017122168A patent/JP2019009216A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023223616A1 (en) * | 2022-05-17 | 2023-11-23 | 株式会社日立パワーデバイス | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
JP4634230B2 (en) | Circuit boards, electronic components and electrical junction boxes | |
JP2009054846A (en) | Printed wiring substrate, and method for manufacturing electronic device | |
TWI446844B (en) | Printed circuit board and method for manufacturing a rinted circuit board | |
JP6318638B2 (en) | Printed wiring board and information processing apparatus | |
JP6094413B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2017201645A (en) | Circuit board and semiconductor integrated circuit mounting structure | |
JP2008187101A (en) | Semiconductor device and mounting structure of semiconductor device | |
JP5807145B2 (en) | Mounting structure | |
JP5213074B2 (en) | Printed wiring board and pad design method used therefor | |
JP2009081176A (en) | Insulative wiring board, semiconductor package using the same and method of manufacturing insulative semiconductor substrate | |
JP2019009216A (en) | Manufacturing method of semiconductor device and semiconductor device | |
TW201340792A (en) | Printed circuit board | |
JP5921322B2 (en) | Manufacturing method of semiconductor module | |
JP2011108814A (en) | Method of bonding surface mounting electronic component, and electronic device | |
JP6477105B2 (en) | Semiconductor device | |
JP2006319145A (en) | Metal core circuit board | |
JP5062376B1 (en) | Manufacturing method of electronic component mounting board | |
JP2018046225A (en) | Board device | |
JP2014146644A (en) | Semiconductor device and manufacturing method of the same | |
JP2008205101A (en) | Manufacturing method of electronic component mounted substrate and electronic component mounted substrate | |
JP2008226983A (en) | Printed board and electronic equipment | |
JP2019062000A (en) | Screen printing mask and printed wiring board | |
JP2008098328A (en) | Structure for surface-mounting electronic components | |
JP2010010611A (en) | Printed circuit board and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201222 |