JP2008098328A - Structure for surface-mounting electronic components - Google Patents
Structure for surface-mounting electronic components Download PDFInfo
- Publication number
- JP2008098328A JP2008098328A JP2006277128A JP2006277128A JP2008098328A JP 2008098328 A JP2008098328 A JP 2008098328A JP 2006277128 A JP2006277128 A JP 2006277128A JP 2006277128 A JP2006277128 A JP 2006277128A JP 2008098328 A JP2008098328 A JP 2008098328A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- heat sink
- printed circuit
- circuit board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
本発明は、ヒートシンク付きフラットパッケージ等の電子部品とプリント回路基板とをはんだ接合する電子部品の表面実装構造に関するものである。 The present invention relates to a surface mounting structure of an electronic component for soldering an electronic component such as a flat package with a heat sink and a printed circuit board.
電子機器の小型化、薄型化に対応して、プリント回路基板に実装される電子部品も、表面実装部品が多く、電子部品の中でもＩＣは、高密度実装、薄型実装に対応するＱＦＰ、ＱＦＮ、ＳＯＰ等の薄型、小型のフラットパッケージＩＣが多くなってきている。これらのＩＣは、通例、電極リード以外は樹脂で封止された形状でプリント回路基板に搭載される。そしてＩＣのリードは、プリント回路基板のリードランドに供給されたはんだペーストをリフロー加熱等の加熱方法により加熱溶融することではんだ接合される。 Corresponding to miniaturization and thinning of electronic devices, electronic components mounted on printed circuit boards are also many surface mount components. Among electronic components, ICs are compatible with high-density mounting and thin mounting, such as QFP, QFN, Thin and small flat package ICs such as SOP are increasing. These ICs are usually mounted on a printed circuit board in a shape sealed with resin except for electrode leads. The IC leads are soldered by heating and melting the solder paste supplied to the lead lands of the printed circuit board by a heating method such as reflow heating.
一方、電子機器の高速化に対応し、ＩＣの発熱が大きくなり、限られたスペースで効率のよい放熱効果を確保することが必要になってきている。このような状況のなかで、ＩＣの放熱対策として、ＩＣからプリント回路基板への放熱経路を設けるため以下のような実装構造を採用しているケースがある。ＩＣは、プリント回路基板と対向する位置にヒートシンクを内蔵するＩＣパッケージを採用し、プリント回路基板には、基板上のＩＣパッケージと対向する位置に放熱用のランド（サーマルランド）を設ける。そして、ＩＣのヒートシンクとプリント回路基板間にはんだや導電ペースト等の良導体で面接合する実装構造である。 On the other hand, in response to the increase in the speed of electronic equipment, the heat generated by the IC increases, and it is necessary to ensure an efficient heat dissipation effect in a limited space. Under such circumstances, there are cases where the following mounting structure is adopted as a heat dissipation measure for the IC in order to provide a heat dissipation path from the IC to the printed circuit board. The IC employs an IC package with a built-in heat sink at a position facing the printed circuit board, and the printed circuit board is provided with a land for heat dissipation (thermal land) at a position facing the IC package on the board. And, it is a mounting structure in which surface bonding is performed with a good conductor such as solder or conductive paste between the heat sink of the IC and the printed circuit board.
図９は、一従来例による電子部品の実装構造を示すもので、プリント回路基板１０１に実装される電子部品（ＱＦＮ）１０２は、半導体チップ１０３、半導体チップ１０３の熱を逃がすためのヒートシンク１０４、リード端子１０５等を有する。プリント回路基板１０１は、電子部品１０２のヒートシンク１０４に対向した領域に設けられた放熱用のサーマルランド１０６、電子部品１０２に対応するリードランド１０７等を有する。
FIG. 9 shows an electronic component mounting structure according to a conventional example. An electronic component (QFN) 102 mounted on a printed
電子部品１０２のヒートシンク１０４とこれに対向するサーマルランド１０６との隙間には、はんだ接合部１０８が設けられる。プリント回路基板１０１は、さらに、電子部品１０２のリード端子１０５のはんだ接合部１０９や、プリント回路基板１０１上に塗布されエッチングにより選択的に開口されたソルダーレジスト１１０を備えている。
A
上記構成において、電子部品１０２のヒートシンク１０４とリード端子１０５に対応した位置に、はんだペーストを供給して、電子部品１０２を搭載し、リフロー装置による加熱にてはんだ接合部１０８、１０９を形成するのが通例である。
In the above configuration, the solder paste is supplied to the position corresponding to the
ヒートシンク１０４とサーマルランド１０６とのはんだ接合部１０８の形成時、放熱用のはんだは、電子部品１０２の下面およびヒートシンク１０４とプリント回路基板１０１に挟まれた狭い空間に囲まれる。そのために、はんだの加熱溶融時、はんだ接合部１０８のはんだや、プリント回路基板１０１および電子部品１０２の樹脂部（不図示）等から発生するガスが逃げ道を失い、はんだ接合部１０８の内部にボイド（気泡）１１２が形成されてしまう。その結果、ヒートシンク１０４とサーマルランド１０６とのはんだ接合面積が減少し、放熱効果を低下させていた。
When forming the
これを解決するために特許文献１では、フラットパック形状のＩＣとプリント回路基板とのはんだ接合部内に樹脂材を設けてはんだ高さを確保する構造が提案されている。
しかし、特許文献１に開示された構成では、ヒートシンクとサーマルランド間のはんだ接合部内に樹脂材（樹脂構造体）を設けているため、はんだ接合部の形状が複雑となり、また、樹脂構造体がはんだに囲まれた構造になる。はんだ接合部を構成するはんだと樹脂構造体とでは熱膨張係数が大きく異なるため、温度サイクル等の環境下では、はんだ接合内の樹脂との境界にはんだクラックが発生し、はんだの熱疲労によって接合信頼性が低くなるという問題がある。
However, in the configuration disclosed in
本発明は、プリント回路基板と、ヒートシンクを有する電子部品との間のはんだ接合の接合信頼性を確保するとともに、放熱効果を低下させるボイドの発生を軽減できる電子部品の実装構造を提供することを目的とするものである。 The present invention provides a mounting structure for an electronic component that can secure the bonding reliability of a solder joint between a printed circuit board and an electronic component having a heat sink, and can reduce the generation of voids that reduce the heat dissipation effect. It is the purpose.
本発明の電子部品の表面実装構造は、サーマルランドを有するプリント回路基板と、前記プリント回路基板に実装される電子部品と、前記電子部品の、前記プリント回路基板の前記サーマルランドに対向する面に配設されたヒートシンクと、前記電子部品の前記ヒートシンクを前記サーマルランドにはんだ接合するヒートシンク接合部と、前記ヒートシンク接合部以外の領域において、前記ヒートシンク接合部の厚みを確保するために前記電子部品と前記プリント回路基板との間に配設された少なくとも３個の樹脂部材と、を有することを特徴とする。 The electronic component surface mounting structure according to the present invention includes a printed circuit board having a thermal land, an electronic component mounted on the printed circuit board, and a surface of the electronic component facing the thermal land of the printed circuit board. A heat sink provided, a heat sink joint for soldering the heat sink of the electronic component to the thermal land, and the electronic component for securing a thickness of the heat sink joint in a region other than the heat sink joint. And at least three resin members disposed between the printed circuit board and the printed circuit board.
電子部品とプリント回路基板間のはんだによるヒートシンク接合部の外側の領域に、はんだの厚みを確保する樹脂部材を設けて、はんだにボイドが発生するのを防ぐ。これによって、サーマルランドによる電子部品の放熱性を向上させるとともに、はんだ接合の信頼性の高い電子回路装置を提供することができる。 A resin member that secures the thickness of the solder is provided in a region outside the heat sink joint by solder between the electronic component and the printed circuit board to prevent voids from being generated in the solder. As a result, it is possible to improve the heat dissipation of the electronic component by the thermal land, and to provide an electronic circuit device having a high solder joint reliability.
本発明を実施するための最良の形態を図面に基づいて説明する。 The best mode for carrying out the present invention will be described with reference to the drawings.
（第１の実施の形態）
図１に示すように、プリント回路基板１に実装される電子部品２のヒートシンク４と、プリント回路基板１のサーマルランド６との間はヒートシンク接合部であるはんだ接合部８によってはんだ接合される。はんだ接合部８以外の領域における少なくとも３箇所以上において、プリント回路基板１上に樹脂部材１１を形成するための熱硬化樹脂あるいは紫外線硬化樹脂を一定量供給し、はんだ接合部８のはんだの加熱溶融時もしくは紫外線硬化によって硬化させる。その後、電子部品２を搭載し、電子部品２のヒートシンク４とプリント回路基板１のサーマルランド６との間に樹脂部材１１による一定の隙間を確保した状態ではんだを加熱し、ヒートシンク４を介した放熱用のはんだ接合部８を形成する。
(First embodiment)
As shown in FIG. 1, the
樹脂部材１１を設ける位置は、前述のように、ヒートシンク４と対向するプリント回路基板１との隙間領域のうちで、ヒートシンク４とサーマルランド６との隙間に形成されるはんだ接合部８以外の領域に設ける。
As described above, the position where the
したがって、はんだ接合部内に樹脂部材を設けた場合のように、はんだ接合部と樹脂部材との境界にクラックが発生して接合信頼性が低くなるという問題は発生しない。 Therefore, unlike the case where the resin member is provided in the solder joint portion, there is no problem that the crack is generated at the boundary between the solder joint portion and the resin member and the joint reliability is lowered.
樹脂部材の数は同じ高さの樹脂部材を少なくとも３箇所に設けて、樹脂を加熱あるいは紫外線にて硬化させ、電子部品をマウントすることで、電子部品のヒートシンクとプリント回路基板のサーマルランドとの間に所望の厚みのはんだ接合部を形成することができる。 The number of resin members is the same as that of the resin member, and the resin is heated or cured with ultraviolet rays, and the electronic component is mounted, so that the heat sink of the electronic component and the thermal land of the printed circuit board A solder joint having a desired thickness can be formed therebetween.
このように、はんだ接合部の厚みを確保するための樹脂部材の高さは、以下の要件を満たす必要がある。 Thus, the height of the resin member for ensuring the thickness of the solder joint portion needs to satisfy the following requirements.
電子部品のヒートシンクに対向するサーマルランド上に供給されたはんだペーストは、はんだ接合部形成のための加熱により溶融してサーマルランド領域にぬれ広がる。とともに、はんだペースト内の溶媒分等の揮発成分は蒸発し、供給はんだ量（体積）より実際のはんだ接合部の量（体積）は減少する。また、溶融した状態のはんだ高さは、電子部品の重量により、はんだ供給時の高さより低くなる。したがって、樹脂部材の高さは、このはんだ高さが供給時の高さより低くなることを考慮し、溶融後のはんだ接合部のはんだ高さ（厚み）以上ではんだ接合が可能な高さに設定する必要がある。 The solder paste supplied on the thermal land facing the heat sink of the electronic component is melted by heating for forming a solder joint and spreads in the thermal land region. At the same time, volatile components such as the solvent in the solder paste are evaporated, and the actual amount (volume) of the solder joint portion is reduced from the supplied amount (volume) of the supplied solder. Also, the molten solder height is lower than the height at the time of supplying the solder due to the weight of the electronic component. Therefore, considering the fact that the height of the resin member is lower than the height at the time of supply, the height of the resin member is set to a height at which soldering can be performed at or above the solder height (thickness) of the solder joint after melting. There is a need to.
上記要件を考慮した樹脂部材を電子部品のヒートシンクとプリント回路基板の隙間に設けた状態で、電子部品を搭載し、プリント回路基板のサーマルランドに供給したはんだを加熱する。サーマルランドのはんだは、ヒートシンクとサーマルランド間に密閉されることなく、はんだ上面からガスを逃がす経路（隙間）を確保できる。このようにして、電子部品のヒートシンクとプリント回路基板のサーマルランドとのはんだ接合部８内のボイドの発生を低減することができる。
The electronic component is mounted in a state where the resin member considering the above requirements is provided in the gap between the heat sink of the electronic component and the printed circuit board, and the solder supplied to the thermal land of the printed circuit board is heated. The solder of the thermal land can secure a path (gap) for allowing gas to escape from the upper surface of the solder without being sealed between the heat sink and the thermal land. In this way, the generation of voids in the
図１ないし図３は実施例１を示すもので、図１はその断面図である。また、図２は、電子部品２をプリント回路基板１に実装する前の状態を示す断面図、図３は、プリント回路基板１の実装面の構成を示す平面図である。
1 to 3 show a first embodiment, and FIG. 1 is a sectional view thereof. 2 is a cross-sectional view showing a state before the
プリント回路基板１に搭載するＱＦＮ形状の電子部品（ＩＣ）２は、その中に配設された半導体チップ３、半導体チップ３の熱を逃がすためのヒートシンク４、リード５等を有する。プリント回路基板１は、電子部品２のヒートシンク４に対向する領域に設けられたサーマルランド６、電子部品２のリード５に対応する実装面上のリードランド７等を有する。電子部品２のヒートシンク４と、これに対向するサーマルランド６との隙間には、はんだ接合部８が形成され、電子部品２のリード５とプリント回路基板１のリードランド７との間には、はんだ接合部９が形成される。プリント回路基板１上に塗布され、パターニングされたソルダーレジスト１０の上には、電子部品２との隙間に位置するように、熱硬化樹脂で形成された樹脂部材１１が少なくとも３個、好ましくは４個配設される。なお、図３における破線は、プリント回路基板１に搭載される電子部品２の外形を表す。
A QFN-shaped electronic component (IC) 2 mounted on the printed
このようにプリント回路基板１は、電子部品２のリード５と対向する位置にリードランド７を備え、ヒートシンク４と対向する領域には、放熱用のサーマルランド６が設けてある。プリント回路基板１に搭載する電子部品２の、プリント回路基板１と対向する面は、電子部品２の樹脂部面と、ヒートシンク４の表面およびリード５の下面との間に段差が少ない（１０μｍ以下）ＱＦＮ形状である。一方、プリント回路基板１のヒートシンク４と対向する領域には、ソルダーレジスト１０をパターニングして、はんだ接合部８のための開口が形成される。
As described above, the printed
図３に示すように、互いに対向するプリント回路基板１と電子部品２の隙間領域内で、放熱用のはんだ接合部８以外の４隅に熱硬化樹脂の樹脂部材１１を配設する構成が望ましい。
As shown in FIG. 3, a configuration in which
実装方法は以下の通りである。まず、プリント回路基板１上のサーマルランド６とリードランド７に対応するようにスクリーン印刷法等によりはんだ接合部８、９を形成するためのはんだペーストを供給する。
The implementation method is as follows. First, solder paste for forming
次に、ヒートシンク４に対応するはんだ接合部８を除く領域の４隅４箇所に熱硬化樹脂をディスペンサ（不図示）にて一定量を供給する。なお、樹脂の供給方法は、はんだ接合部８、９に対するはんだ供給を妨げず、高さ設定に問題なければ、スクリーン印刷による供給方法でもかまわない。
Next, a fixed amount of thermosetting resin is supplied to the four corners of the region excluding the
続いて、電子部品２のヒートシンク４およびリード５と、プリント回路基板１のサーマルランド６とリードランド７を位置決めした後に、ＩＣマウンタ等搭載装置により電子部品２をプリント回路基板１に搭載する。その際、搭載圧および搭載位置（実装面に垂直方向）を調整、制御することで、プリント回路基板１の実装面に均等にかかるように電子部品２を搭載する。この間、プリント回路基板１上の４隅４箇所に設けた樹脂部材１１により、電子部品２のヒートシンク４とプリント基板１のサーマルランド６との間に一定の隙間を保つことができる。
Subsequently, after positioning the
４隅の樹脂部材１１の高さを一定にすることにより、電子部品２をプリント回路基板１と平行に実装できる。これによって、はんだ接合部８の厚みのばらつきを軽減できるとともに、各リード５のはんだ接合部９の厚みのばらつきも軽減できる。したがって、接合厚の偏りによる放熱性の偏りや、リード接合厚が部分的に厚くなったり薄くなったりすることによるはんだ接合の信頼性の低下を軽減できる。
By making the heights of the
また、はんだ溶融による体積減少を考慮し、樹脂部材１１の高さを、はんだ溶融後のはんだ接合部８の厚みと同じ高さかそれ以上の高さに設定する。リード５のはんだ接合部９の高さについては、熱抵抗が低く導通抵抗が低いという条件を満たすように設定する。はんだの加熱溶融工程において樹脂部材１１の熱硬化樹脂が硬化し、ヒートシンク２とプリント回路基板１との間に一定の隙間を設けることができる。このようにして、はんだの加熱溶融により発生するガスや、プリント回路基板１の吸湿水分の蒸発などはんだ接合部８で発生する気体の逃げ道を確保することが可能となり、ボイド発生を低減できる。なお、樹脂部材１１の高さは、プリント回路基板１のソルダーレジスト１０の構造やリード５の形状（厚さ）にもよるが、３０μｍから２００μｍの隙間を確保するように設定するのが好ましい。
Further, in consideration of volume reduction due to solder melting, the height of the
樹脂部材をはんだ接合部内に設けた場合のように、はんだと樹脂部材１１との境界にクラックが発生して進展して接合信頼性が低くなるという問題は発生しない。
As in the case where the resin member is provided in the solder joint portion, there is no problem that a crack is generated at the boundary between the solder and the
また、樹脂部材１１の高さをはんだ接合部８の厚み以上に設定することで、電子部品２の沈み込みを抑えることができ、かつ、リード５のはんだ接合部９の熱疲労特性を改善することができる。
Moreover, by setting the height of the
図４は実施例２を示す平面図であり、実施例１とは、プリント回路基板１に設けた樹脂部材２１が紫外線硬化樹脂であり、破線で示す電子部品の外縁に近接する４隅に配設されている点が異なるのみである。
FIG. 4 is a plan view showing the second embodiment. In the first embodiment, the
樹脂部材２１が紫外線硬化樹脂であるので、熱硬化樹脂製の場合に比較して、紫外線による硬化によりリフロー加熱前に短時間で硬化することができる。すなわち、電子部品のマウント条件、リフロー加熱条件の設定の自由度が広がる。
Since the
実施例１と同様に、樹脂部材２１によって電子部品のヒートシンクとプリント回路基板１の隙間を確保ことができるので、はんだ溶融により発生するガスの逃げ道を確保でき、はんだ接合部８にボイドが発生するのを防ぐことができる。
As in the first embodiment, the gap between the heat sink of the electronic component and the printed
（第２の実施の形態）
図５に示すように、電子部品２に対向するプリント回路基板１上で、電子部品２のヒートシンク４のはんだ接合部８と、リード５のはんだ接合部９を形成する領域以外の領域に、少なくとも３個のランド３１ａを設ける。次に、各ランド３１ａに一定量のはんだ３１ｂを供給し、はんだ３１ｂを供給したランド３１ａにはんだと濡れ性の良好な金属製のワイヤ片（突起部材）３１ｃを搭載して、電子部品２を位置決めする。
(Second Embodiment)
As shown in FIG. 5, on the printed
はんだ接合部８、９のはんだを加熱溶融することにより、ワイヤ片３１ｃはランド３１ａ上にはんだ３１ｂで固定される。プリント回路基板１のサーマルランド６と電子部品２のヒートシンク４の間の隙間は、はんだの加熱溶融時に電子部品２が自重により沈み込むが、一定径を有するワイヤ片３１ｃにより規制される。これによって、ヒートシンク４とサーマルランド６との間のはんだ接合部８の厚みを確保することができる。ワイヤ片３１ｃはサーマルランド６とヒートシンク４とのはんだ接合部８以外の領域に設けられているため、はんだ接合部８に不良が発生することはない。はんだ接合部８の厚みを確保するためのワイヤ径は、以下の要件を満たす必要がある。
By heating and melting the solder of the
サーマルランド６上に供給されたはんだペーストは、はんだ接合のための加熱により溶融されサーマルランド領域に濡れ広がる。それとともに、はんだペースト内の溶媒分等の揮発成分は蒸発するので実際のはんだ接合量（体積）は供給はんだ量（体積）より減少する。また、はんだ高さは、電子部品２の自重による沈み込みにより供給された高さよりは低くなる。したがって、ワイヤ片３１ｃの径は、このはんだ高さが供給はんだ高さより低くなることを考慮して、溶融後のはんだ高さ以上ではんだ接合が形成可能な大きさに設定する必要がある。
The solder paste supplied on the
サーマルランド６上に供給したはんだは、はんだの加熱溶融の過程でヒートシンク４とサーマルランド６に密閉されることなく、サーマルランド上のはんだ上面からガスを逃がす経路（隙間）を確保できる。このようにして、はんだ接合部８内のボイドの発生を抑えることができる。
The solder supplied onto the
図５ないし図７は実施例３を示すもので、図５はその断面図である。また、図６は、電子部品２をプリント回路基板１に実装する前の状態を示す断面図、図７は、プリント回路基板１の実装面の構成を示す平面図である。
5 to 7 show a third embodiment, and FIG. 5 is a sectional view thereof. FIG. 6 is a cross-sectional view showing a state before the
プリント回路基板１に搭載するＱＦＮ形状の電子部品（ＩＣ）２は、その中に配設された半導体チップ３、半導体チップ３の熱を逃がすためのヒートシンク４、リード５等を有する。プリント回路基板１は、電子部品２のヒートシンク４に対向する領域に設けられたサーマルランド６、電子部品２のリード５に対応する実装面上のリードランド７等を有する。電子部品２のヒートシンク４と、これに対向するサーマルランド６との隙間には、はんだ接合部８が形成され、電子部品２のリード５とプリント回路基板１のリードランド７との間には、はんだ接合部９が形成される。
A QFN-shaped electronic component (IC) 2 mounted on the printed
パターニングされたソルダーレジスト１０の上には、電子部品２との隙間に位置するように、ワイヤ片３１ｃが設けられる。ワイヤ片３１ｃに対応するように、プリント回路基板１上にはランド３１ａが形成され、はんだ３１ｂが供給される。なお、図７における破線は、プリント回路基板１に搭載される電子部品２の外形を示す。
On the patterned solder resist 10, a
このようにプリント回路基板１は、電子部品２のリード５と対向する位置にリードランド７を備え、電子部品２のヒートシンク４と対向する領域には、放熱用のサーマルランド６が設けてある。プリント回路基板１に搭載する電子部品２のプリント回路基板１と対向する面は、電子部品２の樹脂部面と、ヒートシンク４の表面およびリード５の下面との間に段差が少ない（１０μｍ以下）ＱＦＮ形状である。一方、プリント回路基板１のヒートシンク４と対向する領域には、ソルダーレジスト１０をパターニングして、放熱用のはんだ接合部８のための開口が形成される。プリント回路基板１上の、はんだ接合部８以外の４隅に設けられたランド３１ａにワイヤ片３１ｃが配設される。
As described above, the printed
実装方法は以下の通りである。まず、プリント回路基板１のサーマルランド６とリードランド７とワイヤ片３１ｃのランド３１ａに対応するようにスクリーン印刷法等によりはんだペーストを供給する。
The implementation method is as follows. First, a solder paste is supplied by a screen printing method or the like so as to correspond to the
次に、はんだ接合部８を除く領域の４隅４箇所に配置されたランド３１ａにワイヤ片３１ｃをマウンタ等により搭載する。次に、電子部品２をプリント回路基板１に搭載し、はんだを加熱してはんだ接合部８等を形成する。
Next, the
上記構成によれば、はんだの加熱溶融による電子部品２の沈み込みを抑えることができるとともに、ワイヤ片３１ｃの径により電子部品２のヒートシンク４とプリント回路基板１との間に一定の隙間を保つことができる。このように、ワイヤ片３１ｃの径により、はんだ高さを制御することができる。
According to the above configuration, sinking of the
はんだ溶融による体積減少を考慮し、ワイヤ片３１ｃの径は、はんだ溶融後のはんだ接合部８の厚みと同じかそれ以上の太さで、かつ、リード５のはんだ接合部９の厚みについて熱抵抗が低く導通抵抗が低いという条件を満たすワイヤ径に設定する。
In consideration of volume reduction due to solder melting, the diameter of the
このようにして、はんだの加熱溶融過程で発生するガスや、プリント回路基板１の吸湿水分の蒸発などによりはんだ接合部８で発生する気体の逃げ道を確保することが可能となり、はんだ接合部８内のボイド発生を低減できる。
In this way, it is possible to secure an escape path for gas generated in the
また、４隅４箇所のランド３１ａに供給するはんだ量を一定にして、ワイヤ片３１ｃのワイヤ径を一定にすることにより、電子部品２をプリント回路基板１と平行に実装できる。これによって、はんだ接合部８の厚みのばらつきや、各リード５のはんだ接合部９の厚みのばらつきを低減し、放熱性の偏りおよびはんだ接合信頼性の低下を防止できる。
Further, the
なお、ワイヤ径の設定としては、プリント回路基板１上に塗布したソルダーレジスト１０の構造やリード５の形状（厚さ）にもよるが、３０μｍから２００μｍの隙間を確保するのが好適である。
The setting of the wire diameter depends on the structure of the solder resist 10 applied on the printed
図８は実施例４を示すもので、実施例３とは、はんだ接合部８の厚みを確保するために、ランド４１ａ、はんだ４１ｂ、球形部材（突起部材）４１ｃを設けた点のみが異なる。
FIG. 8 shows Example 4, which differs from Example 3 only in that lands 41a,
球形部材４１ｃは、実施例３のワイヤ片３１ｃに比較して、接合面積が小さいため、はんだ４１ｂの溶融による電子部品２のセルフアライン効果が期待できる。
Since the
球形部材４１ｃによって、電子部品２のヒートシンク４とプリント回路基板１のサーマルランド６の隙間を確保できるので、はんだ溶融により発生するガスの逃げ道を維持し、はんだ接合部８内のボイド発生を低減できる。
Since the gap between the
なお、ボール状の球形部材４１ｃは、表面のはんだ濡れ性が良好で、はんだ加熱溶融時の熱による変化がなければ、球状の樹脂にスズメッキ等のはんだ濡れ性の良好な金属の表面処理を施した構造体でもかまわない。
The ball-shaped
上記実施例１ないし４においては、電子部品がＱＦＮであるが、ヒートシンク面とリード面に段差を有するＱＦＰ、ＳＯＰ形状の電子部品でもかまわない。 In the first to fourth embodiments, the electronic component is QFN, but it may be a QFP or SOP shaped electronic component having a step between the heat sink surface and the lead surface.
１ プリント回路基板
２ 電子部品
３ 半導体チップ
４ ヒートシンク
５ リード
６ サーマルランド
７ リードランド
８ はんだ接合部（ヒートシンク部）
９ はんだ接合部（リード部）
１０ ソルダーレジスト
１１、２１ 樹脂部材
３１ｃ ワイヤ片
４１ｃ 球形部材
DESCRIPTION OF
9 Solder joint (lead)
10 Solder resist 11, 21
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006277128A JP2008098328A (en) | 2006-10-11 | 2006-10-11 | Structure for surface-mounting electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006277128A JP2008098328A (en) | 2006-10-11 | 2006-10-11 | Structure for surface-mounting electronic components |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008098328A true JP2008098328A (en) | 2008-04-24 |
Family
ID=39380875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006277128A Pending JP2008098328A (en) | 2006-10-11 | 2006-10-11 | Structure for surface-mounting electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008098328A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012042437A (en) * | 2010-08-23 | 2012-03-01 | Ckd Corp | Thermal type flowmeter and method for manufacturing thermal type flowmeter |
| JP2018006655A (en) * | 2016-07-06 | 2018-01-11 | 株式会社デンソー | Electronic device |
| JP2019165045A (en) * | 2018-03-19 | 2019-09-26 | 日本電気株式会社 | Mounting board and mounting structure |
-
2006
- 2006-10-11 JP JP2006277128A patent/JP2008098328A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012042437A (en) * | 2010-08-23 | 2012-03-01 | Ckd Corp | Thermal type flowmeter and method for manufacturing thermal type flowmeter |
| JP2018006655A (en) * | 2016-07-06 | 2018-01-11 | 株式会社デンソー | Electronic device |
| JP2019165045A (en) * | 2018-03-19 | 2019-09-26 | 日本電気株式会社 | Mounting board and mounting structure |
| JP7147205B2 (en) | 2018-03-19 | 2022-10-05 | 日本電気株式会社 | Mounting substrate and mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159861B2 (en) | Method for manufacturing heat dissipation structure of printed circuit board | |
| JP2007201250A (en) | Wiring board and semiconductor device | |
| JP4110189B2 (en) | Semiconductor package | |
| JP2015026822A (en) | Printed circuit board, semiconductor device bonded structure and printed circuit board manufacturing method | |
| JP2017201645A (en) | Circuit board and semiconductor integrated circuit mounting structure | |
| JP2015023128A (en) | Semiconductor module and manufacturing method of the same | |
| JP4978054B2 (en) | Semiconductor device, manufacturing method thereof, and circuit board device | |
| JP2006303392A (en) | Printed circuit board and electronic circuit substrate and manufacturing method thereof | |
| JP4712449B2 (en) | Metal core circuit board | |
| JP2008098328A (en) | Structure for surface-mounting electronic components | |
| JP2007243106A (en) | Semiconductor package structure | |
| JP2006332385A (en) | Method and device for mounting semiconductor device | |
| JP2007258448A (en) | Semiconductor device | |
| JP2006319145A (en) | Metal core circuit board | |
| JP2011254112A (en) | Semiconductor package and semiconductor device | |
| JP5062376B1 (en) | Manufacturing method of electronic component mounting board | |
| KR20110013902A (en) | Package and manufacturing method thereof | |
| JP2006237367A (en) | Printed wiring board | |
| JP2009076569A (en) | Semiconductor package and mounting substrate, and semiconductor device including same | |
| WO2017203859A1 (en) | Electronic circuit device and method | |
| JP2008226983A (en) | Printed board and electronic equipment | |
| JP2005259860A (en) | Electronic circuit device | |
| JP4802679B2 (en) | Electronic circuit board mounting method | |
| KR100966341B1 (en) | Printed circuit board and the manufacturing method thereof | |
| KR200317709Y1 (en) | a radiator for a electric parts and it's mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20090527 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |