KR20110013902A - Package and manufacturing method thereof - Google Patents

Package and manufacturing method thereof Download PDF

Info

Publication number
KR20110013902A
KR20110013902A KR1020090071601A KR20090071601A KR20110013902A KR 20110013902 A KR20110013902 A KR 20110013902A KR 1020090071601 A KR1020090071601 A KR 1020090071601A KR 20090071601 A KR20090071601 A KR 20090071601A KR 20110013902 A KR20110013902 A KR 20110013902A
Authority
KR
South Korea
Prior art keywords
solder
electrode pad
solder resist
semiconductor chip
circuit board
Prior art date
Application number
KR1020090071601A
Other languages
Korean (ko)
Inventor
이현준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090071601A priority Critical patent/KR20110013902A/en
Publication of KR20110013902A publication Critical patent/KR20110013902A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

PURPOSE: A package and a method for manufacturing the same are provided to improve the connection reliability between a semiconductor chip with fine pitches and a printed circuit board by implementing an under-fill process after the semiconductor chip is mounted on an electrode pad using cream type solder. CONSTITUTION: A plurality of electrode pads(12) is formed on the upper side of a printed circuit board(10). A solder resist(14) is formed on the printed circuit board including the electrode pads. Solder balls(18) are formed on the bottom side of a semiconductor chip(20) and the solder balls are bonded with cream type solder. An under-fill material(22) is arranged between the solder resist and the semiconductor chip.

Description

패키지 및 그 제조방법{Package and manufacturing method thereof}Package and manufacturing method thereof

본 발명은 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 전극 패드 상에 크림 솔더를 도포하여 반도체 칩을 실장한 후, 언더필을 수행하는 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a package and a method of manufacturing the same, and more particularly, to a package and a method of manufacturing the same, which performs underfill after mounting a semiconductor chip by applying a cream solder on an electrode pad.

칩을 기판에 장착하거나 물리적으로 연결하는 것을 본딩(bonding)이라 하는데, 본딩은 다이 본딩(die bonding), 와이어 본딩(wire bonding) 및 플립 칩 본딩(flip chip bonding) 등이 있다.Mounting or physically connecting a chip to a substrate is called bonding, which includes die bonding, wire bonding, flip chip bonding, and the like.

여기서, 플립 칩 본딩은 칩의 접속 패드에 돌기를 만들어 인쇄회로기판(PCB)에 직접 접속하는 방식으로, 선접속 과정이 없고 경박 단소할 뿐만 아니라 집적도나 성능면에서 탁월하여 극소형화되고 있는 전자제품에 널리 각광받고 있는 기술이다.Here, flip chip bonding is a method of directly connecting a printed circuit board (PCB) by making a protrusion on a chip's connection pad, which has no wire connection process, is light and simple, and is excellent in integration and performance and miniaturized. It is a technology that is widely in the spotlight.

오늘날 플립 칩 방법은 인터넷 백본 스위칭 어플리케이션을 비롯한 다양한 어플리케이션에서 이용되고 있다. 플립 칩 본딩 방법을 사용함으로써 스위칭 시스 템의 전기적, 열적 성능을 향상시킬 수 있으며 순 배선 길이는 물론 기판과 시스템 전체의 소형화가 가능하게 된다. 오늘날 플립 칩 방법은 사이즈와 중량 및 최소 배선 폭에 대한 요구에 따라 컴퓨터 및 모바일용 휴대 전화기 등에 사용되고 있다.Today, the flip chip method is used in a variety of applications, including Internet backbone switching applications. The flip-chip bonding method improves the electrical and thermal performance of the switching system and enables smaller wires, as well as smaller boards and systems. Today, flip chip methods are used in computers and mobile phones for demands on size, weight and minimum wire width.

종래의 플립 칩 방법에는 솔더 볼을 이용하는 방법 등이 있다.Conventional flip chip methods include a method using solder balls.

도 1은 플립 칩 방법을 이용한 종래의 패키지 구조를 나타낸 단면도로서, 도 1에 도시된 바와 같이, 인쇄회로기판(10) 상에, 반도체 칩(20)의 솔더 볼(18)과 접속되는 복수 개의 전극 패드(12)가 형성되어 있고, 상기 전극 패드(12)는 솔더 레지스트(14)에 의해 한정되지 않는 NSMD(non-solder mask defined)형으로 형성되어 있다.1 is a cross-sectional view illustrating a conventional package structure using a flip chip method. As shown in FIG. 1, a plurality of solder balls 18 of a semiconductor chip 20 are connected to a printed circuit board 10. An electrode pad 12 is formed, and the electrode pad 12 is formed in a non-solder mask defined (NSMD) type, which is not limited by the solder resist 14.

즉, 상기 전극 패드(12) 사이에는 용융된 솔더 볼(18)의 흐름으로 인한 전극 패드(12) 간의 쇼트를 방지하기 위한 솔더 레지스트(14)가 형성되어 있다.That is, a solder resist 14 is formed between the electrode pads 12 to prevent a short between the electrode pads 12 due to the flow of the molten solder balls 18.

이러한 종래의 패키지는, 플럭스 디핑(flux dipping)을 통해 반도체 칩(20)의 솔더 볼(18)에 플럭스를 도포한 후, 상기 솔더 볼(18)을 전극 패드(12)와 접촉시킨 상태에서 리플로우 가열에 의해 솔더 볼(18)을 용융하여 반도체 칩(20)과 전극 패드(12)를 전기적으로 연결시킨 것이다.In the conventional package, after flux is applied to the solder balls 18 of the semiconductor chip 20 through flux dipping, the solder balls 18 are rippled in contact with the electrode pads 12. The solder balls 18 are melted by low heating to electrically connect the semiconductor chip 20 and the electrode pads 12.

그러나, 최근 반도체 칩이 고집적화 및 소형화되면서 상기 인쇄회로기판(10)의 전극 패드(12)와 전기적으로 연결되는 칩 패드 수가 증가할 뿐만 아니라 칩 패드의 피치도 미세해지고 있으며, 이에 따라 전극 패드(12)의 크기 및 피치도 미세화되고 있다. 따라서, 상기 전극 패드(12)와 솔더 볼(18) 간의 접속 신뢰성이 저하되고, 제품의 불량률이 증가하는 문제점이 있었다.However, in recent years, as semiconductor chips are highly integrated and miniaturized, not only the number of chip pads electrically connected to the electrode pads 12 of the printed circuit board 10 is increased, but also the pitch of the chip pads is becoming fine. ), The size and pitch are also becoming finer. Therefore, there is a problem that the connection reliability between the electrode pad 12 and the solder ball 18 is lowered, and the defective rate of the product is increased.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 전극 패드가 형성된 인쇄회로기판 상에 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성한 다음, 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 크림 솔더를 도포하여 반도체 칩을 실장한 후, 언더필을 수행함으로써, 미세한 피치를 갖는 반도체 칩과 인쇄회로기판 간의 접속 신뢰성을 향상시킬 수 있는 패키지 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to form a solder resist exposing a portion of the upper surface of the electrode pad on a printed circuit board on which the electrode pad is formed, and then exposed to the solder resist. The present invention provides a package and a method of manufacturing the same which improve the connection reliability between a semiconductor chip having a fine pitch and a printed circuit board by applying a cream solder onto the electrode pad and mounting the semiconductor chip and then performing an underfill. .

상기 목적을 달성하기 위한 본 발명의 실시예에 의한 패키지는, 상면에 복수개의 전극 패드가 형성된 인쇄회로기판; 상기 전극 패드의 상면 일부가 노출되도록 상기 전극 패드를 포함한 상기 인쇄회로기판 상에 형성된 솔더 레지스트; 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 형성된 크림 솔더; 상기 크림 솔더 상에 접합되는 솔더 볼이 하면에 형성된 반도체 칩; 및 상기 솔더 레지스트와 상기 반도체 칩 사이에 형성된 언더필재;를 포함할 수 있다.Package according to an embodiment of the present invention for achieving the above object is a printed circuit board having a plurality of electrode pads formed on the upper surface; A solder resist formed on the printed circuit board including the electrode pad to expose a portion of an upper surface of the electrode pad; Cream solder formed on the electrode pads exposed to the solder resist; A semiconductor chip formed on a bottom surface of a solder ball bonded to the cream solder; And an underfill material formed between the solder resist and the semiconductor chip.

여기서, 상기 솔더 레지스트는 상기 전극 패드의 상면 중앙부가 노출되도록 형성될 수 있다.Here, the solder resist may be formed to expose a central portion of the upper surface of the electrode pad.

또한, 상기 크림 솔더는 마스크를 이용한 스크린 인쇄 방식으로 형성될 수 있다.In addition, the cream solder may be formed by a screen printing method using a mask.

또한, 상기 언더필재는 상기 솔더 볼의 하부에 밀착되게 형성될 수 있다.In addition, the underfill material may be formed to be in close contact with the lower portion of the solder ball.

그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 패키지의 제조방법은, 상면에 복수개의 전극 패드가 형성된 인쇄회로기판을 준비하는 단계; 상기 전극 패드를 포함한 상기 인쇄회로기판 상에, 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성하는 단계; 상기 솔더 레지스트에 노출된 상기 전극 패드의 상면에 크림 솔더를 도포하는 단계; 상기 크림 솔더 상에, 상기 전극 패드와 대응하는 부분에 솔더 볼이 형성된 반도체 칩을 실장하는 단계; 및 상기 반도체 칩과 상기 솔더 레지스트 사이에 언더필재를 주입하는 단계;를 포함할 수 있다.In addition, the manufacturing method of the package according to an embodiment of the present invention for achieving the above object comprises the steps of preparing a printed circuit board having a plurality of electrode pads on the upper surface; Forming a solder resist on the printed circuit board including the electrode pads to expose a portion of an upper surface of the electrode pads; Applying a cream solder to an upper surface of the electrode pad exposed to the solder resist; Mounting a semiconductor chip having solder balls formed on a portion corresponding to the electrode pad on the cream solder; And injecting an underfill material between the semiconductor chip and the solder resist.

여기서, 상기 크림 솔더를 도포하는 단계는, 상기 솔더 레지스트 상에, 상기 솔더 레지스트에 노출된 상기 전극 패드를 노출시키는 오픈부를 구비한 마스크를 형성하는 단계; 상기 마스크의 상기 오픈부를 통해 상기 전극 패드 상면에 크림 솔더를 도포하는 단계; 및 상기 마스크를 제거하는 단계;를 포함할 수 있다.The applying of the cream solder may include forming a mask on the solder resist, the mask having an open portion exposing the electrode pad exposed to the solder resist; Applying a cream solder to the upper surface of the electrode pad through the open portion of the mask; And removing the mask.

또한, 상기 마스크의 상기 오픈부는, 상기 솔더 레지스트에 노출된 상기 전극 패드부분 보다 큰 크기를 가질 수 있다.In addition, the open portion of the mask may have a size larger than that of the electrode pad portion exposed to the solder resist.

이상에서 설명한 바와 같이, 본 발명에 따른 패키지 및 그 제조방법에 의하면, 전극 패드가 형성된 인쇄회로기판 상에 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성한 다음, 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 크림 솔더를 도포하여 반도체 칩을 실장한 후, 언더필을 수행함으로써, 미세한 피치를 갖는 반도체 칩과 인쇄회로기판 간의 접속 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, according to the package and a method of manufacturing the same according to the present invention, after forming a solder resist to expose a portion of the upper surface of the electrode pad on a printed circuit board on which the electrode pad is formed, the exposed to the solder resist After mounting the semiconductor chip by applying a cream solder on the electrode pad, the underfill is performed, thereby improving the connection reliability between the semiconductor chip having a fine pitch and the printed circuit board.

또한, 본 발명은 전극 패드의 크림 솔더가 도포될 영역이 솔더 레지스트에 의해 한정되어 있으므로, 상기 크림 솔더를 도포하는데 사용되는 마스크의 오픈부 크기를 줄일 필요가 없어, 상기 마스크의 오픈부를 통해 크림 솔더가 제대로 못빠져나갈 염려가 없는 바, 크림 솔더의 도포를 용이하게 할 수 있는 장점이 있다.In addition, in the present invention, since the area where the cream solder of the electrode pad is to be applied is defined by the solder resist, it is not necessary to reduce the size of the open portion of the mask used to apply the cream solder, so that the cream solder is provided through the open portion of the mask. There is no fear that it will not fall off properly, there is an advantage that can facilitate the application of the cream solder.

따라서, 본 발명은 패키지의 소형화에 대응하여 반도체 칩의 실장성을 향상시켜 제품의 신뢰성을 개선할 수 있다.Therefore, the present invention can improve the mountability of the semiconductor chip in response to the miniaturization of the package, thereby improving the reliability of the product.

이하, 본 발명에 따른 패키지 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of the package and its manufacturing method according to the present invention will be described in detail. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

먼저, 도 2를 참조하여 본 발명의 실시예에 따른 패키지에 대하여 상세히 설 명한다.First, a package according to an embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 실시예에 따른 패키지의 구조를 나타낸 단면도이다.2 is a cross-sectional view showing the structure of a package according to an embodiment of the present invention.

본 발명의 실시예에 따른 패키지는, 도 2에 도시된 바와 같이, 인쇄회로기판(10)과, 상기 인쇄회로기판(10) 상면에 형성된 복수개의 전극 패드(12)와, 상기 전극 패드(12)의 상면 일부가 노출되도록 상기 전극 패드(12)를 포함한 상기 인쇄회로기판(10) 상에 형성된 솔더 레지스트(14), 및 상기 전극 패드(12) 상에 접속되는 솔더 볼(18)이 하면에 형성된 반도체 칩(20)을 포함한다.As shown in FIG. 2, the package according to the embodiment of the present invention includes a printed circuit board 10, a plurality of electrode pads 12 formed on an upper surface of the printed circuit board 10, and the electrode pad 12. The solder resist 14 formed on the printed circuit board 10 including the electrode pad 12 and the solder ball 18 connected to the electrode pad 12 are exposed on the lower surface so that a part of the upper surface of the upper surface) is exposed. The formed semiconductor chip 20 is included.

상기 전극 패드(12)는 구리(Cu) 등의 금속 재질로 이루어질 수 있다.The electrode pad 12 may be made of a metal material such as copper (Cu).

상기 솔더 레지스트(14)는, 상기 전극 패드(12)의 상면 중앙부가 노출되도록 형성되어 있으며, 상기 솔더 레지스트(14)에 의해 노출된 상기 전극 패드(12) 상에는 크림 솔더(16)가 도포되어 있다.The solder resist 14 is formed to expose a central portion of the upper surface of the electrode pad 12, and a cream solder 16 is coated on the electrode pad 12 exposed by the solder resist 14. .

상기 크림 솔더(16)는 마스크(도 5의 도면부호 "30" 참조)를 이용한 스크린 인쇄 방식으로 형성된 것일 수 있다.The cream solder 16 may be formed by screen printing using a mask (see reference numeral “30” in FIG. 5).

상기 반도체 칩(20)의 하면에는 상기 전극 패드(12)와 대응하는 위치에 복수개의 솔더 볼(18)이 형성되어 있다.A plurality of solder balls 18 are formed on the bottom surface of the semiconductor chip 20 at positions corresponding to the electrode pads 12.

상기 솔더 볼(18)은, 상기 전극 패드(12) 상에 도포되어 있는 상기 크림 솔더(16) 상에 접합되어 있다.The solder ball 18 is bonded onto the cream solder 16 applied on the electrode pad 12.

여기서, 본 발명의 실시예에 의하면, 서로 접합되어 있는 상기 크림 솔더(16)와 상기 솔더 볼(18)이 동일한 재질, 즉 솔더 재질로 이루어져 있기 때문에 이들 간의 접합력이 우수하여, 상기 반도체 칩(20)과 인쇄회로기판(10) 간의 접속 신뢰성을 향상시킬 수 있는 장점이 있다.According to the exemplary embodiment of the present invention, since the cream solder 16 and the solder ball 18 which are bonded to each other are made of the same material, that is, a solder material, the bonding force between them is excellent, and the semiconductor chip 20 ) And the printed circuit board 10 has an advantage of improving the reliability of the connection.

또한, 상기 인쇄회로기판(10) 상부의 상기 솔더 레지스트(14)와 상기 반도체 칩(20) 사이에는 언더필재(22)가 주입되어 있다. 상기 언더필재(22)는 에폭시(epoxy) 수지 등을 이용하여 상기 솔더 볼(18)의 하부에 밀착되게 형성될 수 있다.In addition, an underfill material 22 is injected between the solder resist 14 and the semiconductor chip 20 on the printed circuit board 10. The underfill material 22 may be formed to be in close contact with the lower portion of the solder ball 18 using an epoxy resin or the like.

이하, 도 3 내지 도 7을 참조하여, 본 발명의 실시예에 따른 패키지의 제조방법을 상세하게 설명하기로 한다.Hereinafter, a method of manufacturing a package according to an embodiment of the present invention will be described in detail with reference to FIGS. 3 to 7.

도 3 내지 도 7은 본 발명의 실시예에 따른 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.3 to 7 are cross-sectional views sequentially showing a method of manufacturing a package according to an embodiment of the present invention.

먼저, 도 3에 도시된 바와 같이, 상면에 복수개의 전극 패드(12)가 형성된 인쇄회로기판(10)을 준비한다.First, as shown in FIG. 3, a printed circuit board 10 having a plurality of electrode pads 12 formed on an upper surface thereof is prepared.

그런 다음, 도 4에 도시된 바와 같이, 상기 전극 패드(12)의 상면 일부를 노출시도록 상기 전극 패드(12)를 포함한 상기 인쇄회로기판(10) 상에 솔더 레지스트(14)를 형성한다.Next, as shown in FIG. 4, a solder resist 14 is formed on the printed circuit board 10 including the electrode pad 12 to expose a portion of the upper surface of the electrode pad 12.

상기 솔더 레지스트(14)는, 도면에 도시되지는 않았으나, 상기 인쇄회로기판(10)의 전체 상면에 상기 전극 패드(12)를 덮도록 형성된 후, 그 일부분이 노광 및 현상 공정을 통해 제거됨으로써, 상기 전극 패드(12)의 상면 일부를 노출시키도록 형성될 수 있다.Although not shown in the drawing, the solder resist 14 is formed to cover the electrode pad 12 on the entire upper surface of the printed circuit board 10, and then a part of the solder resist 14 is removed through an exposure and development process. It may be formed to expose a portion of the upper surface of the electrode pad 12.

이때 상기 솔더 레지스트(14)는 상기 전극 패드(12)의 상면 중앙부를 노출시 키도록 형성할 수 있다.In this case, the solder resist 14 may be formed to expose a central portion of the upper surface of the electrode pad 12.

다음으로, 도 5에 도시된 바와 같이, 상기 솔더 레지스트(14) 상에, 상기 솔더 레지스트(14)에 노출된 전극 패드(12)를 노출시키는 오픈부(30a)를 구비한 마스크(30)를 형성한다.Next, as shown in FIG. 5, a mask 30 having an open portion 30a exposing the electrode pad 12 exposed to the solder resist 14 is formed on the solder resist 14. Form.

이때, 상기 마스크(30)는 메탈 마스크 등으로 이루어질 수 있다.In this case, the mask 30 may be formed of a metal mask.

또한, 상기 마스크(30)의 오픈부(30a)는, 상기 솔더 레지스트(14)에 노출된 전극 패드(12) 부분 보다 크게 형성될 수 있다.In addition, the open portion 30a of the mask 30 may be larger than the portion of the electrode pad 12 exposed to the solder resist 14.

그리고 나서, 상기 마스크(30)의 오픈부(30a)를 통해 상기 전극 패드(12) 상면에 크림 솔더(16)를 도포한다.Then, the cream solder 16 is applied to the upper surface of the electrode pad 12 through the open portion 30a of the mask 30.

여기서, 본 발명의 실시예에 따른 패키지의 제조방법에 따르면, 상기 전극 패드(12)의 상면 일부, 즉 상기 크림 솔더(16)가 도포될 영역이 상기 솔더 레지스트(14)에 의해 한정되어 있으므로, 상기 크림 솔더(16)를 도포하는데 사용되는 마스크(30)의 오픈부(30a) 크기를 줄일 필요가 없다.Here, according to the manufacturing method of the package according to the embodiment of the present invention, since a portion of the upper surface of the electrode pad 12, that is, the region to which the cream solder 16 is to be applied is defined by the solder resist 14, There is no need to reduce the size of the open portion 30a of the mask 30 used to apply the cream solder 16.

따라서, 본 발명의 실시예에 따르면, 상기 마스크(30)의 오픈부(30a)를 통해 크림 솔더(16)가 제대로 빠져나가지 못할 염려가 없는 바, 크림 솔더(16)의 도포를 용이하게 할 수 있다.Therefore, according to the exemplary embodiment of the present invention, there is no fear that the cream solder 16 may not be properly pulled out through the open portion 30a of the mask 30, so that the application of the cream solder 16 may be easily performed. have.

즉, 본 발명의 실시예에 따르면, 인쇄회로기판(10)의 전극 패드(12) 및 칩 패드의 크기 및 피치가 미세화된다 하더라도, 상술한 바와 같이 전극 패드(12) 상에 크림 솔더(16)를 도포하기 위한 마스크(30)의 오픈부(30a) 크기가 커서 상기 크림 솔더(16)의 빠짐성이 우수하기 때문에, 상기 마스크(30)를 이용하여 크림 솔 더(16)를 전극 패드(12) 상에 쉽게 도포할 수 있다.That is, according to the embodiment of the present invention, even if the size and the pitch of the electrode pad 12 and the chip pad of the printed circuit board 10 are miniaturized, the cream solder 16 is formed on the electrode pad 12 as described above. Since the size of the open portion 30a of the mask 30 for applying the coating is large, and the peeling property of the cream solder 16 is excellent, the cream solder 16 is used to form the electrode pad 12 using the mask 30. It can be applied easily on).

그 다음에, 도 6에 도시된 바와 같이, 상기 마스크(30)를 제거한 후, 상기 크림 솔더(16) 상에, 상기 전극 패드(12)와 대응하는 부분에 솔더 볼(18)이 형성된 반도체 칩(20)을 플립 칩 본딩 방식 등에 의해 실장한다.Next, as shown in FIG. 6, after the mask 30 is removed, the semiconductor chip on which the solder balls 18 are formed on the cream solder 16 and corresponding portions of the electrode pads 12. 20 is mounted by flip chip bonding or the like.

플립 칩 본딩 과정은 상기 반도체 칩(20)의 하면에 형성된 솔더 볼(18)을 상기 전극 패드(12) 상에 도포된 크림 솔더(16) 상에 올려놓은 다음, 리플로우 가열에 의해 솔더 볼(18)을 용융하여 반도체 칩(20)과 전극 패드(12)를 전기적으로 연결한다.In the flip chip bonding process, the solder ball 18 formed on the bottom surface of the semiconductor chip 20 is placed on the cream solder 16 applied on the electrode pad 12, and then the solder ball 18 is formed by reflow heating. 18 is melted to electrically connect the semiconductor chip 20 and the electrode pad 12.

이때, 상기 크림 솔더(16)와 상기 솔더 볼(18)이 동일한 재질, 즉 솔더 재질로 이루어져 있기 때문에 이들 간의 접합력이 우수하여, 상기 반도체 칩(20)과 인쇄회로기판(10) 간의 접속 신뢰성을 향상시킬 수 있다.At this time, since the cream solder 16 and the solder ball 18 are made of the same material, that is, a solder material, the bonding strength between the cream solder 16 and the solder ball 18 is excellent, and thus the connection reliability between the semiconductor chip 20 and the printed circuit board 10 is improved. Can be improved.

그런 다음, 도 7에 도시된 바와 같이, 상기 반도체 칩(20)과 상기 솔더 레지스트(14) 사이에 언더필재(22)를 주입한다. 상기 언더필재(22)는 상기 반도체 칩(20)의 솔더 볼(18) 하부에 밀착되게 형성되어, 상기 인쇄회로판(10)과 반도체 칩(20) 사이의 접속 신뢰성을 더욱 향상시킬 수 있다.Next, as shown in FIG. 7, an underfill material 22 is injected between the semiconductor chip 20 and the solder resist 14. The underfill material 22 may be formed to be in close contact with the solder ball 18 of the semiconductor chip 20 to further improve the connection reliability between the printed circuit board 10 and the semiconductor chip 20.

상술한 바와 같은 본 발명의 실시예에 따른 패키지의 제조방법에 의하면, 솔더 레지스트(14)에 의해 상면 일부가 노출된 전극 패드(12) 상에 마스크(30)를 이용한 스크린 인쇄 방식으로 크림 솔더(16)를 도포한 후, 상기 크림 솔더(16) 상에 반도체 칩(20)을 실장하고, 언더필을 수행함으로써, 미세한 피치를 갖는 반도체 칩(20)과 인쇄회로기판(10) 간의 접속 신뢰성을 향상시킬 수 있는 효과가 있다.According to the manufacturing method of the package according to the embodiment of the present invention as described above, the cream solder (screen printing) using the mask 30 on the electrode pad 12, a portion of the upper surface exposed by the solder resist 14 ( 16 is applied, and then the semiconductor chip 20 is mounted on the cream solder 16 and underfilled to improve connection reliability between the semiconductor chip 20 having a fine pitch and the printed circuit board 10. It can be effected.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.

도 1은 종래기술에 따른 패키지의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a package according to the prior art.

도 2는 본 발명의 실시예에 따른 패키지의 구조를 나타낸 단면도.2 is a cross-sectional view showing the structure of a package according to an embodiment of the present invention.

도 3 내지 도 7은 본 발명의 실시예에 따른 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.3 to 7 is a cross-sectional view sequentially showing the method for manufacturing a package according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10: 인쇄회로기판 12: 전극 패드10: printed circuit board 12: electrode pad

14: 솔더 레지스트 16: 크림 솔더14: solder resist 16: cream solder

18: 솔더 볼 20: 반도체 칩18: solder ball 20: semiconductor chip

22: 언더필재 30: 마스크22: underfill 30: mask

30a: 오픈부30a: open section

Claims (7)

상면에 복수개의 전극 패드가 형성된 인쇄회로기판;A printed circuit board having a plurality of electrode pads formed on an upper surface thereof; 상기 전극 패드의 상면 일부가 노출되도록 상기 전극 패드를 포함한 상기 인쇄회로기판 상에 형성된 솔더 레지스트;A solder resist formed on the printed circuit board including the electrode pad to expose a portion of an upper surface of the electrode pad; 상기 솔더 레지스트에 노출된 상기 전극 패드 상에 형성된 크림 솔더;Cream solder formed on the electrode pads exposed to the solder resist; 상기 크림 솔더 상에 접합되는 솔더 볼이 하면에 형성된 반도체 칩; 및A semiconductor chip formed on a bottom surface of a solder ball bonded to the cream solder; And 상기 솔더 레지스트와 상기 반도체 칩 사이에 형성된 언더필재;An underfill material formed between the solder resist and the semiconductor chip; 를 포함하는 패키지.Package containing. 제1항에 있어서,The method of claim 1, 상기 솔더 레지스트는 상기 전극 패드의 상면 중앙부가 노출되도록 형성된 패키지.The solder resist is formed to expose the center of the upper surface of the electrode pad. 제1항에 있어서,The method of claim 1, 상기 크림 솔더는 마스크를 이용한 스크린 인쇄 방식으로 형성된 패키지.The cream solder is a package formed by screen printing using a mask. 제1항에 있어서,The method of claim 1, 상기 언더필재는 상기 솔더 볼의 하부에 밀착되게 형성된 패키지.The underfill material is formed in close contact with the lower portion of the solder ball. 상면에 복수개의 전극 패드가 형성된 인쇄회로기판을 준비하는 단계;Preparing a printed circuit board having a plurality of electrode pads formed on an upper surface thereof; 상기 전극 패드를 포함한 상기 인쇄회로기판 상에, 상기 전극 패드의 상면 일부를 노출시키는 솔더 레지스트를 형성하는 단계;Forming a solder resist on the printed circuit board including the electrode pads to expose a portion of an upper surface of the electrode pads; 상기 솔더 레지스트에 노출된 상기 전극 패드의 상면에 크림 솔더를 도포하는 단계;Applying a cream solder to an upper surface of the electrode pad exposed to the solder resist; 상기 크림 솔더 상에, 상기 전극 패드와 대응하는 부분에 솔더 볼이 형성된 반도체 칩을 실장하는 단계; 및Mounting a semiconductor chip having solder balls formed on a portion corresponding to the electrode pad on the cream solder; And 상기 반도체 칩과 상기 솔더 레지스트 사이에 언더필재를 주입하는 단계;Injecting an underfill material between the semiconductor chip and the solder resist; 를 포함하는 패키지의 제조방법.Method of manufacturing a package comprising a. 제5항에 있어서,The method of claim 5, 상기 크림 솔더를 도포하는 단계는,The step of applying the cream solder, 상기 솔더 레지스트 상에, 상기 솔더 레지스트에 노출된 상기 전극 패드를 노출시키는 오픈부를 구비한 마스크를 형성하는 단계;Forming a mask on the solder resist, the mask having an open portion for exposing the electrode pad exposed to the solder resist; 상기 마스크의 상기 오픈부를 통해 상기 전극 패드 상면에 크림 솔더를 도포 하는 단계; 및Applying a cream solder to the upper surface of the electrode pad through the open portion of the mask; And 상기 마스크를 제거하는 단계;Removing the mask; 를 포함하는 패키지의 제조방법.Method of manufacturing a package comprising a. 제6항에 있어서,The method of claim 6, 상기 마스크의 상기 오픈부는, 상기 솔더 레지스트에 노출된 상기 전극 패드부분 보다 큰 크기를 갖는 패키지의 제조방법.And the open portion of the mask has a size larger than that of the electrode pad portion exposed to the solder resist.
KR1020090071601A 2009-08-04 2009-08-04 Package and manufacturing method thereof KR20110013902A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090071601A KR20110013902A (en) 2009-08-04 2009-08-04 Package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090071601A KR20110013902A (en) 2009-08-04 2009-08-04 Package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20110013902A true KR20110013902A (en) 2011-02-10

Family

ID=43773320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090071601A KR20110013902A (en) 2009-08-04 2009-08-04 Package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20110013902A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (en) * 2012-12-31 2014-08-19 삼성전기주식회사 Printed circuit board, and surface treatment method of the printed circuit board
KR20160053185A (en) * 2014-10-31 2016-05-13 한국생산기술연구원 Joining Method of Flip Chip and Flip Chip Package Manufactured by the Same
WO2023013909A1 (en) * 2021-08-04 2023-02-09 삼성전자 주식회사 Printed circuit board comprising conductive pad and electronic device using same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (en) * 2012-12-31 2014-08-19 삼성전기주식회사 Printed circuit board, and surface treatment method of the printed circuit board
KR20160053185A (en) * 2014-10-31 2016-05-13 한국생산기술연구원 Joining Method of Flip Chip and Flip Chip Package Manufactured by the Same
WO2023013909A1 (en) * 2021-08-04 2023-02-09 삼성전자 주식회사 Printed circuit board comprising conductive pad and electronic device using same

Similar Documents

Publication Publication Date Title
KR100921919B1 (en) Copper pillar tin bump on semiconductor chip and method of forming of the same
US7382057B2 (en) Surface structure of flip chip substrate
KR101036388B1 (en) Printed circuit board and method for manufacturing the same
US8039307B2 (en) Mounted body and method for manufacturing the same
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
KR101034161B1 (en) Semiconductor package substrate
KR20110064471A (en) Package substrate and fabricating method of the same
US6887778B2 (en) Semiconductor device and manufacturing method
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
TWI406342B (en) Semiconductor package with nsmd type solder mask and method for manufacturing the same
EP3971963A1 (en) Semiconductor package assembly
JP2013065811A (en) Printed circuit board and method for manufacturing the same
KR20110013902A (en) Package and manufacturing method thereof
JP2014045190A (en) Method for manufacturing printed-circuit board
KR101153675B1 (en) Printed Circuit Board and Manufacturing Method Thereof
KR101109240B1 (en) Method for manufacturing semiconductor package substrate
JP4525148B2 (en) Semiconductor device and manufacturing method thereof
KR100959856B1 (en) Manufacturing Method of Printed Circuit Board
JP2009277838A (en) Method of manufacturing semiconductor device, substrate tray, and substrate storage device
JP2006237367A (en) Printed wiring board
JP2001267452A (en) Semiconductor device
TWI498982B (en) Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
KR100986294B1 (en) Manufacturing method for printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application