JP7147205B2 - Mounting substrate and mounting structure - Google Patents

Mounting substrate and mounting structure Download PDF

Info

Publication number
JP7147205B2
JP7147205B2 JP2018050472A JP2018050472A JP7147205B2 JP 7147205 B2 JP7147205 B2 JP 7147205B2 JP 2018050472 A JP2018050472 A JP 2018050472A JP 2018050472 A JP2018050472 A JP 2018050472A JP 7147205 B2 JP7147205 B2 JP 7147205B2
Authority
JP
Japan
Prior art keywords
wall
solder
conductor film
wall portion
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018050472A
Other languages
Japanese (ja)
Other versions
JP2019165045A (en
Inventor
宗一郎 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2018050472A priority Critical patent/JP7147205B2/en
Publication of JP2019165045A publication Critical patent/JP2019165045A/en
Application granted granted Critical
Publication of JP7147205B2 publication Critical patent/JP7147205B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、実装基板および実装構造に関する。 The present invention relates to a mounting board and a mounting structure.

半導体IC(Integrated Circuit)などの電子部品を樹脂でモールドしたパッケージ部品が広く用いられている。このようなパッケージ部品の中には、電気信号用の端子に加えて、実装面(底面)に大面積のサーマルパッドを持つものがある。このサーマルパッドは、回路基板のサーマルランドにはんだ付けされて、電子部品で発生した熱を回路基板側に放熱する機構を形成する。 2. Description of the Related Art Package parts, in which electronic parts such as semiconductor ICs (Integrated Circuits) are molded with resin, are widely used. Some of such package components have thermal pads with large areas on the mounting surface (bottom surface) in addition to electrical signal terminals. This thermal pad is soldered to the thermal land of the circuit board to form a mechanism for dissipating heat generated by the electronic component to the circuit board side.

サーマルパッドとサーマルランドのはんだ付けでは、はんだ接合面が大面積であるため、加熱中に発生したガスが、はんだ内に残留しボイド(空洞)が発生する場合がある。ボイドがあると、放熱性、接合強度、信頼性などが低下するという問題がある。 In the soldering of the thermal pad and the thermal land, since the solder joint surface is large, the gas generated during heating may remain in the solder and generate voids. If there is a void, there is a problem that heat dissipation, bonding strength, reliability, etc. are lowered.

そこで、ボイドが発生しにくいサーマルランドの構造が提案されている。例えば、特許文献1には、レジストでサーマルランドを複数の領域に区分する技術が開示されている。この技術によれば、はんだが連続する領域が小さくなることにより、加熱中に発生したガスが、はんだから抜けやすくなり、ボイドの発生が抑制できる。 Therefore, a thermal land structure in which voids are less likely to occur has been proposed. For example, Patent Literature 1 discloses a technique of dividing a thermal land into a plurality of regions with a resist. According to this technique, since the region where the solder is continuous is reduced, the gas generated during heating can easily escape from the solder, and the generation of voids can be suppressed.

また特許文献2には、サーマルランドの導電層に基材面が露出するスリットを形成して、はんだが塗られる領域を分割する技術が開示されている。この技術によれば、特許文献1の技術と同様に、はんだが連続する領域が小さくなりガスが抜けやすくなる。加えて、はんだの無いスリット部を通してガスが抜ける経路ができるため、ボイドの発生が抑制できる。 Japanese Patent Laid-Open No. 2002-200001 discloses a technique of forming slits in the conductive layer of the thermal land to expose the base material surface and dividing the area to which the solder is applied. According to this technique, as with the technique of Patent Document 1, the area where the solder is continuous is reduced, and the gas can easily escape. In addition, voids can be suppressed from occurring because a path for gas to escape is formed through the slits where there is no solder.

特開2002-026468号公報JP-A-2002-026468 特開2006-147723号公報JP 2006-147723 A

しかしながら、特許文献1の技術では、1つ1つの領域がレジストの壁で囲まれ、サーマルパッドとサーマルランドとで上下が塞がれているため、各領域から発生したガスが外部に放出される経路が無い。その結果ボイドの抑制効果が限られていた。 However, in the technique of Patent Document 1, each region is surrounded by a resist wall, and the top and bottom are blocked by a thermal pad and a thermal land, so the gas generated from each region is released to the outside. No route. As a result, the effect of suppressing voids was limited.

また特許文献2の技術では、加熱時に、はんだが流動すると隣接する領域に塗られた、はんだ同士がスリットを超えて接触して、一体化してしまう場合があった。このような場合、はんだが連続する体積が大きくなり、ガスが抜け難くなってしまうという問題があった。また、複数の領域のはんだが一体化した部分と、分離した部分ができて、放熱性に偏りが生じるという問題もあった。 In addition, in the technique of Patent Document 2, when the solder flows during heating, the solder applied to adjacent regions may come into contact with each other beyond the slits and be integrated. In such a case, there is a problem that the volume of continuous solder becomes large, making it difficult for the gas to escape. In addition, there is also a problem that the solder of a plurality of regions is integrated and separated from each other, resulting in uneven heat dissipation.

本発明は、上記の問題に鑑みてなされたものであり、放熱部におけるボイドの発生を効率よく抑制できる実装基板を提供することを目的としている。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a mounting substrate capable of efficiently suppressing the generation of voids in a heat radiating portion.

上記の課題を解決するため、実装基板は、絶縁性の基材と、導体膜と、仕切り壁とを有している。導体膜は、はんだと接合する材料からなり、基材上に一連の膜として積層されている。仕切り壁は、導体膜上に形成され、導体膜を複数の区画に仕切る。仕切り壁は、はんだと反応しない材料からなり、導体膜の上面から第1の高さの第1の壁部と、第1の高さより低い第2の高さの第2の壁部とを有している。各区画にはんだを供給し、仕切り壁の上方にパッケージ部品のサーマルパッドを接合すると、それぞれの区画のはんだは、互いに分離した状態で、サーマルパッドと導体膜とを接続する。そして、隣接するはんだ間には、底面が第2の壁部で規定される隙間ができる。この隙間を介して、はんだから発生したガスが外部に放出され、はんだにボイドが発生することを抑制することができる。 In order to solve the above problems, the mounting board has an insulating base material, a conductor film, and a partition wall. The conductor film consists of a material that bonds with solder and is laminated as a series of films on the substrate. A partition wall is formed on the conductor film to partition the conductor film into a plurality of compartments. The partition wall is made of a material that does not react with solder, and has a first wall portion with a first height from the upper surface of the conductor film and a second wall portion with a second height lower than the first height. is doing. When solder is supplied to each compartment and the thermal pad of the package component is joined above the partition wall, the solder in each compartment connects the thermal pad and the conductive film while being separated from each other. A gap is formed between adjacent solders, the bottom of which is defined by the second wall. Via this gap, the gas generated from the solder is released to the outside, and the formation of voids in the solder can be suppressed.

本発明の効果は、放熱部におけるボイドの発生を効率よく抑制できる実装基板を提供できることである。 An advantage of the present invention is that it is possible to provide a mounting substrate that can efficiently suppress the generation of voids in the heat radiating portion.

第1の実施形態の実装基板を示す平面図である。1 is a plan view showing a mounting board according to a first embodiment; FIG. 第2の実施形態の実装基板を示す平面図である。It is a top view which shows the mounting board|substrate of 2nd Embodiment. 第2の実施形態の実装基板を示す断面図である。It is a sectional view showing a mounting substrate of a second embodiment. 第2の実施形態の実装構造に用いるパッケージ部品を示す平面図である。FIG. 10 is a plan view showing a package component used in the mounting structure of the second embodiment; 第2の実施形態の実装構造を示す平面図である。It is a top view which shows the mounting structure of 2nd Embodiment. 第2の実施形態に実装構造を示す断面図である。It is a sectional view showing a mounting structure in a second embodiment. 第2の実施形態のガスの流れの一例を示す平面図である。FIG. 9 is a plan view showing an example of gas flow in the second embodiment; 第3の実施形態の実装基板を示す平面図である。It is a top view which shows the mounting board|substrate of 3rd Embodiment. 第3の実施形態の実装基板を示す断面図である。It is a sectional view showing a mounting substrate of a 3rd embodiment. 第4の実施形態の実装基板を示す平面図である。It is a top view which shows the mounting board|substrate of 4th Embodiment. 第5の実施形態の実装基板を示す平面図である。It is a top view which shows the mounting board|substrate of 5th Embodiment. 第6の実施形態の実装基板を示す平面図である。It is a top view which shows the mounting board|substrate of 6th Embodiment. 第6の実施形態の実装基板を示す断面図である。It is a sectional view showing a mounting substrate of a sixth embodiment.

以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the embodiments described below are technically preferable for carrying out the present invention, but the scope of the invention is not limited to the following. In addition, the same number may be attached|subjected to the same component of each drawing, and description may be abbreviate|omitted.

(第1の実施形態)
図1は、第1の実施形態の実装基板を示す平面図である。実装基板は、基材1と、導体膜2と、仕切り壁3とを有している。
(First embodiment)
FIG. 1 is a plan view showing the mounting substrate of the first embodiment. FIG. The mounting substrate has a base material 1 , a conductor film 2 and partition walls 3 .

基材1は、絶縁性の材料でできており、平板形状を有している。 The base material 1 is made of an insulating material and has a flat plate shape.

導体膜2は、基材1上に一連の膜として積層されている。導体膜2は、はんだ濡れ性に優れ、はんだと反応する材料で形成されている。 The conductor film 2 is laminated as a series of films on the substrate 1 . The conductor film 2 is made of a material that has excellent solder wettability and reacts with solder.

仕切り壁3は、導体膜2上に形成され、導体膜2を複数の区画に仕切る。仕切り壁3は、導体膜2の上面から第1の高さに上面がある第1の壁部3aと、第1の高さより低い第2の高さに上面がある第2の壁部3bとを有している。仕切り壁3は、はんだと反応せず、はんだ濡れ性の悪い材料で形成されている。 The partition wall 3 is formed on the conductor film 2 and partitions the conductor film 2 into a plurality of compartments. The partition wall 3 consists of a first wall portion 3a having an upper surface at a first height from the upper surface of the conductor film 2 and a second wall portion 3b having an upper surface at a second height lower than the first height. have. The partition wall 3 is made of a material that does not react with solder and has poor solder wettability.

上記の構成により、仕切り壁3で仕切られた各区画には、はんだと接合可能な導体膜2で形成された底面と、はんだと反応しない仕切り壁3で囲まれた空間ができる。そして、それぞれの仕切り壁3は、第1の壁部3aより低い第2の壁部3bを有することになる。 With the above configuration, each compartment partitioned by the partition wall 3 has a bottom surface formed of the conductor film 2 that can be joined with solder and a space surrounded by the partition wall 3 that does not react with the solder. And each partition wall 3 has the 2nd wall part 3b lower than the 1st wall part 3a.

上記の構成で、各区画にはんだを供給し、仕切り壁3の上方にパッケージ部品のサーマルパッドを接合すると、それぞれの区画に配置されたはんだは互いに分離した状態で、サーマルパッドと導体膜2とを接続する。そして、ある区画のはんだと、隣接する区画のはんだとの間には、底面が第2の壁部3bで規定される隙間ができる。はんだを加熱した際に、ガスが発生した場合、ガスは、この隙間を介して導電膜2の外部に放出される。その結果、はんだにボイドが発生することを抑制することができる。 In the above configuration, when solder is supplied to each compartment and the thermal pad of the package component is joined above the partition wall 3, the solder arranged in each compartment is separated from each other, and the thermal pad and the conductor film 2 are separated from each other. to connect. A gap whose bottom surface is defined by the second wall portion 3b is formed between the solder in one section and the solder in the adjacent section. If gas is generated when the solder is heated, the gas is released to the outside of the conductive film 2 through this gap. As a result, it is possible to suppress the formation of voids in the solder.

以上説明したように、本実施形態の実装基板では、放熱部におけるボイドの発生を効率よく抑制することができる。 As described above, in the mounting substrate of the present embodiment, it is possible to efficiently suppress the generation of voids in the heat radiating portion.

(第2の実施形態)
図2は、第2の実施形態の実装基板100を示す平面図である。実装基板100は、基材110と、サーマルランド120と、仕切り壁130とを有している。またサーマルランド120と離間した外周部には端子ランド140を有している。
(Second embodiment)
FIG. 2 is a plan view showing the mounting board 100 of the second embodiment. The mounting board 100 has a base material 110 , a thermal land 120 and a partition wall 130 . Also, a terminal land 140 is provided on the outer peripheral portion separated from the thermal land 120 .

図3(a)は、図2のA-A´における断面を示す断面図、図3(b)は、図2のB-B´における断面を示す断面図である。 3(a) is a cross-sectional view showing a cross section along AA' in FIG. 2, and FIG. 3(b) is a cross-sectional view showing a cross section along BB' in FIG.

実装基板100は、パッケージ部品を実装するための平板状の基板であり、基材110は、絶縁性の材料からなる。 The mounting board 100 is a flat board for mounting package components, and the base material 110 is made of an insulating material.

サーマルランド120は、基材110上に積層された一連の膜、いわゆるベタ膜として積層された、はんだと接合可能な導体である。パッケージ部品のサーマルパッドをサーマルランド120に、はんだ接続することで、パッケージ部品で発生した熱を、実装基板100側に放熱することができる。 The thermal land 120 is a solderable conductor laminated as a series of films, a so-called solid film, laminated on the substrate 110 . By soldering the thermal pad of the package component to the thermal land 120, the heat generated in the package component can be dissipated to the mounting substrate 100 side.

端子ランド140は、パッケージ部品の端子と接続するための導体である。端子ランド140は、例えば、サーマルランド120と同じ導体で形成することができる。 The terminal land 140 is a conductor for connecting with the terminal of the package component. Terminal land 140 can be formed of the same conductor as thermal land 120, for example.

仕切り壁130は、サーマルランド120上に形成され、サーマルランド120を複数の区画に仕切る壁である。仕切り壁130は、所定の第1の高さを有する第1の壁部130aと、第1の壁部より低い高さを有する第2の壁部130bとを有する。この例では、仕切り壁の交差部に第1の壁部を配置し、辺の部分に第2の壁部を配置している。仕切り壁130は、はんだ濡れ性が悪く、はんだと反応しない材料を用いて形成されている。仕切り壁の材料には、例えば、ソルダーレジストを用いることができる。 The partition wall 130 is a wall that is formed on the thermal land 120 and partitions the thermal land 120 into a plurality of sections. The partition wall 130 has a first wall portion 130a having a predetermined first height and a second wall portion 130b having a height lower than that of the first wall portion. In this example, the first walls are arranged at the intersections of the partition walls, and the second walls are arranged at the sides. The partition wall 130 is formed using a material that has poor solder wettability and does not react with solder. Solder resist, for example, can be used as the material of the partition wall.

図3(a)、(b)に示すように、仕切り壁130は、高さgの第1の壁部130aと、gより低い高さhの第2の壁部130bを有する。 As shown in FIGS. 3A and 3B, the partition wall 130 has a first wall portion 130a with a height g and a second wall portion 130b with a height h lower than g.

図4は、実装基板100に実装するパッケージ部品200を示す平面図である。パッケージ部品200は、図示していない電子部品を封止するモールド210と、電子部品に接続する端子220と、サーマルパッド230とを有している。端子220は、電子部品と外部回路を接続する接点であり、サーマルパッド230は、外部の放熱板等に熱的に接続して、電子部品の発生する熱を放熱するためのものである。 FIG. 4 is a plan view showing the package component 200 mounted on the mounting substrate 100. FIG. The package component 200 has a mold 210 that seals an electronic component (not shown), terminals 220 that connect to the electronic component, and thermal pads 230 . Terminals 220 are contacts for connecting electronic components and external circuits, and thermal pads 230 are for thermally connecting to an external heat sink or the like to dissipate heat generated by the electronic components.

図5は、実装基板100に、パッケージ部品200をはんだ接続した実装構造を示す平面図である。この例では、サーマルランド120とサーマルパッド230とは同じ外形となっている。両者の接続部は仕切り壁130によって複数(ここでは12)の区画に仕切られている。そして、第1の壁部130aを仕切り壁130の交差部に配置し、第2の壁部130bを隣接する区画を仕切る辺の部分に配置している。図示はしていないが、各区画には、はんだが充填され、サーマルパッド230とサーマルランド120とを接続している。 FIG. 5 is a plan view showing a mounting structure in which the package component 200 is soldered to the mounting substrate 100. As shown in FIG. In this example, the thermal land 120 and the thermal pad 230 have the same outer shape. The connection between the two is partitioned into a plurality of (here, 12) compartments by partition walls 130 . The first wall portion 130a is arranged at the intersection of the partition walls 130, and the second wall portion 130b is arranged at the side portion dividing the adjacent partitions. Although not shown, each section is filled with solder to connect the thermal pad 230 and the thermal land 120 .

図6(a)、(b)は図5のC-C´、D-D´における断面図である。ここでは、端子220と端子ランド140とが、はんだ150で接続され、サーマルパッド230とサーマルランド120とが、はんだ接続されている。 6A and 6B are cross-sectional views taken along lines CC' and DD' in FIG. Here, terminals 220 and terminal lands 140 are connected by solder 150, and thermal pads 230 and thermal lands 120 are connected by solder.

図6(a)の断面では、隣接する区画に配置された、はんだ150を仕切るのは第1の壁部130aである。仕切り壁130は、はんだ150を、はじくため、はんだ150の断面は、サーマルパッド230、サーマルランド120との接合部では仕切り壁130の縁一杯まで広がり、中間部では仕切り壁130との間に隙間ができている。 In the cross-section of FIG. 6(a), it is the first wall 130a that separates the solder 150 arranged in adjacent compartments. Since the partition wall 130 repels the solder 150, the cross section of the solder 150 spreads to the edge of the partition wall 130 at the junction with the thermal pad 230 and the thermal land 120, and the gap between the partition wall 130 at the intermediate portion. is made.

図6(b)の断面では、隣接する区画の、はんだ150は、第2の壁部130bで仕切られている。第2の壁部130bの上面は、第1の壁部130aの上面より低いため、サーマルパッド230と第2の壁部130bとの間には、隙間160が形成されている。 In the cross section of FIG. 6(b), adjacent sections of solder 150 are separated by the second wall 130b. Since the upper surface of the second wall portion 130b is lower than the upper surface of the first wall portion 130a, a gap 160 is formed between the thermal pad 230 and the second wall portion 130b.

図7は、上記の接続構造300におけるガスの流れGを模式的に描いた平面図である。図7に示した、はんだ150は、厚み方向中央部の断面として描いている。図6(a)で説明したように、厚み方向中央部では、仕切り壁130が、はんだ150をはじく作用により、はんだ150と仕切り壁130との間には隙間ができている。また、隣接する区画のはんだ150同士の間には、第2の壁部130bの上面を底面とする隙間160が存在する。図7で斜線を付した、はんだ150で発生したガスは、これらの隙間を通って、接続構造300の外部に放出される。このため、ガスが、はんだ150に閉じ込められてボイドになる確率が低くなる。 FIG. 7 is a schematic plan view of the gas flow G in the connection structure 300 described above. The solder 150 shown in FIG. 7 is drawn as a cross-section of the central portion in the thickness direction. As described with reference to FIG. 6( a ), a gap is formed between the solder 150 and the partition wall 130 due to the effect of the partition wall 130 repelling the solder 150 at the central portion in the thickness direction. A gap 160 whose bottom surface is the top surface of the second wall portion 130b exists between the solders 150 in adjacent sections. The gas generated by the solder 150, hatched in FIG. 7, is released outside the connection structure 300 through these gaps. This reduces the probability that gas will be trapped in the solder 150 and form voids.

(実施例1)
第2の実施形態の実装基板を以下の方法により作製した。
(Example 1)
A mounting board of the second embodiment was produced by the following method.

まず、ガラスエポキシ基板上にCu膜でサーマルランドを形成した。 First, a thermal land was formed with a Cu film on a glass epoxy substrate.

次に、ソルダーレジストを厚さ100μmで塗布し、フォトリソグラフィー法により、第2の壁部のパターンを形成した。第2の壁部の幅は0.2mmとした。各区画の大きさは1.4mm×1.2mmとした。 Next, a solder resist was applied to a thickness of 100 μm, and a second wall pattern was formed by photolithography. The width of the second wall was 0.2 mm. The size of each section was 1.4 mm×1.2 mm.

次にソルダーレジストを厚さ50μmで塗布し、フォトリソグラフィー法により、第2の壁部の交差部に、長さが0.6mmの十字となるように第1の壁部を形成した。 Next, a solder resist was applied to a thickness of 50 μm, and a first wall was formed by photolithography so as to form a cross with a length of 0.6 mm at the intersection of the second walls.

以上説明したように、本実施形態によれば、はんだから発生したガスを外部に逃がして、ボイドの発生を抑制することができる。 As described above, according to this embodiment, the gas generated from the solder can be released to the outside, thereby suppressing the generation of voids.

(第3の実施形態)
第2の実施形態では、サーマルランド120とサーマルパッド230の外周部では、両者の間が開放した構造であったが、外周部に仕切り壁と同様の構造を持つ外周壁を設けても良い。図8はこのような構造を持つ実装基板101を示す平面図である。
(Third embodiment)
In the second embodiment, the outer peripheral portion of the thermal land 120 and the thermal pad 230 is open, but an outer peripheral wall having the same structure as the partition wall may be provided on the outer peripheral portion. FIG. 8 is a plan view showing a mounting board 101 having such a structure.

実装基板101は、第2の実施形態の構成に加えて、外周壁131を有している。外周壁131は、サーマルランド120の外周に設けられ、第1の壁部130aと同じ高さを持つ第3の壁部131と、第3の壁部131aより低い第4の壁部131bとを有している。第4の壁部131bの高さは、例えば第2の壁部130bと同じとすることができるが、異なっていても良い。外周壁31があることにより、はんだ150がサーマルランド120の外側に流出することを阻止できる。 The mounting substrate 101 has an outer peripheral wall 131 in addition to the configuration of the second embodiment. The outer peripheral wall 131 is provided on the outer periphery of the thermal land 120 and includes a third wall portion 131 having the same height as the first wall portion 130a and a fourth wall portion 131b lower than the third wall portion 131a. have. The height of the fourth wall portion 131b can be, for example, the same as that of the second wall portion 130b, but may be different. The presence of the outer peripheral wall 31 can prevent the solder 150 from flowing out of the thermal land 120 .

この実装基板101にパッケージ部品200を実装した場合、外周部には、第4の壁部に対応した隙間ができる。この隙間を通して、ガスを外部に放出することができる。図8では、仮想的に置いたはんだ150で発生したガスが、隙間を通って放出されるガスの流れGを模式的に描いている。 When the package component 200 is mounted on this mounting substrate 101, a gap corresponding to the fourth wall is formed in the outer peripheral portion. Gas can be released to the outside through this gap. In FIG. 8, the gas generated by the solder 150 that is virtually placed is schematically depicted as a gas flow G that is discharged through the gap.

図9(a)、(b)は、それぞれ図8のE-E´、F-F´における断面図である。図9(a)に示すように、E-E´の断面は、高さがgの第3の壁部131aであり、F-F´の断面は、高さがhの第4の壁部131bである。このため、上部からパッケージ部品を実装した場合、F-F´の断面には、高さが(g-h)の隙間ができる。 9A and 9B are cross-sectional views taken along lines EE' and FF' of FIG. 8, respectively. As shown in FIG. 9(a), the cross section of EE' is the third wall portion 131a having a height of g, and the cross section of FF' is the fourth wall portion having a height of h. 131b. Therefore, when a package component is mounted from above, a gap having a height of (gh) is formed in the cross section of FF'.

以上説明したように、本実施形態によれば、外周部から、はんだが流れ出ることを阻止する壁を設けつつ、ガスの逃げる経路を確保して、ボイドの発生を抑制することができる。 As described above, according to the present embodiment, it is possible to suppress the occurrence of voids by providing a wall for preventing the solder from flowing out from the outer peripheral portion while securing a gas escape path.

(第4の実施形態)
第1から第3の実施形態では、隣接する区画の間すべてに第2の壁部を設けて隙間を確保していたが、隙間は必ずしも全ての区画間になくても良い。例えば、図10のように、図の上下方向の隣接区画間に第2の壁部を設けて、図の左右方には設けない構成とすることができる。
(Fourth embodiment)
In the first to third embodiments, the second walls are provided between all the adjacent sections to secure the gaps, but the gaps do not necessarily have to be present between all the sections. For example, as shown in FIG. 10, a second wall portion may be provided between adjacent sections in the vertical direction of the drawing, and may not be provided on the left and right sides of the drawing.

このような構成の場合、各区画から外部まで連続して、第2の壁部130bおよび第4の壁部131bが並ぶ配置が取れればよい。当然のことながら、第2の壁部および第4の壁部のレイアウトは図10の例に限られるものではなく、上記の条件を満たす任意のレイアウトとすることができる。 In such a configuration, the second wall portion 130b and the fourth wall portion 131b may be arranged continuously from each section to the outside. As a matter of course, the layout of the second wall portion and the fourth wall portion is not limited to the example of FIG. 10, and any layout that satisfies the above conditions can be used.

(第5の実施形態)
第1から第4の実施の形態では、仕切り壁に囲まれたサーマルランドの区画を矩形としていたが、矩形以外の任意の形状とすることができる。例えば、図11に示す実装基板102のように区画が円形であったり、楕円形その他の形状であったりしても良い。この場合も、第1から第4の実施形態と同様に、サーマルパッドを第1の壁部130aで支持し、各区画の少なくとも1つの隣接区画との間に、第2の壁部130bを設け、外部まで隙間が連続するようにすれば良い。
(Fifth embodiment)
In the first to fourth embodiments, the section of the thermal land surrounded by the partition wall is rectangular, but may be of any shape other than rectangular. For example, the partitions may be circular like the mounting substrate 102 shown in FIG. 11, or may be elliptical or other shapes. In this case also, as in the first to fourth embodiments, the thermal pad is supported by the first wall portion 130a, and each compartment is provided with a second wall portion 130b between at least one adjacent compartment. , the gap should be continuous to the outside.

(第6の実施形態)
図12は、第6の実施形態の実装基板103を示す平面図である。本実施形態の実装基板103は、第2の壁部130bに、第2の壁部130bの上面から基材110の裏面まで貫通するスルーホール170を設けている。
(Sixth embodiment)
FIG. 12 is a plan view showing the mounting board 103 of the sixth embodiment. The mounting substrate 103 of this embodiment has a through hole 170 penetrating from the upper surface of the second wall portion 130b to the back surface of the base material 110 in the second wall portion 130b.

図13は、図12のI-I´における断面図である。図13に示すように、スルーホール170は、第2の壁部130bの上面と基材110の裏面までを貫通している。スルーホール170を通して、はんだで発生したガスが、外部に抜けることができるため、効率よくガスを放出することができる。その結果、ボイドの発生を抑制することができる。 13 is a cross-sectional view taken along line II' of FIG. 12. FIG. As shown in FIG. 13 , the through hole 170 penetrates from the upper surface of the second wall portion 130 b to the rear surface of the base material 110 . Gas generated in the solder can escape to the outside through the through-holes 170, so that the gas can be released efficiently. As a result, the generation of voids can be suppressed.

以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。 The present invention has been described above using the above-described embodiments as exemplary examples. However, the invention is not limited to the above embodiments. That is, within the scope of the present invention, various aspects that can be understood by those skilled in the art can be applied to the present invention.

1、110 基材
2 導体膜
3、130 仕切り壁
100、101、102、103 実装基板
120 サーマルランド
130a 第1の壁部
130b 第2の壁部
131 外周壁
140 端子ランド
150 はんだ
160 隙間
170 スルーホール
200 パッケージ部品
210 モールド
220 端子
230 サーマルパッド
Reference Signs List 1, 110 base material 2 conductor film 3, 130 partition wall 100, 101, 102, 103 mounting substrate 120 thermal land 130a first wall portion 130b second wall portion 131 outer peripheral wall 140 terminal land 150 solder 160 gap 170 through hole 200 package component 210 mold 220 terminal 230 thermal pad

Claims (10)

絶縁性の基材と、
前記基材上に積層された導体膜と、
前記導体膜上に設けられ、前記導体膜を複数の区画に区画する絶縁性の仕切り壁と
を有し、
前記仕切り壁は、
前記仕切り壁の交差部に配置され、前記導体膜の上面から第1の高さに上面がある第1の壁部と、
前記仕切り壁の、隣接する前記区画を仕切る辺の部分に配置され、前記第1の高さより低い第2の高さに上面がある第2の壁部と
を有することを特徴とする実装基板。
an insulating substrate;
a conductor film laminated on the substrate;
an insulating partition wall provided on the conductor film and partitioning the conductor film into a plurality of compartments;
The partition wall is
a first wall portion disposed at the intersection of the partition walls and having an upper surface at a first height from the upper surface of the conductor film;
and a second wall portion disposed on a side portion of the partition wall that partitions the adjacent partitions and having an upper surface at a second height that is lower than the first height.
それぞれの前記区画が、
少なくとも1つの隣接区画との間に前記第2の壁部を有する
ことを特徴とする請求項1に記載の実装基板。
each of said compartments,
2. The mounting board according to claim 1, comprising the second wall portion between at least one adjacent section.
前記導体膜の外周上に外周壁を有し、
前記外周壁が、
前記第1の壁部と同じ高さの第3の壁部と、
前記第3の壁部より低い第4の壁部と
を有することを特徴とする請求項1または請求項2に記載の実装基板。
Having an outer peripheral wall on the outer periphery of the conductor film,
The outer peripheral wall is
a third wall having the same height as the first wall;
3. The mounting substrate according to claim 1, further comprising a fourth wall portion lower than the third wall portion.
前記区画が矩形である
ことを特徴とする請求項1乃至3のいずれか一項に記載の実装基板。
4. The mounting board according to any one of claims 1 to 3, wherein the partition is rectangular.
前記区画が楕円形である
ことを特徴とする請求項1乃至3のいずれか一項に記載の実装基板。
4. The mounting substrate according to any one of claims 1 to 3, wherein said section is elliptical.
前記第2の壁部の上面から前記基材の裏面までを貫通するスルーホールを有する
ことを特徴とする請求項1乃至5のいずれか一項に記載の実装基板。
The mounting board according to any one of claims 1 to 5, further comprising a through hole penetrating from the top surface of the second wall portion to the back surface of the base material.
請求項1乃至6のいずれか一項に記載の実装基板と、
前記導体膜に対応するサーマルパッドを有するパッケージ部品と、
前記区画に充填された、はんだ、と
を有し、
前記第1の壁部で前記サーマルパッドを支持し、
前記はんだで前記サーマルパッドと前記導体膜とを接続している
ことを特徴とする接続構造。
A mounting substrate according to any one of claims 1 to 6;
a package component having a thermal pad corresponding to the conductor film;
solder filled in the compartment; and
supporting the thermal pad on the first wall;
A connection structure, wherein the thermal pad and the conductor film are connected by the solder.
絶縁性の基材上に導体膜を形成し、
前記導体膜上に、前記導体膜を複数の区画に区画する絶縁性の仕切り壁を形成し、
前記仕切り壁には、
前記仕切り壁の交差部に配置され、前記導体膜の上面から第1の高さに上面がある第1の壁部と、
前記仕切り壁の、隣接する前記区画を仕切る辺の部分に配置され、前記第1の高さより低い第2の高さに上面がある第2の壁部とを形成する
ことを特徴とする実装基板の製造方法。
forming a conductor film on an insulating substrate,
forming insulating partition walls on the conductor film for partitioning the conductor film into a plurality of compartments;
The partition wall includes:
a first wall portion disposed at the intersection of the partition walls and having an upper surface at a first height from the upper surface of the conductor film;
and a second wall portion disposed on a side portion of the partition wall separating the adjacent partitions and having an upper surface at a second height lower than the first height. manufacturing method.
それぞれの前記区画の、
少なくとも1つの隣接区画との間に前記第2の壁部を形成する
ことを特徴とする請求項8に記載の実装基板の製造方法。
of each said compartment,
9. The method of manufacturing a mounting substrate according to claim 8, wherein the second wall is formed between at least one adjacent section.
請求項1乃至6のいずれか一項に記載の実装基板の前記区画にはんだを充填し、
前記導体膜に対応するサーマルパッドを有するパッケージ部品の前記サーマルパッドを、前記第1の壁部で支持し、
前記はんだを加熱して、
前記サーマルパッドと前記導体膜とをはんだ接続する
ことを特徴とする接続構造の作製方法。
Filling the section of the mounting substrate according to any one of claims 1 to 6 with solder,
supporting the thermal pad of a package component having a thermal pad corresponding to the conductive film by the first wall;
heating the solder,
A method of manufacturing a connection structure, comprising soldering the thermal pad and the conductor film.
JP2018050472A 2018-03-19 2018-03-19 Mounting substrate and mounting structure Active JP7147205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018050472A JP7147205B2 (en) 2018-03-19 2018-03-19 Mounting substrate and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050472A JP7147205B2 (en) 2018-03-19 2018-03-19 Mounting substrate and mounting structure

Publications (2)

Publication Number Publication Date
JP2019165045A JP2019165045A (en) 2019-09-26
JP7147205B2 true JP7147205B2 (en) 2022-10-05

Family

ID=68065695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050472A Active JP7147205B2 (en) 2018-03-19 2018-03-19 Mounting substrate and mounting structure

Country Status (1)

Country Link
JP (1) JP7147205B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7313993B2 (en) * 2019-09-11 2023-07-25 株式会社三共 game machine
JP7313992B2 (en) * 2019-09-11 2023-07-25 株式会社三共 game machine

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026468A (en) 2000-06-30 2002-01-25 Internatl Business Mach Corp <Ibm> Printed wiring board and semiconductor device
JP2006147723A (en) 2004-11-17 2006-06-08 Sharp Corp Electric circuit board for semiconductor element
JP2008098328A (en) 2006-10-11 2008-04-24 Canon Inc Structure for surface-mounting electronic components
JP2009105212A (en) 2007-10-23 2009-05-14 Toshiba Corp Printed circuit board and electronic device
US20120119341A1 (en) 2010-11-16 2012-05-17 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
JP2016077092A (en) 2014-10-07 2016-05-12 三菱電機株式会社 Motor, air conditioner, and manufacturing method of motor
JP2018006655A (en) 2016-07-06 2018-01-11 株式会社デンソー Electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026468A (en) 2000-06-30 2002-01-25 Internatl Business Mach Corp <Ibm> Printed wiring board and semiconductor device
JP2006147723A (en) 2004-11-17 2006-06-08 Sharp Corp Electric circuit board for semiconductor element
JP2008098328A (en) 2006-10-11 2008-04-24 Canon Inc Structure for surface-mounting electronic components
JP2009105212A (en) 2007-10-23 2009-05-14 Toshiba Corp Printed circuit board and electronic device
US20120119341A1 (en) 2010-11-16 2012-05-17 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
JP2016077092A (en) 2014-10-07 2016-05-12 三菱電機株式会社 Motor, air conditioner, and manufacturing method of motor
JP2018006655A (en) 2016-07-06 2018-01-11 株式会社デンソー Electronic device

Also Published As

Publication number Publication date
JP2019165045A (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
US10354939B2 (en) Multilayer board and electronic device
US6972479B2 (en) Package with stacked substrates
KR102222608B1 (en) Printed circuit board and manufacturing method thereof
JP2016213308A (en) Printed circuit board and printed wiring board
KR102600022B1 (en) Manufacturing method of electronic device module
JP7147205B2 (en) Mounting substrate and mounting structure
JP6660850B2 (en) Electronic component built-in substrate, method of manufacturing the same, and electronic component device
CN105374777A (en) Flip chip package and manufacturing method thereof
TWI575686B (en) Semiconductor structure
JP6597502B2 (en) Electronic equipment
TW201709461A (en) Package substrate
US20070138632A1 (en) Electronic carrier board and package structure thereof
JP4942452B2 (en) Circuit equipment
JP2009117409A (en) Circuit board
JP6477105B2 (en) Semiconductor device
TWI607530B (en) Packaging device and manufacturing method thereof
CN110931447B (en) Control module and printed board
JP2007096083A (en) Hybrid integrated circuit device
JP2017152448A (en) Multi-piece wiring board
JP2010010569A (en) Circuit device and method of manufacturing the same
JP2010161295A (en) Printed circuit board and semiconductor device with the same
JP6569610B2 (en) Electronic equipment
EP4040925A1 (en) Circuit board
JP6487315B2 (en) Electronic control unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R151 Written notification of patent or utility model registration

Ref document number: 7147205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151