JP5062376B1 - Manufacturing method of electronic component mounting board - Google Patents

Manufacturing method of electronic component mounting board Download PDF

Info

Publication number
JP5062376B1
JP5062376B1 JP2012090446A JP2012090446A JP5062376B1 JP 5062376 B1 JP5062376 B1 JP 5062376B1 JP 2012090446 A JP2012090446 A JP 2012090446A JP 2012090446 A JP2012090446 A JP 2012090446A JP 5062376 B1 JP5062376 B1 JP 5062376B1
Authority
JP
Japan
Prior art keywords
solder
pad
center
electronic component
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012090446A
Other languages
Japanese (ja)
Other versions
JP2013219284A (en
Inventor
篤人 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2012090446A priority Critical patent/JP5062376B1/en
Application granted granted Critical
Publication of JP5062376B1 publication Critical patent/JP5062376B1/en
Priority to CN2012105258171A priority patent/CN103379745A/en
Publication of JP2013219284A publication Critical patent/JP2013219284A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ランド又はハンダに接続される配線パターンが露出される構成において、配線基板側のランドと電子部品側のパッドとのハンダによる接合力が低下するのを抑制することができる電子部品実装基板の製造方法を得る。
【解決手段】ハンダ６０の中心を、パッド２６の中心に対して配線パターン２８が接続された側とは反対側にオフセットさせる。これにより、半導体パッケージ１０を配線基板５０に実装する際に溶融されたハンダ６０の中心が、パッド２６及びランド５２の中心へ向かって移動し、ハンダ６０の中心が、パッド２６及びランド５２の中心と同様の位置となる。このため、電子部品実装基板が完成した状態で、ハンダの中心が、パッド２６及びランド５２の中心からずれる場合と比して、ランド５２とパッド２６とのハンダ６０による接合力が低下してしまうのが抑制される。
【選択図】図１An electronic component mounting board capable of suppressing a decrease in bonding force between a land on a wiring board side and a pad on an electronic component side in a configuration in which a wiring pattern connected to the land or the solder is exposed. The manufacturing method is obtained.
A center of a solder is offset to a side opposite to a side where a wiring pattern is connected with respect to a center of a pad. Thereby, the center of the solder 60 melted when the semiconductor package 10 is mounted on the wiring board 50 moves toward the center of the pad 26 and the land 52, and the center of the solder 60 is the center of the pad 26 and the land 52. And the same position. For this reason, in the state where the electronic component mounting substrate is completed, the bonding force by the solder 60 between the land 52 and the pad 26 is reduced as compared with the case where the center of the solder is shifted from the center of the pad 26 and the land 52. Is suppressed.
[Selection] Figure 1

Description

本発明は、電子部品実装基板の製造方法に関する。   The present invention relates to a method for manufacturing an electronic component mounting board.

特許文献１には、印刷用マスクの開口部をソルダーレジスト層の開口部よりも大きく形成し、印刷用マスクの開口部の中心とソルダーレジスト層の開口部の中心とを所定量だけずらして印刷用マスクが載せられ、半田ペーストを印刷用マスクの開口部から充填して、実装用パッド上に印刷し、その後、リフロー処理することによって、半田バンプを形成する技術が記載されている。   In Patent Document 1, the opening of the printing mask is formed larger than the opening of the solder resist layer, and the center of the opening of the printing mask and the center of the opening of the solder resist layer are shifted by a predetermined amount. A technology is described in which a solder mask is formed by filling a solder paste with an opening of a printing mask, printing on a mounting pad, and then performing a reflow process.

特開２００６−１７３３２５JP 2006-173325 A

本発明の課題は、ランド又はパッドに接続される配線パターンが露出される構成において、配線基板側のランドと電子部品側のパッドとのハンダによる接合力が低下するのを抑制することである。   SUMMARY OF THE INVENTION An object of the present invention is to suppress a decrease in bonding force due to soldering between a land on a wiring board side and a pad on an electronic component side in a configuration in which a wiring pattern connected to the land or pad is exposed.

本発明の請求項１に係る電子部品実装基板の製造方法は、ハンダ付け用のパッド及び端部が前記パッドに接続された配線パターンが外部に露出するように形成された電子部品を、前記パッドとハンダを介して接続されるランドが形成された配線基板に表面実装する際に、前記電子部品を前記配線基板に表面実装する実装方向から見て、前記ハンダの中心が、前記パッドの中心に対して前記配線パターンが接続された側とは反対側にオフセットされるように、前記ハンダを前記パッド及び前記ランドの少なくとも一方に予め塗布する工程を含むことを特徴とする。   According to a first aspect of the present invention, there is provided a method of manufacturing an electronic component mounting substrate, comprising: a pad for soldering; and an electronic component formed so that a wiring pattern having an end connected to the pad is exposed to the outside. When the surface mounting is performed on the wiring board on which the land connected via the solder is formed, the center of the solder is the center of the pad when viewed from the mounting direction in which the electronic component is surface-mounted on the wiring board. In contrast, the method includes a step of applying the solder to at least one of the pad and the land in advance so as to be offset to the side opposite to the side to which the wiring pattern is connected.

本発明の請求項２に係る電子部品実装基板の製造方法は、ハンダ付け用のパッドが外部に露出するように形成された電子部品を、前記パッドとハンダを介して接続されるランド及び端部が前記ランドに接続された配線パターンが外部に露出するように形成された配線基板に表面実装する際に、前記電子部品を前記配線基板に表面実装する実装方向から見て、前記ハンダの中心が、前記ランドの中心に対して前記配線パターンが接続された側とは反対側にオフセットされるように、前記ハンダを前記パッド及び前記ランドの少なくとも一方に予め塗布する工程を含むことを特徴とする。   According to a second aspect of the present invention, there is provided a method of manufacturing an electronic component mounting substrate, wherein an electronic component formed such that a soldering pad is exposed to the outside is connected to the pad and the land via the solder and the end portion. When the surface mounting is performed on the wiring board formed so that the wiring pattern connected to the land is exposed to the outside, the center of the solder is seen from the mounting direction in which the electronic component is surface-mounted on the wiring board. And a step of pre-applying the solder to at least one of the pad and the land so as to be offset to the side opposite to the side where the wiring pattern is connected to the center of the land. .

本発明の請求項１の電子部品実装基板の製造方法によれば、電子部品を配線基板に表面実装する際に、実装方向から見て、ハンダの中心とパッドの中心とが同位置となっている場合と比して、ランド又はパッドに接続される配線パターンが露出される構成において、配線基板側のランドと電子部品側のパッドとのハンダによる接合力が低下するのを抑制することができる。   According to the method for manufacturing an electronic component mounting board of claim 1 of the present invention, when the electronic component is surface-mounted on the wiring board, the center of the solder and the center of the pad are in the same position when viewed from the mounting direction. Compared with the case where the wiring pattern connected to the land or the pad is exposed, it is possible to suppress a decrease in the bonding force due to the solder between the land on the wiring board side and the pad on the electronic component side. .

本発明の請求項２の電子部品実装基板の製造方法によれば、電子部品を配線基板に表面実装する際に、実装方向から見て、ハンダの中心とランドの中心とが同位置となっている場合と比して、ランド又はパッドに接続される配線パターンが露出される構成において、配線基板側のランドと電子部品側のパッドとのハンダによる接合力が低下するのを抑制することができる。   According to the method for manufacturing an electronic component mounting board of claim 2 of the present invention, when the electronic component is surface-mounted on the wiring board, the center of the solder and the center of the land are in the same position when viewed from the mounting direction. Compared with the case where the wiring pattern connected to the land or the pad is exposed, it is possible to suppress a decrease in the bonding force due to the solder between the land on the wiring board side and the pad on the electronic component side. .

（Ａ）（Ｂ）本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる配線基板及び半導体パッケージを示した断面図によって電子部品実装基板の製造方法の工程を示した工程図である。(A) (B) Process drawing which showed the process of the manufacturing method of an electronic component mounting board | substrate with sectional drawing which showed the wiring board and semiconductor package which are used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention. It is. （Ａ）（Ｂ）本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる配線基板及び半導体パッケージを示した断面図によって電子部品実装基板の製造方法の工程を示した工程図である。(A) (B) Process drawing which showed the process of the manufacturing method of an electronic component mounting board | substrate with sectional drawing which showed the wiring board and semiconductor package which are used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention. It is. （Ａ）（Ｂ）本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる配線基板及び半導体パッケージを示した断面図によって電子部品実装基板の製造方法の工程を示した工程図及び電子部品実装基板の拡大断面図である。(A) (B) Process drawing which showed the process of the manufacturing method of an electronic component mounting board | substrate with sectional drawing which showed the wiring board and semiconductor package which are used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention. It is an expanded sectional view of an electronic component mounting board. （Ａ）（Ｂ）本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる配線基板の底面図及び拡大斜視図である。(A) (B) It is the bottom view and enlarged perspective view of a wiring board used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention. （Ａ）（Ｂ）本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる配線基板及びこれに塗布されたハンダを示した底面図及び拡大底面図である。(A) (B) It is the bottom view and enlarged bottom view which showed the wiring board used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention, and the solder apply | coated to this. （Ａ）（Ｂ）本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる半導体パッケージ及び配線基板を示した斜視図である。(A) (B) It is the perspective view which showed the semiconductor package and wiring board which are used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る電子部品実装基板の製造方法に用いられる半導体パッケージを示した断面図である。It is sectional drawing which showed the semiconductor package used for the manufacturing method of the electronic component mounting board | substrate which concerns on 1st Embodiment of this invention. （Ａ）（Ｂ）本発明の第２実施形態に係る電子部品実装基板の製造方法に用いられる半導体パッケージ及び配線基板を示した斜視図である。(A) (B) It is the perspective view which showed the semiconductor package and wiring board which are used for the manufacturing method of the electronic component mounting board | substrate which concerns on 2nd Embodiment of this invention.

＜第１実施形態＞
本発明の第１実施形態に係る電子部品実装基板の製造方法（以下単に「基板の製造方法」と記載する場合がある）の一例について図１〜図７に従って説明する。なお、図中に示す矢印ＵＰは、鉛直方向の上方を示す。 <First Embodiment>
An example of a method for manufacturing an electronic component mounting substrate according to the first embodiment of the present invention (hereinafter sometimes simply referred to as “substrate manufacturing method”) will be described with reference to FIGS. In addition, arrow UP shown in the figure shows the upper direction of the perpendicular direction.

先ず、基板の製造方法に用いられる電子部品の一例としての半導体パッケージ１０と、この半導体パッケージ１０が表面実装（以下、単に「実装」と記載する）される配線基板５０とについて説明する。   First, a semiconductor package 10 as an example of an electronic component used in a substrate manufacturing method and a wiring board 50 on which the semiconductor package 10 is surface-mounted (hereinafter simply referred to as “mounting”) will be described.

〔半導体パッケージ〕
半導体パッケージ１０は、所謂ａＱＦＮ（ａｄｖａｎｃｅｄ Ｑｕａｄ Ｆｌａｔ Ｎｏ−Ｌｅａｄ）半導体とされている。そして、図７に示されるように、半導体パッケージ１０は、上面（図中上側の面）及び下面（図中下側の面）からエッチングされることで所望の形状とされた多層のリードフレーム１２を備えている。 [Semiconductor package]
The semiconductor package 10 is a so-called aQFN (advanced quad flat no-lead) semiconductor. As shown in FIG. 7, the semiconductor package 10 is etched from the upper surface (upper surface in the drawing) and the lower surface (lower surface in the drawing) to form a multilayer lead frame 12 having a desired shape. It has.

さらに、このリードフレーム１２は、上面に半導体チップ１４が搭載されるチップ部１６と、このチップ部１６を囲むように配置された複数の周囲部１８とを備えている。そして、複数の周囲部１８のうち一部の周囲部１８の上面と半導体チップ１４とは、ボンディングワイヤ２０によって電気的に接続されている。   Further, the lead frame 12 includes a chip portion 16 on which the semiconductor chip 14 is mounted on the upper surface, and a plurality of peripheral portions 18 arranged so as to surround the chip portion 16. Then, the upper surface of some of the peripheral portions 18 and the semiconductor chip 14 are electrically connected by bonding wires 20.

さらに、半導体パッケージ１０には、チップ部１６及び周囲部１８の下部を除き、リードフレーム１２、半導体チップ１４及びボンディングワイヤ２０を封止するモールド樹脂２２が備えられている。   Further, the semiconductor package 10 is provided with a mold resin 22 for sealing the lead frame 12, the semiconductor chip 14, and the bonding wires 20 except for the lower part of the chip part 16 and the peripheral part 18.

ここで、モールド樹脂２２によって封止されずに外部に露出した周囲部１８の下部は、図４（Ａ）（Ｂ）に示されるように、後述する配線基板５０のランド５２とハンダ６０（図３参照）を介して接続されるパッド２６及び端部がパッド２６に接続された配線パターン２８とされている。尚、パッド２６及び配線パターン２８の表面には、ソルダーレジスト層等の絶縁膜が形成されていない。   Here, as shown in FIGS. 4A and 4B, the lower portion of the peripheral portion 18 that is not sealed by the mold resin 22 and exposed to the outside is a land 52 and solder 60 (see FIG. 3) and the wiring pattern 28 connected to the pad 26 at the end. Note that an insulating film such as a solder resist layer is not formed on the surface of the pad 26 and the wiring pattern 28.

パッド２６は、半導体パッケージ１０が配線基板５０に実装される実装方向（以下、単に「実装方向」と記載する）から見て、円形（一例としてφ０．２５〔ｍｍ〕）とされている。また、パッド２６の中央側には、配線基板５０（図６参照）側に突出する突起２６Ａが形成され、半導体パッケージ１０が配線基板５０に実装された際に、配線基板５０の上面と半導体パッケージ１０のモールド樹脂２２の下面との距離が一定値以上となるようになっている。   The pad 26 has a circular shape (φ0.25 [mm] as an example) as viewed from the mounting direction (hereinafter simply referred to as “mounting direction”) in which the semiconductor package 10 is mounted on the wiring substrate 50. Further, a protrusion 26A that protrudes toward the wiring board 50 (see FIG. 6) is formed on the center side of the pad 26. When the semiconductor package 10 is mounted on the wiring board 50, the upper surface of the wiring board 50 and the semiconductor package The distance from the lower surface of the ten mold resins 22 is a certain value or more.

これに対して、配線パターン２８は、長尺状とされ、長手方向の一端部がパッド２６に接続されている。そして、配線パターン２８の幅方向の寸法は、パッド２６の直径寸法より小さくされている。   On the other hand, the wiring pattern 28 has a long shape, and one end portion in the longitudinal direction is connected to the pad 26. The width dimension of the wiring pattern 28 is made smaller than the diameter dimension of the pad 26.

〔配線基板〕
半導体パッケージ１０が実装される配線基板５０は、多層構造とされ、図６に示されるように、半導体パッケージ１０が実装される実装面５０Ａには、半導体パッケージ１０に形成されたパッド２６とハンダ６０（図３参照）を介して接続されるランド５２が形成されている。 [Wiring board]
The wiring board 50 on which the semiconductor package 10 is mounted has a multi-layer structure. As shown in FIG. 6, the mounting surface 50A on which the semiconductor package 10 is mounted has pads 26 and solder 60 formed on the semiconductor package 10. Lands 52 connected via (see FIG. 3) are formed.

半導体パッケージ１０が搭載される領域のランド５２は、パッド２６と対応するように複数形成されており、実装方向から見て、パッド２６と同様に円形（一例としてφ０．２５〔ｍｍ〕）とされている。そして、半導体パッケージ１０が配線基板５０に実装されると、実装方向から見て、パッド２６の外形と、ランド５２の外形とは重なるようになっている。換言すれば、実装方向から見て、パッド２６の中心と、ランド５２の中心とが同様の位置となるようになっている。   A plurality of lands 52 in the region where the semiconductor package 10 is mounted are formed so as to correspond to the pads 26, and are circular (as an example, φ0.25 [mm]) as in the case of the pads 26 when viewed from the mounting direction. ing. When the semiconductor package 10 is mounted on the wiring substrate 50, the outer shape of the pad 26 and the outer shape of the land 52 overlap each other when viewed from the mounting direction. In other words, when viewed from the mounting direction, the center of the pad 26 and the center of the land 52 are located at the same position.

さらに、実装面５０Ａにおいて、パッド２６以外の部分には、ソルダーレジストが塗布されて絶縁状態とされた絶縁部５４が形成されている。   Further, on the mounting surface 50 </ b> A, an insulating portion 54 is formed in a portion other than the pad 26 so as to be insulated by applying a solder resist.

（基板の製造方法）
次に、半導体パッケージ１０を配線基板５０に実装することで、電子部品実装基板７０（図３（Ａ）参照）を製造する基板の製造方法について説明する。なお、図１〜図３に示す断面において、半導体パッケージ１０の内部の構成については省略して記載する。 (Substrate manufacturing method)
Next, a substrate manufacturing method for manufacturing the electronic component mounting substrate 70 (see FIG. 3A) by mounting the semiconductor package 10 on the wiring substrate 50 will be described. In the cross section shown in FIGS. 1 to 3, the internal configuration of the semiconductor package 10 is omitted.

〔ハンダ塗布工程〕
先ず、図１（Ａ）、図５（Ａ）（Ｂ）に示されるように、配線基板５０のランド５２にスクリーン印刷によって実装方向から見て円形（一例としてφ０．２５〔ｍｍ〕）のクリームハンダ等のハンダ６０を塗布（印刷）する。 [Solder application process]
First, as shown in FIGS. 1 (A), 5 (A) and 5 (B), a cream having a circular shape (for example, φ0.25 [mm]) as seen from the mounting direction by screen printing on the lands 52 of the wiring board 50. Solder 60 such as solder is applied (printed).

ここで、配線基板５０にハンダ６０を塗布する際には、図５（Ｂ）に示されるように、ハンダ６０の中心を、実装される半導体パッケージ１０のパッド２６の中心に対して配線パターン２８が接続された側とは反対側にオフセット（一例として０．０５〔ｍｍ〕）させる。通常、スクリーン印刷で用いるメタルマスクには配線基板のランドの中心と当該ランドに印刷されるハンダの中心が一致するように、貫通孔が形成されているが、前記したオフセットは、メタルマスクの貫通孔の位置を所定の方向に所定量ずらすことにより行うことが可能である。なお、オフセットされていることが容易に理解できるように、各図に示すオフセット量を誇張して記載する。   Here, when applying the solder 60 to the wiring board 50, as shown in FIG. 5B, the center of the solder 60 is set to the center of the pad 26 of the semiconductor package 10 to be mounted. Is offset (as an example, 0.05 [mm]) on the side opposite to the side to which is connected. Normally, a metal mask used in screen printing is formed with a through hole so that the center of the land of the wiring board and the center of the solder printed on the land coincide with each other. This can be done by shifting the position of the hole by a predetermined amount in a predetermined direction. Note that the offset amount shown in each figure is exaggerated so that the offset can be easily understood.

〔半導体積載工程〕
配線基板５０にハンダ６０を塗布した後、図１（Ｂ）、図２（Ａ）に示されるように、配線基板５０の上方に配置された半導体パッケージ１０を実装方向に移動させ配線基板５０の実装面５０Ａに積載する。 [Semiconductor loading process]
After the solder 60 is applied to the wiring substrate 50, the semiconductor package 10 disposed above the wiring substrate 50 is moved in the mounting direction as shown in FIGS. It is loaded on the mounting surface 50A.

この際、実装方向から見て、パッド２６の外形と、ランド５２の外形とは重なっている。   At this time, the outer shape of the pad 26 and the outer shape of the land 52 overlap each other when viewed from the mounting direction.

〔ハンダ溶融工程〕
次に、半導体パッケージ１０が実装面５０Ａに積載された配線基板５０を、図２（Ｂ）に示されるように、一対のヒータ４８の間を搬送し、熱風を配線基板５０に吹きかけてハンダ６０を溶融させる。 [Solder melting process]
Next, as shown in FIG. 2B, the wiring board 50 on which the semiconductor package 10 is stacked on the mounting surface 50 </ b> A is transported between a pair of heaters 48, and hot air is blown onto the wiring board 50 to solder 60. To melt.

ここで、溶融されたハンダ６０は、配線パターン２８側に流れる（移動する）。実装方向から見ると、ハンダ６０の中心が、パッド２６及びランド５２の中心へ向かって移動し、ハンダ６０の中心が、パッド２６及びランド５２の中心と同様の位置となる。   Here, the melted solder 60 flows (moves) to the wiring pattern 28 side. When viewed from the mounting direction, the center of the solder 60 moves toward the center of the pad 26 and the land 52, and the center of the solder 60 is at the same position as the center of the pad 26 and the land 52.

〔ハンダ硬化工程〕
次に、ヒータ４８の間を通過することでハンダ６０の中心が、パッド２６及びランド５２の中心と同様の位置となった状態で、図３（Ａ）（Ｂ）に示されるように、半導体パッケージ１０及び配線基板５０に冷風を吹きかける。これにより、溶融していたハンダ６０が硬化して半導体パッケージ１０が配線基板５０に実装されることで、電子部品実装基板７０が製造される。 [Solder curing process]
Next, as shown in FIGS. 3A and 3B, the semiconductor 60 passes through the heater 48 so that the center of the solder 60 is in the same position as the center of the pad 26 and the land 52, as shown in FIGS. Cold air is blown onto the package 10 and the wiring board 50. Thereby, the melted solder 60 is cured and the semiconductor package 10 is mounted on the wiring board 50, whereby the electronic component mounting board 70 is manufactured.

以上説明したように、本実施形態では、ハンダ６０の中心が、実装方向から見て、パッド２６及びランド５２の中心と同様の位置となっている。   As described above, in the present embodiment, the center of the solder 60 is the same position as the center of the pad 26 and the land 52 when viewed from the mounting direction.

一方、平面視でハンダの中心とパッドの中心とが重なるようにハンダをランドに塗布した場合は、ハンダが溶融されることでランドと同様に表面に絶縁膜が無い配線パターン側にもハンダの一部が流れる。これにより、ハンダの中心が、パッド２６及びランド５２の中心から配線パターン側にずれ、パッドとランドを電気的に接続するハンダの量が減る。このように、ハンダの中心が、パッド２６及びランド５２の中心からずれる場合と比して、前述したように、ハンダ６０の中心が、実装方向から見て、パッド２６及びランド５２の中心と同様の位置となっているため、ランド５２とパッド２６とのハンダ６０による接合力が低下し、電気的な接続が不良となるのが抑制される。   On the other hand, when the solder is applied to the land so that the center of the solder and the center of the pad overlap in plan view, the solder is melted so that the solder pattern is not formed on the surface of the wiring pattern as well as the land. A part flows. Accordingly, the center of the solder is shifted from the center of the pad 26 and the land 52 toward the wiring pattern, and the amount of solder for electrically connecting the pad and the land is reduced. As described above, the center of the solder 60 is the same as the center of the pad 26 and the land 52 when viewed from the mounting direction as compared with the case where the center of the solder is shifted from the center of the pad 26 and the land 52 as described above. Therefore, the bonding force by the solder 60 between the land 52 and the pad 26 is reduced, and the electrical connection is prevented from being poor.

＜第２実施形態＞
次に、本発明の第２実施形態に係る電子部品実装基板の製造方法の一例について図８に従って説明する。なお、第１実施形態と同一部材については、同一符号を付してその説明を省略する。 Second Embodiment
Next, an example of a method for manufacturing an electronic component mounting board according to the second embodiment of the present invention will be described with reference to FIG. In addition, about the same member as 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

本第２実施形態では、電子部品の一例としての半導体パッケージ８０は例えばＢＧＡ（ボールグリッドアレイ）半導体とされており、半導体パッケージ８０の下面には、図８に示されるように、配線パターンが接続されていない円形のパッド８２が形成されている。これに対して、配線基板９０の実装面９０Ａには、円形のランド９２と端部がランド９２に接続された配線パターン９４とが形成されている。   In the second embodiment, a semiconductor package 80 as an example of an electronic component is a BGA (ball grid array) semiconductor, for example, and a wiring pattern is connected to the lower surface of the semiconductor package 80 as shown in FIG. A circular pad 82 that is not formed is formed. On the other hand, a circular land 92 and a wiring pattern 94 whose ends are connected to the land 92 are formed on the mounting surface 90 </ b> A of the wiring substrate 90.

ハンダ塗布工程においてハンダ（図示省略）を配線基板９０のランド９２に塗布する際には、実装方向から見て、ハンダの中心を、ランド９２の中心に対して長尺状の配線パターン９４が接続された側とは反対側にオフセットさせる。   When solder (not shown) is applied to the lands 92 of the wiring board 90 in the solder application process, a long wiring pattern 94 is connected to the center of the land 92 with respect to the center of the land 92 when viewed from the mounting direction. Offset to the opposite side.

作用については、第１実施形態と同様である。   About an effect | action, it is the same as that of 1st Embodiment.

なお、本発明を特定の実施形態について詳細に説明したが、本発明は係る実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記第１実施形態では、電子部品の一例として、ａＱＦＮ半導体である半導体パッケージ１０を用いて説明したが、特にａＱＦＮ半導体に限定されず、下面（配線基板と対向する面）に、パット及び端部がパッドに接続された配線パターンが外部に露出された電子部品であればよい。   Although the present invention has been described in detail with respect to specific embodiments, the present invention is not limited to such embodiments, and various other embodiments are possible within the scope of the present invention. It is clear to the contractor. For example, in the first embodiment, the semiconductor package 10 that is an aQFN semiconductor has been described as an example of an electronic component. However, the semiconductor package 10 is not particularly limited to the aQFN semiconductor, and a pad and a pad Any electronic component whose end portion is connected to the pad and exposed to the outside may be used.

また、上記第２実施形態では、電子部品の一例として、ＢＧＡ半導体である半導体パッケージ８０を用いて説明したが、特にＢＧＡ半導体に限定されず、下面（配線基板と対向する面）に、円形のパットが露出された電子部品であればよい。尚、当該電子部品は、下面に円形のパッドおよび配線パターンが形成され、円形のパッド以外の配線パターンを含むその他の部分がソルダーレジスト等の絶縁膜で覆われた構成であっても良い。   In the second embodiment, the semiconductor package 80 which is a BGA semiconductor is described as an example of the electronic component. However, the electronic package is not particularly limited to the BGA semiconductor, and a circular shape is formed on the lower surface (the surface facing the wiring board). Any electronic component with an exposed pad may be used. The electronic component may have a configuration in which a circular pad and a wiring pattern are formed on the lower surface, and other portions including the wiring pattern other than the circular pad are covered with an insulating film such as a solder resist.

また、上記実施形態では、配線基板５０、９０側のランド５２、９２にハンダを塗布したが、特に配線基板５０、９０側でなくもよく、半導体パッケージ１０、８０側のパッド２６、８２にハンダを塗布してもよい。   In the above embodiment, the solder is applied to the lands 52 and 92 on the wiring board 50 and 90 side. However, the solder may not be on the wiring board 50 and 90 side, and the solder may be applied to the pads 26 and 82 on the semiconductor package 10 and 80 side. May be applied.

また、上記実施形態では、パッド２６に突起２６Ａが形成された構成を示したが、パッド２６に突起２６Ａが無くても良い。   In the above embodiment, the protrusion 26A is formed on the pad 26. However, the pad 26 may not have the protrusion 26A.

１０ 半導体パッケージ（電子部品の一例）
２６ パッド
２８ 配線パターン
５０ 配線基板
５２ ランド
７０ 電子部品実装基板
８０ 半導体パッケージ（電子部品の一例）
９０ 配線基板
９２ ランド
９４ 配線パターン 10 Semiconductor package (an example of electronic components)
26 Pad 28 Wiring pattern 50 Wiring substrate 52 Land 70 Electronic component mounting substrate 80 Semiconductor package (an example of electronic component)
90 Wiring board 92 Land 94 Wiring pattern

Claims (2)

ハンダ付け用のパッド及び端部が前記パッドに接続された配線パターンが外部に露出するように形成された電子部品を、前記パッドとハンダを介して接続されるランドが形成された配線基板に表面実装する際に、前記電子部品を前記配線基板に表面実装する実装方向から見て、前記ハンダの中心が、前記パッドの中心に対して前記配線パターンが接続された側とは反対側にオフセットされるように、
前記ハンダを前記パッド及び前記ランドの少なくとも一方に予め塗布する工程を含む電子部品実装基板の製造方法。 An electronic component formed such that a soldering pad and a wiring pattern having an end connected to the pad are exposed to the outside is provided on a wiring board on which a land connected to the pad via the solder is formed. When mounting, when viewed from the mounting direction in which the electronic component is surface-mounted on the wiring board, the center of the solder is offset to the side opposite to the side where the wiring pattern is connected to the center of the pad. As
A method for manufacturing an electronic component mounting board, comprising a step of applying the solder to at least one of the pad and the land in advance. ハンダ付け用のパッドが外部に露出するように形成された電子部品を、前記パッドとハンダを介して接続されるランド及び端部が前記ランドに接続された配線パターンが外部に露出するように形成された配線基板に表面実装する際に、前記電子部品を前記配線基板に表面実装する実装方向から見て、前記ハンダの中心が、前記ランドの中心に対して前記配線パターンが接続された側とは反対側にオフセットされるように、
前記ハンダを前記パッド及び前記ランドの少なくとも一方に予め塗布する工程を含む電子部品実装基板の製造方法。 Electronic components formed so that the pads for soldering are exposed to the outside are formed so that the lands connected via the pads and the solder and the wiring patterns whose ends are connected to the lands are exposed to the outside. When the surface mounting is performed on the printed circuit board, the center of the solder is the side where the wiring pattern is connected to the center of the land when viewed from the mounting direction in which the electronic component is surface mounted on the wiring board. To be offset to the opposite side
A method for manufacturing an electronic component mounting board, comprising a step of applying the solder to at least one of the pad and the land in advance.
JP2012090446A 2012-04-11 2012-04-11 Manufacturing method of electronic component mounting board Expired - Fee Related JP5062376B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012090446A JP5062376B1 (en) 2012-04-11 2012-04-11 Manufacturing method of electronic component mounting board
CN2012105258171A CN103379745A (en) 2012-04-11 2012-12-07 Manufacturing method of electronic component mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012090446A JP5062376B1 (en) 2012-04-11 2012-04-11 Manufacturing method of electronic component mounting board

Publications (2)

Publication Number Publication Date
JP5062376B1 true JP5062376B1 (en) 2012-10-31
JP2013219284A JP2013219284A (en) 2013-10-24

Family

ID=47189600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012090446A Expired - Fee Related JP5062376B1 (en) 2012-04-11 2012-04-11 Manufacturing method of electronic component mounting board

Country Status (2)

Country Link
JP (1) JP5062376B1 (en)
CN (1) CN103379745A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103037633A (en) * 2012-12-13 2013-04-10 无锡江南计算技术研究所 Welding skewing-proof method for surface mounting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107231743B (en) * 2017-07-26 2019-05-14 中航海信光电技术有限公司 Signal wire wiring method for module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221298A (en) * 1985-07-22 1987-01-29 沖電気工業株式会社 Mounting of chip type electronic component
JP2002134892A (en) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd Electronic component mounting method
JP2002359462A (en) * 2001-06-01 2002-12-13 Nec Corp Electronic component mounting method, mounting structure, and metal mask
JP2004055827A (en) * 2002-07-19 2004-02-19 Ngk Spark Plug Co Ltd Method of manufacturing wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050773A (en) * 1996-08-05 1998-02-20 Ngk Spark Plug Co Ltd Semiconductor device, semiconductor device and substrate
US6911738B2 (en) * 2003-10-27 2005-06-28 Agilent Technologies, Inc. Method and apparatus for improving defective solder joint detection using x-ray inspection of printed assemblies
KR100586697B1 (en) * 2003-12-12 2006-06-08 삼성전자주식회사 Semiconductor package improved in solder joint reliability
JP4751948B1 (en) * 2010-02-16 2011-08-17 ヤマハ発動機株式会社 Component mounting apparatus and component mounting method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221298A (en) * 1985-07-22 1987-01-29 沖電気工業株式会社 Mounting of chip type electronic component
JP2002134892A (en) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd Electronic component mounting method
JP2002359462A (en) * 2001-06-01 2002-12-13 Nec Corp Electronic component mounting method, mounting structure, and metal mask
JP2004055827A (en) * 2002-07-19 2004-02-19 Ngk Spark Plug Co Ltd Method of manufacturing wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103037633A (en) * 2012-12-13 2013-04-10 无锡江南计算技术研究所 Welding skewing-proof method for surface mounting device
CN103037633B (en) * 2012-12-13 2015-08-12 无锡江南计算技术研究所 The anti-welding offset method of surface mount device

Also Published As

Publication number Publication date
CN103379745A (en) 2013-10-30
JP2013219284A (en) 2013-10-24

Similar Documents

Publication Publication Date Title
JP4312766B2 (en) Semiconductor device
KR101332861B1 (en) IC Package and Manufacturing Method Thereof
JP4962217B2 (en) Printed wiring board and electronic device manufacturing method
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JP2008226945A (en) Semiconductor device and its manufacturing method
JP5290215B2 (en) Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer
WO2009130958A1 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
CN111668185A (en) Electronic device module and method for manufacturing the same
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US10420212B2 (en) Wiring board, electronic apparatus, and method for manufacturing electronic apparatus
JP6109078B2 (en) Electronic device tape with enhanced lead cracks
JP5062376B1 (en) Manufacturing method of electronic component mounting board
JP2013065811A (en) Printed circuit board and method for manufacturing the same
KR101101550B1 (en) Solder Ball and Semiconductor Package
JP2012164934A (en) Circuit module, electronic component mounting board and circuit module manufacturing method
US20160254241A1 (en) Printed circuit board and soldering method
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
JP4018936B2 (en) Circuit module manufacturing method
JP6570728B2 (en) Electronic device and manufacturing method thereof
JP5229267B2 (en) Electronic equipment
JP2006237367A (en) Printed wiring board
JP4802679B2 (en) Electronic circuit board mounting method
JP2010067623A (en) Board with built-in chip and method for manufacturing the same
JP2006066811A (en) Mask for solder printing, method for mounting component
JP2007201217A (en) Electronic device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees