JP5921077B2 - 高周波パッケージ - Google Patents
高周波パッケージ Download PDFInfo
- Publication number
- JP5921077B2 JP5921077B2 JP2011075447A JP2011075447A JP5921077B2 JP 5921077 B2 JP5921077 B2 JP 5921077B2 JP 2011075447 A JP2011075447 A JP 2011075447A JP 2011075447 A JP2011075447 A JP 2011075447A JP 5921077 B2 JP5921077 B2 JP 5921077B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- wiring
- main structure
- semiconductor circuit
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 15
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 24
- 230000008878 coupling Effects 0.000 description 17
- 238000010168 coupling process Methods 0.000 description 17
- 238000005859 coupling reaction Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Waveguide Connection Structure (AREA)
Description
これにより、高周波半導体回路の入出力アイソレーションを向上することができ、入出力アイソレーションの劣化に起因する不具合を低減できる効果がある。
この実施の形態1は、リード線の代わりに用いられる直流引き通し配線を主要構造体の内部に配置することにより、高周波配線の高周波との不要結合を減少させるものである。
図において、主要構造体1は、多層状の誘電体からなるものである。キャリア2は、底面に接地導体(図示せず)が形成され、主要構造体1を配置するものである。
なお、4aから4fにより高周波配線を構成する。
なお、5aから5c,6aから6cにより直流配線を構成する。
シールリング9は、側壁7上に配置され、リッド10は、キャビティ8を封止するように、シールリング9上に半田付けされるものである。
ビア11dは、外部端子11aと引き通し配線11cの一端とを電気的に接続し、ビア11eは、外部端子11bと引き通し配線11cの他端とを電気的に接続したものである。
なお、外部端子11a,11b、引き通し配線11c、およびビア11d,11eにより直流引き通し配線を構成する。
図1において、この実施の形態1では、外部端子11a、ビア11d、引き通し配線11c、ビア11e、および外部端子11bからなる経路が一系統設けられている。
図において、他の装置への直流電源の伝送のために、高周波入力端子4a側から高周波出力端子4f側へと高周波パッケージの近傍を引き通す必要のあるリード線21がある場合に、そのリード線21を分断する。
そして、分断したリード線21を、リード線21a,21bとし、リード線21aの端部を外部端子11aに、リード線21bの端部を外部端子11bにそれぞれ接続する。
これにより、高周波半導体回路3の入出力アイソレーションを向上することができ、入出力アイソレーションの劣化に起因する不具合を低減できる効果がある。
これにより、高周波パッケージの近傍空間に引き通す必要のあるリード線21をリード線21a,21bに分断し、分断したリード線21aの端部を主要構造体1上に形成された外部端子11aに、リード線21bの端部を主要構造体1上に形成された外部端子11bにそれぞれ接続すれば良く、分断したリード線21a,21bの接続を容易に行うことができる効果がある。
この場合、高周波パッケージの周辺に複数のリード線が設けられるものであっても対応することができ、入出力アイソレーションの劣化に起因する不具合を低減できる効果がある。
すなわち、主要構造体の中央に上面および底面間を貫通する穴を設け、その主要構造体の底面にキャリアが設けられ、そのキャリアの上面の一部が上記穴により露出した構成において、高周波半導体回路3を、主要構造体の穴より露出したキャリア上に実装した構成であっても良い。
この場合、発熱の多い高周波半導体回路であっても、高周波半導体回路を主要構造体上ではなく、キャリア上に直接に実装することにより、高周波半導体回路の放熱をより促すことができる。
この実施の形態2は、直流引き通し配線にフィルタを設けることにより、入出力アイソレーションを更に向上させるものである。
図において、フィルタ11fは、引き通し配線11cに設けられ、直流成分に損失を生じることなく、かつ、高周波半導体回路3が動作する周波数の高周波を反射もしくは消散するものである。
先端開放スタブ11g,11hは、そのフィルタ11fの具体的な構成であり、引き通し配線11cの途上に接続されるように形成されたものである。
このため、高周波半導体回路1が高利得の増幅器の場合等、大きな入出力アイソレーションが求められる場合に好適である。
この実施の形態3は、主要構造体1上に誘電体基板を設け、その誘電体基板上にフィルタを有する直流引き通し配線を設けることにより、高周波配線の高周波との不要結合を減少させるものである。
図において、誘電体基板31は、多層状の誘電体からなるものである。接地導体32は、誘電体基板31の底面に形成され、リッド10上に配置されたものである。
なお、この実施の形態3の場合、リッド10、シールリング9は導体からなり、また、詳細な記載は省くが、シールリング9は、ビア等によりキャリア2の底面に設けられた接地導体と導通が確保されている。即ち、リッド10は、電気的に接地された構造になっている。
また、フィルタ33dは、引き通し配線33cに設けられ、直流成分に損失を生じることなく、かつ、高周波半導体回路3が動作する周波数の高周波を反射もしくは消散するものである。
先端開放スタブ33e,33fは、そのフィルタ33dの具体的な構成であり、引き通し配線33cの途上に接続されるように形成されたものである。
また、フィルタ34dは、引き通し配線34cに設けられ、直流成分に損失を生じることなく、かつ、高周波半導体回路3が動作する周波数の高周波を反射もしくは消散するものである。
先端開放スタブ34e,34fは、そのフィルタ34dの具体的な構成であり、引き通し配線34cの途上に接続されるように形成されたものである。
図5において、この実施の形態3では、実施の形態1において適用された、外部端子11a、ビア11d、引き通し配線11c、ビア11e、および外部端子11bからなる経路が取り除かれている。
また、直流信号のリード線22を、リード線22a,22bに分断すると共に、リード線22aの端部を外部端子34aに、リード線22bの端部を外部端子34bにそれぞれ接続する。
このため、高周波パッケージに実装された高周波半導体回路3の入出力アイソレーションを確保することができる。
これにより、高周波半導体回路3の入出力アイソレーションを向上することができ、入出力アイソレーションの劣化に起因する不具合を低減できる効果がある。
また、引き通し配線33c,34cを、主要構造体1上の誘電体基板31上に配置したので、主要構造体1の占有面積の拡大を招くことがない効果がある。
このため、高周波半導体回路3が高利得の増幅器の場合等、大きな入出力アイソレーションが求められる場合に好適である。
Claims (1)
- 主要構造体上もしくは上記主要構造体と一体化されたキャリア上に実装された高周波半導体回路と、
上記主要構造体上に配置されると共に上記高周波半導体回路に接続された高周波配線と、
上記主要構造体上に配置されると共に上記高周波半導体回路に接続された直流配線と、
上記主要構造体上に上記高周波半導体回路を囲むように配置された側壁と、
上記側壁上に配置された接地導体と、
上記接地導体上に配置された誘電体基板と、
上記誘電体基板上に配置されると共に、上記高周波半導体回路に接続されることなく、当該高周波パッケージの周辺に設けられた他の装置への直流電源あるいは直流信号を通過させる直流引き通し配線と、
上記直流引き通し配線に設けられ、直流成分に損失を生じることなく、かつ、上記高周波半導体回路が動作する周波数の高周波を反射もしくは消散するフィルタとを備えた高周波パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011075447A JP5921077B2 (ja) | 2011-03-30 | 2011-03-30 | 高周波パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011075447A JP5921077B2 (ja) | 2011-03-30 | 2011-03-30 | 高周波パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209500A JP2012209500A (ja) | 2012-10-25 |
JP5921077B2 true JP5921077B2 (ja) | 2016-05-24 |
Family
ID=47188980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011075447A Active JP5921077B2 (ja) | 2011-03-30 | 2011-03-30 | 高周波パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5921077B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100992A (ja) * | 1998-09-28 | 2000-04-07 | Sharp Corp | 高周波パッケージ |
JP3538045B2 (ja) * | 1998-12-09 | 2004-06-14 | 三菱電機株式会社 | Rf回路モジュール |
JP2003060112A (ja) * | 2001-08-14 | 2003-02-28 | Murata Mfg Co Ltd | 回路基板装置 |
-
2011
- 2011-03-30 JP JP2011075447A patent/JP5921077B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012209500A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7939907B2 (en) | Semiconductor device including a digital semiconductor element and an analog semiconductor element in a common semiconductor device | |
US9099979B2 (en) | High-frequency circuit module | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006014088A (ja) | 伝送線路基板および半導体パッケージ | |
US9406622B2 (en) | Electronic circuit and semiconductor component | |
US6281756B1 (en) | Transistor with internal matching circuit | |
JP2007088233A (ja) | 光モジュール | |
US20120326293A1 (en) | Semiconductor package having electrode on side surface, and semiconductor device | |
JP4516101B2 (ja) | 伝送線路基板および半導体パッケージ | |
JP2010199277A (ja) | 接続装置、フレキシブル基板付き半導体素子収納用パッケージ、およびフレキシブル基板付き半導体装置 | |
JP2010021456A (ja) | 高周波モジュール | |
JP5921077B2 (ja) | 高周波パッケージ | |
JP2007208671A (ja) | マイクロ波モジュール用パッケージ | |
JP2015141959A (ja) | 高周波モジュール | |
JP2015023194A (ja) | 半導体装置 | |
JPWO2007125633A1 (ja) | 高周波用半導体装置 | |
JP7298265B2 (ja) | 集積回路パッケージ | |
JP2011155586A (ja) | 周波回路基板、およびこれを備える周波モジュール | |
JP2011103399A (ja) | 半導体装置 | |
JP2015192097A (ja) | 電子部品搭載用パッケージ | |
JP4108099B2 (ja) | 電子部品のパッケージ | |
JPH09260522A (ja) | 半導体装置 | |
JP2017050560A (ja) | 高周波モジュール | |
WO2023053228A1 (en) | Semiconductor device | |
JP2005019482A (ja) | 半導体集積装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5921077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |