JP5917980B2 - 情報記録媒体処理装置および信号処理方法 - Google Patents
情報記録媒体処理装置および信号処理方法 Download PDFInfo
- Publication number
- JP5917980B2 JP5917980B2 JP2012080816A JP2012080816A JP5917980B2 JP 5917980 B2 JP5917980 B2 JP 5917980B2 JP 2012080816 A JP2012080816 A JP 2012080816A JP 2012080816 A JP2012080816 A JP 2012080816A JP 5917980 B2 JP5917980 B2 JP 5917980B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light receiving
- recording medium
- power supply
- information recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、情報記録媒体、たとえば、クレジットカード、銀行カードなどを用いて認証処理、データ更新などの信号処理を行う、たとえば、カードリーダなどの情報記録媒体処理装置に関する。
本発明はさらに情報記録媒体処理装置における信号処理方法に関する。
本発明はさらに情報記録媒体処理装置における信号処理方法に関する。
情報記録媒体処理装置としてカードリーダを例示し、情報記録媒体としてカードリーダで使用する銀行カードを例示して述べる。
たとえば、特許文献１（特開２００９−３１８９０号公報）は、銀行カードの認証処理、課金処理などの信号処理などに利用されているカードリーダを開示している。
特許文献１に開示されているカードリーダには、信号処理用のコンピュータ、銀行カードの搬送位置を検出する搬送路センサを構成する発光素子と受光素子などの各種の電子回路、銀行カードを搬送するローラを駆動するモータなどが内蔵されている。
たとえば、特許文献１（特開２００９−３１８９０号公報）は、銀行カードの認証処理、課金処理などの信号処理などに利用されているカードリーダを開示している。
特許文献１に開示されているカードリーダには、信号処理用のコンピュータ、銀行カードの搬送位置を検出する搬送路センサを構成する発光素子と受光素子などの各種の電子回路、銀行カードを搬送するローラを駆動するモータなどが内蔵されている。
上述した、コンピュータ、各種の電子回路、モータなどを駆動するため、カードリーダには、たとえば、特許文献１の図８に図解されている電源系統が設けられている。
電源系統は、この例示においては、各種の電子回路に所望の電圧を給電するための電源電圧変換回路と、モータ給電回路と設けられている。モータ給電回路は、外部電源が停電になったときでもカードリーダに装荷されているカードをカードリーダ外に排出するためにモータを駆動するため、バックアップコンデンサと、このバックアップコンデンサの電圧の低下を補いモータを駆動可能とする電圧昇圧回路とで構成されている。
電源系統は、この例示においては、各種の電子回路に所望の電圧を給電するための電源電圧変換回路と、モータ給電回路と設けられている。モータ給電回路は、外部電源が停電になったときでもカードリーダに装荷されているカードをカードリーダ外に排出するためにモータを駆動するため、バックアップコンデンサと、このバックアップコンデンサの電圧の低下を補いモータを駆動可能とする電圧昇圧回路とで構成されている。
上記電源電圧変換回路は、特許文献１には代表して１個を例示しているが、複数の電源電圧変換回路が設けられる場合が多い。その理由は、たとえば、上述したコンピュータ、各種の電子回路は駆動電圧が異なることから、それらに駆動電圧に応じた安定した電圧を供給するため、複数の電源電圧変換回路が設けられている。また、たとえば、１台の電源電圧変換回路を用いると大型化する、および、負荷分散の観点から、適正な規模の複数の電源電圧変換回路が設けられる。
上述したように、カードリーダに複数の電源電圧変換回路を設けると、たとえば、下記に例示する問題に遭遇する。
（１）安定した所望の電圧を給電するための電源電圧変換回路としては、通常、ＤＣ−ＤＣコンバータなどの高価格のスイッチング電源を用いる場合が多く、多数の電源電圧変換回路を設けるとカードリーダの価格が高騰する。
（２）カードリーダ内に多数の電源電圧変換回路を収容することはスペースおよび／または電源電圧変換回路の放熱対策などの観点から困難になる場合が多い。あるいは、カードリーダの小型化が困難になる。
（３）スイッチング電源は、高周波のスイッチングノイズを発生するから、カードリーダ内に多数のスイッチング電源を設けると、それらのスイッチング電源の近傍のコンピュータ、電子回路などの動作に影響を及ぼす可能性が大きくなる。そのため、ノイズ対策などを厄介な対策を講ずる必要がでてくる。
（１）安定した所望の電圧を給電するための電源電圧変換回路としては、通常、ＤＣ−ＤＣコンバータなどの高価格のスイッチング電源を用いる場合が多く、多数の電源電圧変換回路を設けるとカードリーダの価格が高騰する。
（２）カードリーダ内に多数の電源電圧変換回路を収容することはスペースおよび／または電源電圧変換回路の放熱対策などの観点から困難になる場合が多い。あるいは、カードリーダの小型化が困難になる。
（３）スイッチング電源は、高周波のスイッチングノイズを発生するから、カードリーダ内に多数のスイッチング電源を設けると、それらのスイッチング電源の近傍のコンピュータ、電子回路などの動作に影響を及ぼす可能性が大きくなる。そのため、ノイズ対策などを厄介な対策を講ずる必要がでてくる。
かかる観点から、カードリーダ内の電源系統を簡素化し、高価格の電源電圧変換回路の数を少なくすることが望まれている。
しかしながら、電源の安定性が低下すると、カードリーダ内の各種の電子回路の動作が不安定になる。そこで、さらに、上述した電源系統の簡素化、低価格化を図りながら、電源の不安定であっても、支障なく、カードリーダを動作を遂行することが求められる。
しかしながら、電源の安定性が低下すると、カードリーダ内の各種の電子回路の動作が不安定になる。そこで、さらに、上述した電源系統の簡素化、低価格化を図りながら、電源の不安定であっても、支障なく、カードリーダを動作を遂行することが求められる。
以上、情報記録媒体処理装置として、カードリーダを例示して述べたが、カードリーダ以外の他の情報記録媒体処理装置についても、上記同様の課題に遭遇している。
本発明は上述した課題を克服することを目的とする。
基本思想
上記要望を達成するため、本願発明者は、カードリーダなどの情報記録媒体処理装置内には、安定した電圧を必要とする第１の電子回路と、上記安定した電圧を要求しない第２の電子回路とが存在することを見出し、そのような電子回路の電源電圧の安定度に応じた電源を選択して配設するという構想を得た。
安定した電圧を必要とする第１の電子回路には、安定した電圧を供給する第１の電源を使用する。第１の電源としては、たとえば、高周波で高精度のスイッチング動作を行うスイッチング電源、たとえば、安定度の高いＤＣ−ＤＣコンバータを用いる。
他方、上記安定した電圧を要求しない第２の電子回路に給電する第２の電源は、たとえば、第１の電源より低周波のスイッチング動作を行うスイッチング電源、たとえば、ＤＣ−ＤＣコンバータ、あるいは、外部電源そのものを使用することができる。その結果、価格的に有利となる。高周波ノイズも少ない。
上記要望を達成するため、本願発明者は、カードリーダなどの情報記録媒体処理装置内には、安定した電圧を必要とする第１の電子回路と、上記安定した電圧を要求しない第２の電子回路とが存在することを見出し、そのような電子回路の電源電圧の安定度に応じた電源を選択して配設するという構想を得た。
安定した電圧を必要とする第１の電子回路には、安定した電圧を供給する第１の電源を使用する。第１の電源としては、たとえば、高周波で高精度のスイッチング動作を行うスイッチング電源、たとえば、安定度の高いＤＣ−ＤＣコンバータを用いる。
他方、上記安定した電圧を要求しない第２の電子回路に給電する第２の電源は、たとえば、第１の電源より低周波のスイッチング動作を行うスイッチング電源、たとえば、ＤＣ−ＤＣコンバータ、あるいは、外部電源そのものを使用することができる。その結果、価格的に有利となる。高周波ノイズも少ない。
カードリーダなどの情報記録媒体処理装置において、安定した電圧を必要とする第１の電子回路としては、たとえば、コンピュータの演算処理部、記憶手段、および、ＡＤ変換器などが該当する。
他方、情報記録媒体処理装置において、上記安定した電圧を要求しない第２の電子回路としては、たとえば、搬送路センサを構成する発光素子（たとえば、発光ダイオード（ＬＥＤ））を複数直列に接続したＬＥＤ直列回路がある。
すなわち、情報記録媒体処理装置には、情報記録媒体処理装置内の情報記録媒体（カード）の搬送位置を検出するため、情報記録媒体の搬送路に沿って複数の搬送路センサが設けられている。各搬送路センサは、搬送路を挟んで対向して配設された１対の発光素子（たとえば、ＬＥＤ）と受光素子（たとえば、フォトダイオード（ＰＤ））とで構成されている。
他方、情報記録媒体処理装置において、上記安定した電圧を要求しない第２の電子回路としては、たとえば、搬送路センサを構成する発光素子（たとえば、発光ダイオード（ＬＥＤ））を複数直列に接続したＬＥＤ直列回路がある。
すなわち、情報記録媒体処理装置には、情報記録媒体処理装置内の情報記録媒体（カード）の搬送位置を検出するため、情報記録媒体の搬送路に沿って複数の搬送路センサが設けられている。各搬送路センサは、搬送路を挟んで対向して配設された１対の発光素子（たとえば、ＬＥＤ）と受光素子（たとえば、フォトダイオード（ＰＤ））とで構成されている。
したがって、本発明によれば、情報記録媒体に記録・再生処理を行う記録再生手段と、前記情報記録媒体を搬送する搬送手段と、前記搬送手段を駆動する駆動モータと、受光素子、および、前記受光素子の検出信号に基づいて前記情報記録媒体の位置を検出し、前記駆動モータを制御して前記搬送手段を制御して前記情報記録媒体の搬送処理および前記情報記録媒体へ信号処理を行う制御処理手段を含む、安定した電源電圧を必要とする第１の電子回路と、前記受光素子と光学的結合された発光素子を含む、前記安定した電源電圧を要求しない第２の電子回路とを有し、
前記第１の電子回路と前記第２の電子回路への給電系統を分離して構成され、
前記安定した電源電圧を要求する第１の電子回路には、安定した電圧を供給する第１の電源から給電され、
前記安定した電源電圧を要求しない第２の電子回路には、前記第２の電子回路が動作可能な電圧を給電する第２の電源から給電される、
ことを特徴とする、情報記録媒体処理装置が提供される。
前記第１の電子回路と前記第２の電子回路への給電系統を分離して構成され、
前記安定した電源電圧を要求する第１の電子回路には、安定した電圧を供給する第１の電源から給電され、
前記安定した電源電圧を要求しない第２の電子回路には、前記第２の電子回路が動作可能な電圧を給電する第２の電源から給電される、
ことを特徴とする、情報記録媒体処理装置が提供される。
したがって、本発明によれば、情報記録媒体に記録・再生を行う記録再生手段と、前記情報記録媒体を搬送する搬送手段と、前記搬送手段を駆動する駆動モータと、前記駆動モータを制御して前記搬送手段を制御して前記情報記録媒体の搬送処理および前記情報記録媒体へ信号処理を行う制御処理手段を含む、安定した電源電圧を必要とする第１の電子回路と、光学的結合された発光素子と受光素子を有し、前記記録再生手段の動作確認または前記情報記録媒体の位置を検出する検出手段の発光素子を含む、前記安定した電源電圧を要求しない第２の電子回路とを有し、
前記第１の電子回路と前記第２の電子回路との給電系統は分離して構成され、
前記安定した電源電圧を要求する第１の電子回路には、安定した電圧を供給する第１の電源から給電され、前記安定した電源電圧を要求しない第２の電子回路には、前記第２の電子回路が動作可能な電圧を給電する第２の電源から給電される、
ことを特徴とする、情報記録媒体処理装置が提供される。
前記第１の電子回路と前記第２の電子回路との給電系統は分離して構成され、
前記安定した電源電圧を要求する第１の電子回路には、安定した電圧を供給する第１の電源から給電され、前記安定した電源電圧を要求しない第２の電子回路には、前記第２の電子回路が動作可能な電圧を給電する第２の電源から給電される、
ことを特徴とする、情報記録媒体処理装置が提供される。
好ましくは、上記第２の電源として、当該情報記録媒体処理装置の外部から供給される外部電源であることが、価格、スペース、放熱対策など、各種の観点から望ましい。
ところが、上記外部電源は大きく電圧が変動する可能性が高く、それに伴い上記安定した電圧をさほど要求しない第２の電子回路の動作が不安定になる可能性がある。
たとえば、後述するように、その電圧変動が、非線形特性を示す発光素子（たとえば、ＬＥＤ）の安定な駆動電圧の範囲を逸脱する可能性がある。それに伴い、対応する受光素子（たとえば、フォトダイオード（ＰＤ））の検出値も大きく変動する可能がある。
そこで、本発明においては、制御処理手段により、発光素子の回路（たとえば、ＬＥＤ直列回路）への印加電圧に応じて、ＬＥＤに対応する受光素子（たとえば、フォトダイオード）の検出信号を修正することとした。修正係数は事前に求めておき、記憶手段に記憶しておく。
たとえば、後述するように、その電圧変動が、非線形特性を示す発光素子（たとえば、ＬＥＤ）の安定な駆動電圧の範囲を逸脱する可能性がある。それに伴い、対応する受光素子（たとえば、フォトダイオード（ＰＤ））の検出値も大きく変動する可能がある。
そこで、本発明においては、制御処理手段により、発光素子の回路（たとえば、ＬＥＤ直列回路）への印加電圧に応じて、ＬＥＤに対応する受光素子（たとえば、フォトダイオード）の検出信号を修正することとした。修正係数は事前に求めておき、記憶手段に記憶しておく。
したがって、本発明の情報記録媒体処理装置のさらに好ましい形態によれば、
上記安定した電圧を要求しない第２の電子回路に含まれる、搬送センサを構成する発光素子を外部電源によって駆動することとし、
前記制御処理手段は、
前記外部電源の電圧を検出し、
事前に得られた、前記外部電源の電圧変化に応じて変化する前記発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数を用いて、当該発光素子に対応する受光素子の検出信号を修正し、
当該修正した値を用いて前記発光素子と対応する受光素子の光学的結合状態を識別する、ことを特徴とする、情報記録媒体処理装置が提供される。
上記安定した電圧を要求しない第２の電子回路に含まれる、搬送センサを構成する発光素子を外部電源によって駆動することとし、
前記制御処理手段は、
前記外部電源の電圧を検出し、
事前に得られた、前記外部電源の電圧変化に応じて変化する前記発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数を用いて、当該発光素子に対応する受光素子の検出信号を修正し、
当該修正した値を用いて前記発光素子と対応する受光素子の光学的結合状態を識別する、ことを特徴とする、情報記録媒体処理装置が提供される。
また本発明によれば、情報記録媒体の搬送位置検出に使用する半導体発光素子が外部電源によって駆動される情報記録媒体処理装置における信号処理方法であって、
事前に求めた、前記外部電源の変化に応じて変化する前記発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数を用いて受光素子の検出信号を修正し、 当該修正した値を用いて前記発光素子と前記受光素子の光学的結合状態を識別する、
ことを特徴とする情報記録媒体処理装置における信号処理方法が提供される。
事前に求めた、前記外部電源の変化に応じて変化する前記発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数を用いて受光素子の検出信号を修正し、 当該修正した値を用いて前記発光素子と前記受光素子の光学的結合状態を識別する、
ことを特徴とする情報記録媒体処理装置における信号処理方法が提供される。
本発明によれば、情報記録媒体処理装置の電源系統を低価格、簡素な構成とすることができる。
また本発明によれば、上記発光素子を外部電源によって駆動した場合でも、外部電源の電圧変動に対応した処理により、たとえば、外部電源の電圧に応じた発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数で受光素子の検出信号を修正することにより、外部電源の電圧変動に対応した受光素子の検出信号を得ることができるので、外部電源の変動の影響を受けない位置検出処理が可能となる。その結果、外部電源の電圧が変動しても、情報記録媒体処理装置が安定した処理を行うことが可能である。
本発明の情報記録媒体処理装置の実施の形態として、ＡＴＭなどに使用するカードリーダを例示して、添付図を参照して述べる。
第１実施の形態
図１および図２を参照して、本発明の第１実施の形態について述べる。
カードリーダの機構部
図１は、カードリーダの機構部の１例を示す図である。図１（Ａ）はカードリーダの内部平面図であり、図１（Ｂ）は断面図であり、図１（Ｃ）はゲート口から見たカードリーダの正面図である。
カードリーダ１００は、図１（Ｂ）の中央に破線で図解した搬送路１１０に沿って配設され、銀行カード２００の搬送位置を検出するために用いる、搬送路センサ１１１〜１１４を有する。搬送路センサ１１１〜１１４が本発明の位置検出手段に該当する。
カードリーダ１００はまた、搬送路１１０に沿って銀行カード２００を搬送するためのローラ１０３、１０４と、これらのローラを駆動する駆動モータ１０２を有する。ローラ１０３、１０４が本発明の搬送手段に該当し、駆動モータ１０２が本発明の駆動モータに該当する。
カードリーダ１００はさらに、磁気ヘッド１０８、エンコーダ、接点位置確認用センサなどを有する。
図１および図２を参照して、本発明の第１実施の形態について述べる。
カードリーダの機構部
図１は、カードリーダの機構部の１例を示す図である。図１（Ａ）はカードリーダの内部平面図であり、図１（Ｂ）は断面図であり、図１（Ｃ）はゲート口から見たカードリーダの正面図である。
カードリーダ１００は、図１（Ｂ）の中央に破線で図解した搬送路１１０に沿って配設され、銀行カード２００の搬送位置を検出するために用いる、搬送路センサ１１１〜１１４を有する。搬送路センサ１１１〜１１４が本発明の位置検出手段に該当する。
カードリーダ１００はまた、搬送路１１０に沿って銀行カード２００を搬送するためのローラ１０３、１０４と、これらのローラを駆動する駆動モータ１０２を有する。ローラ１０３、１０４が本発明の搬送手段に該当し、駆動モータ１０２が本発明の駆動モータに該当する。
カードリーダ１００はさらに、磁気ヘッド１０８、エンコーダ、接点位置確認用センサなどを有する。
カードリーダ１００はまた、図２に図解した、信号処理装置５００、搬送路センサ１１１〜１１４を構成するＬＥＤとフォトダイオード（ＰＤ）の回路、他の電子回路５１０、電源系統を有する。
挿入口、すなわち、ゲート口１０１からカードリーダ１００内に挿入された銀行カード２００は、駆動モータ１０２によって駆動されるローラ１０３の回転によって、ストッパまで、搬送路１１０を搬送されていく。
銀行カード２００がカードリーダ１００内の所定の位置に搬送されたことを検出するため、搬送路１１０に沿って複数の搬送路センサ１１１〜１１４が設けられている。各搬送路センサは、搬送路１１０を挟んで光学的結合（フォトカップリング）をするように、上下に対向して配設された、発光素子、たとえば、発光ダイオード（ＬＥＤ）と、受光素子、たとえば、フォトダイオード（ＰＤ）との対（組）として構成されている。対応するＬＥＤとＰＤとの間に銀行カード２００が位置するとＬＥＤからＰＤへの光が遮光され、対応するＬＥＤとＰＤとの間に銀行カード２００が存在しないとＬＥＤからＰＤへの光が遮光されずに受光される。これにより、ＰＤの検出信号をチェックすると、ＬＥＤとＰＤとの間の光学的結合状態を判断することができ、ひいては、銀行カード２００の有無または位置を検出することができる。
搬送路センサ１１１〜１１４の回路構成は図２を参照して述べる。
銀行カード２００がカードリーダ１００内の所定の位置に搬送されたことを検出するため、搬送路１１０に沿って複数の搬送路センサ１１１〜１１４が設けられている。各搬送路センサは、搬送路１１０を挟んで光学的結合（フォトカップリング）をするように、上下に対向して配設された、発光素子、たとえば、発光ダイオード（ＬＥＤ）と、受光素子、たとえば、フォトダイオード（ＰＤ）との対（組）として構成されている。対応するＬＥＤとＰＤとの間に銀行カード２００が位置するとＬＥＤからＰＤへの光が遮光され、対応するＬＥＤとＰＤとの間に銀行カード２００が存在しないとＬＥＤからＰＤへの光が遮光されずに受光される。これにより、ＰＤの検出信号をチェックすると、ＬＥＤとＰＤとの間の光学的結合状態を判断することができ、ひいては、銀行カード２００の有無または位置を検出することができる。
搬送路センサ１１１〜１１４の回路構成は図２を参照して述べる。
銀行カード２００がカードリーダ１００の所定の位置に位置決めされると、銀行カード２００に記録されている磁気データが磁気ヘッド１０８で読み取られ、読み取られたデータについて信号処理装置５００において種々の信号処理、たとえば、認証処理などの処理が行われる。
上記信号処理装置５００と磁気ヘッド１０８とが、本発明の情報記録媒体に記録・再生処理を行う記録再生手段に該当している。
上記信号処理装置５００と磁気ヘッド１０８とが、本発明の情報記録媒体に記録・再生処理を行う記録再生手段に該当している。
回路構成、電源系統
図２は、カードリーダに内蔵された信号処理装置５００、搬送路センサの回路、他の電子回路５１０、および、電源系統を示す図である。
図２は、カードリーダに内蔵された信号処理装置５００、搬送路センサの回路、他の電子回路５１０、および、電源系統を示す図である。
電源系統は、第１給電線、第１電圧調整回路（ＲＥＧ１）７００、第２給電線、第２電圧調整回路（ＲＥＧ２）７１０、第３給電線を有する。
第１電圧調整回路７００が、本発明の第１の電源に相当しており、第２電圧調整回路７１０が本発明の第２の電源に相当している。
第１電圧調整回路７００が、本発明の第１の電源に相当しており、第２電圧調整回路７１０が本発明の第２の電源に相当している。
信号処理装置５００は、演算処理ユニット（ＣＰＵ）５０１およびＡ／Ｄ変換器（ＡＤＣ）５０２を有する。
演算処理ユニット（ＣＰＵ）５０１が本発明の制御処理手段、および、上述した記録再生手段の一部と、に該当する。
演算処理ユニット（ＣＰＵ）５０１が本発明の制御処理手段、および、上述した記録再生手段の一部と、に該当する。
搬送路センサ回路６００は、搬送路センサ１１１〜１１４を構成する４個のＬＥＤを直列接続し、さらに直列に抵抗器Ｒを接続したＬＥＤ直列回路と、並列に設けられた４個のフォトダイオード（ＰＤ）回路として構成されている。
このような、定電流型ＬＥＤを直列に接続した回路構成は、駆動用印加電圧が変動した場合でも対応でき、電流が少なくても済むという利点がある。
ＬＥＤを４個直列に接続したこの例では、〔（ＬＥＤの順方向の電圧）×４）／Ｒ〕で規定される電流が流れる。Ｒは直列抵抗器Ｒの抵抗値を示す。
なお、４個のフォトダイオード（ＰＤ）には、第１電圧調整回路７００から給電され、４個のフォトダイオード（ＰＤ）の検出信号がそれぞれＡＤＣ５０２に入力されて、それぞれデジタル信号に変換される。
このような、定電流型ＬＥＤを直列に接続した回路構成は、駆動用印加電圧が変動した場合でも対応でき、電流が少なくても済むという利点がある。
ＬＥＤを４個直列に接続したこの例では、〔（ＬＥＤの順方向の電圧）×４）／Ｒ〕で規定される電流が流れる。Ｒは直列抵抗器Ｒの抵抗値を示す。
なお、４個のフォトダイオード（ＰＤ）には、第１電圧調整回路７００から給電され、４個のフォトダイオード（ＰＤ）の検出信号がそれぞれＡＤＣ５０２に入力されて、それぞれデジタル信号に変換される。
本実施の形態において、演算処理ユニット（ＣＰＵ）５０１およびＡＤ変換器（ＡＤＣ）５０２を有する信号処理装置５００と他の電子回路５１０が、本発明の「安定した電圧を必要とする第１の電子回路」として、本発明の第１の電源としての第１電圧調整回路７００から給電される。
他方、搬送路センサ回路６００を構成しているＬＥＤ直列回路が本発明の「上記安定した電圧を要求しない第２の電子回路（上記安定した電圧をさほど要求しない第２の電子回路）」として、本発明の第２の電源としての第２電圧調整回路７１０から給電される。
他方、搬送路センサ回路６００を構成しているＬＥＤ直列回路が本発明の「上記安定した電圧を要求しない第２の電子回路（上記安定した電圧をさほど要求しない第２の電子回路）」として、本発明の第２の電源としての第２電圧調整回路７１０から給電される。
第１電圧調整回路７００は、外部電源の電圧を安定な電圧に調整して、常時、安定に調整された電圧を第２給電線を経由して、信号処理装置５００の演算処理ユニット（ＣＰＵ）５０１、ＡＤ変換器（ＡＤＣ）５０２、および、他の電子回路５１０に給電する。ＡＤＣ変換器５０２の基準電圧は、特に、安定で正確（精確）な電圧が要求されている。
第１電圧調整回路７００は、たとえば、高周波で動作する高精度のスイッチング電源、たとえば、許容電圧変動率が±５％以内のＤＣ−ＤＣコンバータである。
第１電圧調整回路７００は、たとえば、１．８〜５Ｖ程度に調整した安定した電圧を上記回路に供給する。
第１電圧調整回路７００は、たとえば、高周波で動作する高精度のスイッチング電源、たとえば、許容電圧変動率が±５％以内のＤＣ−ＤＣコンバータである。
第１電圧調整回路７００は、たとえば、１．８〜５Ｖ程度に調整した安定した電圧を上記回路に供給する。
電圧変動によって影響を受けにくいという利点を有しているＬＥＤ直列回路には、第２電圧調整回路７１０から給電する。
第２電圧調整回路７１０は、第１電圧調整回路７００ほど安定した電圧を出力しないでもよく、外部電源を調整して、通常、図３に図解した、動作電圧ＶＮの電圧を搬送路センサ回路６００のＬＥＤ直列回路に供給可能に設計されている。しかしながら、図３に図解した下限動作電圧ＶＬと上限動作電圧との範囲内で変動してもよい。
第２電圧調整回路７１０は、たとえば、低周波で動作する低価格のスイッチング電源、たとえば、許容電圧変動率が±１０％以内のＤＣ−ＤＣコンバータである。
第２電圧調整回路７１０は、第１電圧調整回路７００ほど安定した電圧を出力しないでもよく、外部電源を調整して、通常、図３に図解した、動作電圧ＶＮの電圧を搬送路センサ回路６００のＬＥＤ直列回路に供給可能に設計されている。しかしながら、図３に図解した下限動作電圧ＶＬと上限動作電圧との範囲内で変動してもよい。
第２電圧調整回路７１０は、たとえば、低周波で動作する低価格のスイッチング電源、たとえば、許容電圧変動率が±１０％以内のＤＣ−ＤＣコンバータである。
図３は、ＬＥＤの動作特性を模式的に図解した図である。横軸はＬＥＤへの印加電圧を示し、縦軸は電流を示す。このように、ＬＥＤは印加電圧と電流との関係において非線形特性を有する。各ＬＥＤは、通常、下限動作電圧ＶＬから上限動作電圧ＶＵの範囲にある通常動作電圧ＶＮで駆動される。
なお、１個のＬＥＤの順方向電圧は、輝度、発光色によって異なるが、たとえば、１〜３Ｖ程度である。搬送路センサ１１１〜１１４を構成する１個のＬＥＤの順方向電圧を、たとえば、１．５Ｖとすると、４個のＬＥＤ直列回路の順方向の電圧の和は６Ｖとなる。この電圧が４個のＬＥＤ直列回路の下限動作電圧ＶＬを規定している。４個のＬＥＤ直列回路の通常動作電圧ＶＮとしては、たとえば、８Ｖとなる。
第２電圧調整回路７１０は、たとえば、８Ｖの電圧を４個のＬＥＤ直列回路に供給する。
第２電圧調整回路７１０は、たとえば、８Ｖの電圧を４個のＬＥＤ直列回路に供給する。
このように、第２電圧調整回路７１０として、第１電圧調整回路７００程、安定した電圧を提供する必要はなく、低周波動作型のＤＣＤＣコンバータを用いることができるので、価格は安くてすみ、さらに、スイッチング動作によるノイズを電子回路に及ぼす影響も低減させることができる。
なお、回路６００内のフォトダイオードは、駆動電圧レベルの観点から、第１電圧調整回路７００から給電される回路としている。
また、特許文献１に記載された駆動モータの給電のための給電回路は図示していないが、特許文献１に記載された給電回路と同等のモータ給電回路を設けることができる。
また、特許文献１に記載された駆動モータの給電のための給電回路は図示していないが、特許文献１に記載された給電回路と同等のモータ給電回路を設けることができる。
信号処理装置５００の動作
Ａ／Ｄ変換器５０２は、ＣＰＵ５０１の制御のもとで、搬送路センサ１１１〜１１４のフォトダイオード（ＰＤ）から出力されるアナログ形式の検出信号を順次、サンプリングしてデジタル信号の形態に変換する。
Ａ／Ｄ変換器５０２は、ＣＰＵ５０１の制御のもとで、搬送路センサ１１１〜１１４のフォトダイオード（ＰＤ）から出力されるアナログ形式の検出信号を順次、サンプリングしてデジタル信号の形態に変換する。
ＣＰＵ５０１は、ＡＤＣ５０２で変換された搬送路センサ１１１〜１１４の検出信号のデジタル信号を入力して、対応するＬＥＤとフォトダイオード（ＰＤ）との光学的結合状態を判断して、カードリーダ１００に挿入された銀行カード２００の位置を判断する処理を行う。
すなわち、第２電圧調整回路７１０でＬＥＤ直列回路を駆動して各ＬＥＤから発光させている状態において、ＣＰＵ５０１は、搬送路センサ１１１〜１１４を構成するあるフォトダイオード（ＰＤ）の検出信号の値が所定レベル未満のとき、そのＰＤと対応するＬＥＤとの間に銀行カード２００が位置しており遮光されていると判断する。他方、ＣＰＵ５０１は、搬送路センサ１１１〜１１４を構成するあるＰＤの検出信号の値が所定レベル以上のときは、そのＰＤと対応するＬＥＤとの間が銀行カード２００によって遮光されず、そのＰＤと対応するＬＥＤとの間に銀行カード２００が位置していないと判断する。
図示しないメモリには搬送路センサ１１１〜１１４のカードリーダ１００の搬送路１１０に沿った位置が記憶されている。
ＣＰＵ５０１は、複数のフォトダイオード（ＰＤ）の検出信号の結果と、図示しないメモリには記憶された搬送路センサ１１１〜１１４の位置データを参照して、銀行カード２００がカードリーダ１００内の搬送路１１０のどの位置に位置しているかを識別することができる。
すなわち、第２電圧調整回路７１０でＬＥＤ直列回路を駆動して各ＬＥＤから発光させている状態において、ＣＰＵ５０１は、搬送路センサ１１１〜１１４を構成するあるフォトダイオード（ＰＤ）の検出信号の値が所定レベル未満のとき、そのＰＤと対応するＬＥＤとの間に銀行カード２００が位置しており遮光されていると判断する。他方、ＣＰＵ５０１は、搬送路センサ１１１〜１１４を構成するあるＰＤの検出信号の値が所定レベル以上のときは、そのＰＤと対応するＬＥＤとの間が銀行カード２００によって遮光されず、そのＰＤと対応するＬＥＤとの間に銀行カード２００が位置していないと判断する。
図示しないメモリには搬送路センサ１１１〜１１４のカードリーダ１００の搬送路１１０に沿った位置が記憶されている。
ＣＰＵ５０１は、複数のフォトダイオード（ＰＤ）の検出信号の結果と、図示しないメモリには記憶された搬送路センサ１１１〜１１４の位置データを参照して、銀行カード２００がカードリーダ１００内の搬送路１１０のどの位置に位置しているかを識別することができる。
ＣＰＵ５０１は、上述したように、銀行カード２００のカードリーダ１００内の位置を識別しながら、銀行カード２００を搬送路１１０に沿って搬送させるため、駆動モータ１０２を制御してローラ１０３、１０４の回転を制御する。
ＣＰＵ５０１は、銀行カード２００が所定の位置に位置しているとき、磁気ヘッド１０８で検出した銀行カード２００の磁気データを入力して、たとえば、ＡＴＭなどに内蔵されたホストコンピュータと情報交換しながら、認証処理、データ更新などの所望の信号処理を行う。
信号処理された銀行カード２００は、ＣＰＵ５０１で制御された駆動モータ１０２の動作に応じて回転するローラ１０３、１０４により、カードリーダ１００の外部に排出される。
信号処理された銀行カード２００は、ＣＰＵ５０１で制御された駆動モータ１０２の動作に応じて回転するローラ１０３、１０４により、カードリーダ１００の外部に排出される。
以上のとおり、本発明の第１実施の形態によれば、カードリーダ１００の電源系統を低価格ですみ、簡素な構成とすることができる。
以上の例は、「上記安定した電圧を要求しない第２の電子回路」として、搬送路センサ１１１〜１１４の搬送路センサ回路６００を例示して述べたが、ＬＥＤ直列回路に限らず、たとえば、銀行カード２００のカードリーダ１００内の位置を確認するため、ＬＥＤとフォトダイオード（ＰＤ）とが構成される接点位置確認用センサなどの回路についても適用することができる。
第２実施の形態
図４〜図６を参照して本発明の第２実施の形態について述べる。
第２実施の形態においてカードリーダの機構部は、図１を参照して例示したものと同様である。
図４〜図６を参照して本発明の第２実施の形態について述べる。
第２実施の形態においてカードリーダの機構部は、図１を参照して例示したものと同様である。
図４は、図２に対応する、第２実施の形態のカードリーダ内の信号処理装置、搬送路センサの回路、電源系統を示す図である。
図４に図解したカードリーダ１００Ａの回路は、信号処理装置５００Ａと、搬送路センサ回路６００と、電圧調整回路７００とを有する。
信号処理装置５００Ａは、ＣＰＵ５０１Ａと、ＡＤＣ変換器５０２と、不揮発性メモリ５０３とを有する。
信号処理装置５００Ａは、演算制御ユニット（ＣＰＵ）５０１Ａ、Ａ／Ｄ変換器（ＡＤＣ）５０２、および、後述するパラメータを記憶している不揮発性メモリ５０３を有する。演算制御ユニット（ＣＰＵ）５０１Ａが本発明の制御処理手段の１例であり、Ａ／Ｄ変換器５０２が本発明の信号入力手段の１例であり、不揮発性メモリ５０３が本発明の記憶手段の１例である。ＣＰＵ５０１ＡおよびＡ／Ｄ変換器５０２の動作は、第１実施の形態として述べたＣＰＵ５０１およびＡＤ変換器５０２の動作と基本的に同じである。
以下、搬送路センサ１１１〜１１４の処理に関する第２実施の形態について述べる。
電圧調整回路７００は、図２に図解した第１実施の形態における第１の電圧調整回路（ＲＥＧ１）７００と同じである。
第２実施の形態においては、第１実施の形態における第２電圧調整回路７１０は設けられていない。
図４に図解したカードリーダ１００Ａの回路は、信号処理装置５００Ａと、搬送路センサ回路６００と、電圧調整回路７００とを有する。
信号処理装置５００Ａは、ＣＰＵ５０１Ａと、ＡＤＣ変換器５０２と、不揮発性メモリ５０３とを有する。
信号処理装置５００Ａは、演算制御ユニット（ＣＰＵ）５０１Ａ、Ａ／Ｄ変換器（ＡＤＣ）５０２、および、後述するパラメータを記憶している不揮発性メモリ５０３を有する。演算制御ユニット（ＣＰＵ）５０１Ａが本発明の制御処理手段の１例であり、Ａ／Ｄ変換器５０２が本発明の信号入力手段の１例であり、不揮発性メモリ５０３が本発明の記憶手段の１例である。ＣＰＵ５０１ＡおよびＡ／Ｄ変換器５０２の動作は、第１実施の形態として述べたＣＰＵ５０１およびＡＤ変換器５０２の動作と基本的に同じである。
以下、搬送路センサ１１１〜１１４の処理に関する第２実施の形態について述べる。
電圧調整回路７００は、図２に図解した第１実施の形態における第１の電圧調整回路（ＲＥＧ１）７００と同じである。
第２実施の形態においては、第１実施の形態における第２電圧調整回路７１０は設けられていない。
本実施の形態において、ＣＰＵ５０１Ａ、ＡＤＣ変換器５０２、不揮発性メモリ５０３を有する信号処理装置５００Ａ、および、他の電子回路５１０が、本発明の「安定した電圧を必要とする第１の電子回路」に対応し、搬送路センサ回路６００のＬＥＤ直列回路が本発明の「上記安定した電圧を要求しない（安定した電圧をさほど要求しない）第２の電子回路」に対応している。
第１電圧調整回路７００が、本発明の第１の電源に対応しており、外部電源が本発明の第２の電源に対応している。
すなわち、ＬＥＤ直列回路はカードリーダ１００Ａの外部から供給される外部電源により駆動される。外部電源としては、たとえば、カードリーダ１００Ａが搭載されるＡＴＭから供給される電圧である。
第１電圧調整回路７００が、本発明の第１の電源に対応しており、外部電源が本発明の第２の電源に対応している。
すなわち、ＬＥＤ直列回路はカードリーダ１００Ａの外部から供給される外部電源により駆動される。外部電源としては、たとえば、カードリーダ１００Ａが搭載されるＡＴＭから供給される電圧である。
搬送路センサ回路６００は、第１実施の形態と同じ、搬送路センサ１１１〜１１４を構成する４個のＬＥＤを直列接続し、さらに直列に抵抗器Ｒを接続した回路である。
上述したように、定電流型ＬＥＤを直列に接続した回路構成は、駆動用電圧が変動した場合でも対応できるという利点があるので、第２実施の形態においては、第２電圧調整回路７１０を設けずに、ＬＥＤ直列回路を外部電源で駆動する。
上述したように、定電流型ＬＥＤを直列に接続した回路構成は、駆動用電圧が変動した場合でも対応できるという利点があるので、第２実施の形態においては、第２電圧調整回路７１０を設けずに、ＬＥＤ直列回路を外部電源で駆動する。
外部電源は、通常、図３に図解した通常動作電圧ＶＮをＬＥＤ直列回路に供給する。なお、外部電源は、下限動作電圧ＶＬから上限動作電圧ＶＵの範囲内に変動するように設計されている。
このように構成することにより、図２に図解した第２電圧調整回路７１０を外部電源にしても、カードリーダ１００Ａは、第１実施の形態と同様、銀行カード２００に関する処理を行うことができる。
このように構成することにより、図２に図解した第２電圧調整回路７１０を外部電源にしても、カードリーダ１００Ａは、第１実施の形態と同様、銀行カード２００に関する処理を行うことができる。
第２実施の形態の好ましい態様
カードリーダ１００Ａにおける銀行カード２００の処理を正確に行うため、下記の処理を行うことが望ましい。
ＬＥＤ直列回路が電源電圧の変動に強いとしても、図３に図解したように、ＬＥＤの非線形特性および急峻な特性変化により、電圧の変動に応じてＬＥＤの発光強度は大きく変動する。したがって、対応するフォトダイオード（ＰＤ）で受光する光の強さも大きく変動し、検出信号は変動する。したがって、ＰＤの検出信号を固定の閾値で判断すると、正確な判断ができない可能性がある。
そこで、下記の処理を行う。
カードリーダ１００Ａにおける銀行カード２００の処理を正確に行うため、下記の処理を行うことが望ましい。
ＬＥＤ直列回路が電源電圧の変動に強いとしても、図３に図解したように、ＬＥＤの非線形特性および急峻な特性変化により、電圧の変動に応じてＬＥＤの発光強度は大きく変動する。したがって、対応するフォトダイオード（ＰＤ）で受光する光の強さも大きく変動し、検出信号は変動する。したがって、ＰＤの検出信号を固定の閾値で判断すると、正確な判断ができない可能性がある。
そこで、下記の処理を行う。
外部電源の検出回路の追加
電源系統に、外部電源の電圧を、Ａ／Ｄ変換器５０２で入力可能な電圧に変換する分圧回路８００を付加する。
分圧回路８００は、抵抗器Ｒ１と抵抗回路Ｒ２との抵抗分圧により、外部電源の電圧を、Ａ／Ｄ変換器５０２で入力可能な電圧に変換する抵抗分圧回路である。抵抗回路Ｒ２は、抵抗器Ｒ２１とＲ２２との並列抵抗値を示す抵抗回路である。
分圧回路８００における電力損失を小さくするため、好ましくは、抵抗器Ｒ１と抵抗回路Ｒ２の抵抗値は、ある程度、大きな値にすることが望ましい。
Ａ／Ｄ変換器５０２は、第１実施の形態と同様、搬送路センサ回路６００内の複数のフォトダイオード（ＰＤ）の検出信号を入力してデジタル信号に変換する他、分圧回路８００の電圧を入力してデジタル信号に変換し、ＣＰＵ５０１Ａにおいて推定外部電源電圧ＶＰＷＲ−Ｅ’が検出可能となっている。
ただし、外部電源の電圧が、直接、Ａ／Ｄ変換器５０２に入力可能ならば、分圧回路８００は不要である。ただし、以下、分圧回路８００を設けた場合について述べる。
電源系統に、外部電源の電圧を、Ａ／Ｄ変換器５０２で入力可能な電圧に変換する分圧回路８００を付加する。
分圧回路８００は、抵抗器Ｒ１と抵抗回路Ｒ２との抵抗分圧により、外部電源の電圧を、Ａ／Ｄ変換器５０２で入力可能な電圧に変換する抵抗分圧回路である。抵抗回路Ｒ２は、抵抗器Ｒ２１とＲ２２との並列抵抗値を示す抵抗回路である。
分圧回路８００における電力損失を小さくするため、好ましくは、抵抗器Ｒ１と抵抗回路Ｒ２の抵抗値は、ある程度、大きな値にすることが望ましい。
Ａ／Ｄ変換器５０２は、第１実施の形態と同様、搬送路センサ回路６００内の複数のフォトダイオード（ＰＤ）の検出信号を入力してデジタル信号に変換する他、分圧回路８００の電圧を入力してデジタル信号に変換し、ＣＰＵ５０１Ａにおいて推定外部電源電圧ＶＰＷＲ−Ｅ’が検出可能となっている。
ただし、外部電源の電圧が、直接、Ａ／Ｄ変換器５０２に入力可能ならば、分圧回路８００は不要である。ただし、以下、分圧回路８００を設けた場合について述べる。
外部電源の電圧をＶＰＷＲ−Ｅとすると、分圧回路８００の出力電圧Ｖ８００は下記式で規定される。
Ｖ８００＝ＶＰＷＲ−Ｅ×〔Ｒ２÷（Ｒ１＋Ｒ２）〕 …（１） ただし、Ｒ１は、抵抗器Ｒ１の抵抗値を示し、
Ｒ２は、抵抗回路Ｒ２の抵抗値を示す。
Ｒ２は、抵抗回路Ｒ２の抵抗値を示す。
後述するカードリーダ１００Ａの実動作時に、Ａ／Ｄ変換器５０２で入力してデジタル信号に変換した電圧Ｖ８００を演算制御ユニット（ＣＰＵ）５０１Ａにおいて外部電源電圧ＶＰＷＲ−Ｅを推定して、外部電源の電圧を測定することができる。
すなわち、推定外部電源電圧ＶＰＷＲ−Ｅ’は、ＣＰＵ５０１Ａにおいて式２により求めることができる。なお、〔（Ｒ１＋Ｒ２）÷Ｒ２〕は、既知の変換係数として、たとえば、不揮発性メモリ５０３に、事前に、記憶しておく。
すなわち、推定外部電源電圧ＶＰＷＲ−Ｅ’は、ＣＰＵ５０１Ａにおいて式２により求めることができる。なお、〔（Ｒ１＋Ｒ２）÷Ｒ２〕は、既知の変換係数として、たとえば、不揮発性メモリ５０３に、事前に、記憶しておく。
ＶＰＷＲ−Ｅ’＝Ｖ８００×〔（Ｒ１＋Ｒ２）÷Ｒ２〕 …（２）
修正係数の算出回路（製造時または試験調整モード）
カードリーダ１００Ａには、必要に応じて、試験電源９００を電源系統に組み込む／切り離すためのスイッチ回路８５０とを設けることができる。
試験電源９００は、ＬＥＤ直列回路を動作させるため、外部電源と同様、４個直列に接続したＬＥＤ直列回路の、下限動作電圧ＶＬ、上限動作電圧ＶＵ、通常動作電圧ＶＮをＬＥＤ直列回路に出力可能に構成されている。
スイッチ回路８５０は、通常は、図示の接点ａの位置にあり、カードリーダの製造時または試験調整のとき接点ｂを選択することにより、外部電源に代えて、試験電源９００から試験電圧を搬送路センサ回路６００のＬＥＤ回路に印加することを可能とする回路である。同様に、カードリーダ１００Ａの製造時または試験調整時は、手動で、スイッチ回路８５０の部分で搬送路センサ部６００への給電線を試験電源９００側に、切り換えるならば、スイッチ回路８５０は不要となる。ただし、以下、スイッチ回路８５０を設けた場合について述べる。
カードリーダ１００Ａには、必要に応じて、試験電源９００を電源系統に組み込む／切り離すためのスイッチ回路８５０とを設けることができる。
試験電源９００は、ＬＥＤ直列回路を動作させるため、外部電源と同様、４個直列に接続したＬＥＤ直列回路の、下限動作電圧ＶＬ、上限動作電圧ＶＵ、通常動作電圧ＶＮをＬＥＤ直列回路に出力可能に構成されている。
スイッチ回路８５０は、通常は、図示の接点ａの位置にあり、カードリーダの製造時または試験調整のとき接点ｂを選択することにより、外部電源に代えて、試験電源９００から試験電圧を搬送路センサ回路６００のＬＥＤ回路に印加することを可能とする回路である。同様に、カードリーダ１００Ａの製造時または試験調整時は、手動で、スイッチ回路８５０の部分で搬送路センサ部６００への給電線を試験電源９００側に、切り換えるならば、スイッチ回路８５０は不要となる。ただし、以下、スイッチ回路８５０を設けた場合について述べる。
修正係数の算出
カードリーダの製造時または試験調整時に、外部電源に代えて、試験電源９００から上述した、４個直列接続したＬＥＤ直列回路への下限動作電圧ＶＬ、上限動作電圧ＶＵ、通常動作電圧ＶＮの試験電圧をＬＥＤ直列回路に印加して下記のパラメータを求める。
なお、この処理は、オフラインの処理であるから、カードリーダ１００Ａ内の演算制御ユニット５０１Ａ、Ａ／Ｄ変換器５０２を用いずに、代替の装置を用いて上述した方法で上記パラメータを求めて不揮発性メモリ５０３に記憶させることもできる。
カードリーダの製造時または試験調整時に、外部電源に代えて、試験電源９００から上述した、４個直列接続したＬＥＤ直列回路への下限動作電圧ＶＬ、上限動作電圧ＶＵ、通常動作電圧ＶＮの試験電圧をＬＥＤ直列回路に印加して下記のパラメータを求める。
なお、この処理は、オフラインの処理であるから、カードリーダ１００Ａ内の演算制御ユニット５０１Ａ、Ａ／Ｄ変換器５０２を用いずに、代替の装置を用いて上述した方法で上記パラメータを求めて不揮発性メモリ５０３に記憶させることもできる。
試験電圧印加
ａ．下限動作電圧ＶＬ印加試験
試験電源９００から、図５に図解したように、ＬＥＤ直列回路の下限動作電圧ＶＬを搬送路センサ回路６００のＬＥＤ直列回路に印加する。
図５は、図３に図解した特性図に対応する図であり、各ＬＥＤへの電圧の印加に伴う、対応する各フォトダイオードの検出信号を示す図である。
ＣＰＵ５０１Ａは、そのときの各フォトダイオードの検出信号をＡ／Ｄ変換器５０２においてデジタル信号に変換した値を、各ＬＥＤにその下限動作電圧ＶＬが印加されたときの対応する各フォトダイオードの検出値ＰＤＶＬ（ｎ）として、不揮発性メモリ５０３に記憶する。ｎはフォトダイオードの番号を示す。
ａ．下限動作電圧ＶＬ印加試験
試験電源９００から、図５に図解したように、ＬＥＤ直列回路の下限動作電圧ＶＬを搬送路センサ回路６００のＬＥＤ直列回路に印加する。
図５は、図３に図解した特性図に対応する図であり、各ＬＥＤへの電圧の印加に伴う、対応する各フォトダイオードの検出信号を示す図である。
ＣＰＵ５０１Ａは、そのときの各フォトダイオードの検出信号をＡ／Ｄ変換器５０２においてデジタル信号に変換した値を、各ＬＥＤにその下限動作電圧ＶＬが印加されたときの対応する各フォトダイオードの検出値ＰＤＶＬ（ｎ）として、不揮発性メモリ５０３に記憶する。ｎはフォトダイオードの番号を示す。
ｂ．上限動作電圧ＶＵ印加試験
試験電源９００から、図５に図解したように、ＬＥＤ直列回路の上限動作電圧ＶＵを搬送路センサ回路６００のＬＥＤ直列回路に印加する。ＣＰＵ５０１Ａは、そのときの各フォトダイオードの検出信号をＡ／Ｄ変換器５０２を介して入力して、デジタル信号に変換した値を、各ＬＥＤに上限動作電圧ＶＵが印加されたときの対応する各フォトダイオードの検出値をＰＤＶＵ（ｎ）として不揮発性メモリ５０３に記憶する。
試験電源９００から、図５に図解したように、ＬＥＤ直列回路の上限動作電圧ＶＵを搬送路センサ回路６００のＬＥＤ直列回路に印加する。ＣＰＵ５０１Ａは、そのときの各フォトダイオードの検出信号をＡ／Ｄ変換器５０２を介して入力して、デジタル信号に変換した値を、各ＬＥＤに上限動作電圧ＶＵが印加されたときの対応する各フォトダイオードの検出値をＰＤＶＵ（ｎ）として不揮発性メモリ５０３に記憶する。
ｃ．通常動作電圧ＶＮ印加試験
試験電源９００から、図５に図解したように、ＬＥＤ直列回路の通常動作電圧ＶＮを搬送路センサ回路６００のＬＥＤ直列回路に印加する。ＣＰＵ５０１Ａは、そのときの各フォトダイオードの検出信号をＡ／Ｄ変換器５０２においてデジタル信号に変換した値を、各ＬＥＤに通常動作電圧ＶＮが印加されたときの対応する各フォトダイオードの検出値をＰＤＶＮ（ｎ）として、不揮発性メモリ５０３に記憶する。
試験電源９００から、図５に図解したように、ＬＥＤ直列回路の通常動作電圧ＶＮを搬送路センサ回路６００のＬＥＤ直列回路に印加する。ＣＰＵ５０１Ａは、そのときの各フォトダイオードの検出信号をＡ／Ｄ変換器５０２においてデジタル信号に変換した値を、各ＬＥＤに通常動作電圧ＶＮが印加されたときの対応する各フォトダイオードの検出値をＰＤＶＮ（ｎ）として、不揮発性メモリ５０３に記憶する。
以上の処理によって、下限動作電圧ＶＬ、通常動作電圧ＶＮ、上限動作電圧ＶＵをそれぞれ印加したときの、各フォトダイオードの検出値ＰＤＶＬ、ＰＤＶＮ、ＰＤＶＵが測定されて、不揮発性メモリ５０３に記憶された。
これらの測定値は、次に述べる修正係数の算出およびフォトダイオードの検出信号の修正に使用する。
これらの測定値は、次に述べる修正係数の算出およびフォトダイオードの検出信号の修正に使用する。
修正係数の演算
（１）ＣＰＵ５０１Ａは、下記式（３）に基づいて下限動作電圧〜通常動作電圧領域における第１の修正係数α１を求めて、不揮発性メモリ５０３に記憶する。
（１）ＣＰＵ５０１Ａは、下記式（３）に基づいて下限動作電圧〜通常動作電圧領域における第１の修正係数α１を求めて、不揮発性メモリ５０３に記憶する。
α１＝〔ＰＤＶＮ（ｎ）−ＰＤＶＬ（ｎ）〕÷（ＶＮ−ＶＬ）
…（３）
ただし、ＰＤＶＮ（ｎ）は、ＬＥＤ回路に通常動作電圧ＶＮを印加したときの各フォトダイオードの検出値であり、
ＰＤＶＬ（ｎ）は、ＬＥＤ回路に下限動作電圧ＶＬを印加したときのフォトダイオードの検出値であり、
ＶＮは通常動作電圧であり、
ＶＬは下限動作電圧である。
…（３）
ただし、ＰＤＶＮ（ｎ）は、ＬＥＤ回路に通常動作電圧ＶＮを印加したときの各フォトダイオードの検出値であり、
ＰＤＶＬ（ｎ）は、ＬＥＤ回路に下限動作電圧ＶＬを印加したときのフォトダイオードの検出値であり、
ＶＮは通常動作電圧であり、
ＶＬは下限動作電圧である。
（２）ＣＰＵ５０１Ａは、下記式（４）に基づいて通常動作電圧〜上限動作電圧領域における第２の修正係数α２を求めて不揮発性メモリ５０３に記憶する。
α２＝〔ＰＤＶＵ（ｎ）−ＰＤＶＮ（ｎ）〕÷（ＶＵ−ＶＮ）
…（４）
ただし、ＰＤＶＵ（ｎ）は、ＬＥＤ回路に上限動作電圧ＶＵを印加したときのフォトダイオードの検出値ＰＤＶＵ（ｎ）であり、
ＰＤＶＮは、ＬＥＤ回路に通常動作電圧ＶＮを印加したときのフォトダイオードの検出値であり、
ＶＵは上限動作電圧であり、
ＶＮは通常動作電圧である。
…（４）
ただし、ＰＤＶＵ（ｎ）は、ＬＥＤ回路に上限動作電圧ＶＵを印加したときのフォトダイオードの検出値ＰＤＶＵ（ｎ）であり、
ＰＤＶＮは、ＬＥＤ回路に通常動作電圧ＶＮを印加したときのフォトダイオードの検出値であり、
ＶＵは上限動作電圧であり、
ＶＮは通常動作電圧である。
以上により、ＬＥＤ直列回路に印加される外部電源の電圧が、下限動作電圧ＶＬ〜通常動作電圧ＶＮ、通常動作電圧ＶＮ〜上限動作電圧ＶＵの範囲で変化したときの、ＬＥＤの発光状態が変化したことに伴うフォトダイオードの検出信号の修正係数α１、α２が不揮発性メモリ５０３に記憶された。
以上の初期設定処理を終了したら、スイッチ回路８５０の接点をａ側にして、通常動作状態とする。これ以降、ＣＰＵ５０１Ａは通常動作に移行する。
フォトダイオード検出信号の信号処理
図６はカードリーダのＣＰＵ５０１Ａの搬送路センサ１１１〜１１４の検出信号に係る信号処理フローチャートを示す。
以下、図６を参照してＣＰＵ５０１Ａの処理を述べる。
図６はカードリーダのＣＰＵ５０１Ａの搬送路センサ１１１〜１１４の検出信号に係る信号処理フローチャートを示す。
以下、図６を参照してＣＰＵ５０１Ａの処理を述べる。
ステップ１（Ｓ１）
搬送路センサ回路６００を構成するＬＥＤ直列回路に外部電源の電圧を印加して、ＬＥＤ直列回路の各ＬＥＤを点灯（発光）させているとき、ＣＰＵ５０１Ａは、Ａ／Ｄ変換器５０２を介して分圧回路８００の出力電圧Ｖ８００を入力する。
ＣＰＵ５０１Ａは、式２を適用して推定外部電源電圧ＶＰＷＲ−Ｅ’を算出する。
搬送路センサ回路６００を構成するＬＥＤ直列回路に外部電源の電圧を印加して、ＬＥＤ直列回路の各ＬＥＤを点灯（発光）させているとき、ＣＰＵ５０１Ａは、Ａ／Ｄ変換器５０２を介して分圧回路８００の出力電圧Ｖ８００を入力する。
ＣＰＵ５０１Ａは、式２を適用して推定外部電源電圧ＶＰＷＲ−Ｅ’を算出する。
ステップ２（Ｓ２）
ＣＰＵ５０１Ａは、推定外部電源電圧ＶＰＷＲ−Ｅ’が、ＬＥＤ直列回路の下限動作電圧ＶL 以上で、かつ、ＬＥＤ直列回路の上限動作電圧ＶＵ以下であることを判断する。
ＣＰＵ５０１Ａは、推定外部電源電圧ＶＰＷＲ−Ｅ’が、ＬＥＤ直列回路の下限動作電圧ＶL 以上で、かつ、ＬＥＤ直列回路の上限動作電圧ＶＵ以下であることを判断する。
ステップ３（Ｓ３）
推定外部電源電圧ＶＰＷＲ−Ｅ’が上記範囲になければ、外部電源が異常であり、搬送
路センサ回路６００のＬＥＤ直列回路が正常に動作することが保証されない。この場合、
ＣＰＵ５０１Ａは、たとえば、警報を出力する。
推定外部電源電圧ＶＰＷＲ−Ｅ’が上記範囲になければ、外部電源が異常であり、搬送
路センサ回路６００のＬＥＤ直列回路が正常に動作することが保証されない。この場合、
ＣＰＵ５０１Ａは、たとえば、警報を出力する。
推定外部電源電圧ＶＰＷＲ−Ｅ’が下限動作電圧ＶＬ以上で上限動作電圧ＶＵ未満の範囲にあり、ＬＥＤ直列回路が正常に動作可能な範囲のときは、ＣＰＵ５０１Ａは下記の処理を行う。
推定外部電源電圧ＶＰＷＲ−Ｅ’が下限動作電圧ＶＬの近傍、または、通常動作電圧ＶＮの近傍、または、上限動作電圧ＶＵの近傍の場合は、ＣＰＵ５０１Ａは上記修正係数を使用せず、それぞれ、下記の判断処理を行う。
なお、下限動作電圧ＶＬの近傍とは、下限動作電圧ＶＬの、たとえば、５％の範囲を言う。上限動作電圧ＶＵ、通常動作電圧ＶＮも同様である。
なお、下限動作電圧ＶＬの近傍とは、下限動作電圧ＶＬの、たとえば、５％の範囲を言う。上限動作電圧ＶＵ、通常動作電圧ＶＮも同様である。
ステップ４〜５（Ｓ４〜Ｓ５）、下限動作電圧ＶＬ近傍のとき
（１）ＰＤｉ≧（ＰＤＶＬ×ＴＨ１Ｌ）のとき、ＣＰＵ５０１Ａは、搬送路センサを構成する対応するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判断する。
（２）ＰＤｉ＜（ＰＤＶＬ×ＴＨ２Ｌ）のとき、ＣＰＵ５０１Ａは、搬送路センサを構成する対応するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判断する。
（１）ＰＤｉ≧（ＰＤＶＬ×ＴＨ１Ｌ）のとき、ＣＰＵ５０１Ａは、搬送路センサを構成する対応するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判断する。
（２）ＰＤｉ＜（ＰＤＶＬ×ＴＨ２Ｌ）のとき、ＣＰＵ５０１Ａは、搬送路センサを構成する対応するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判断する。
なお、ＰＤｉは測定したフォトダイオードの現在の検出電圧を示し、ＰＤＶＬはＬＥＤに下限動作電圧ＶＬを印加したときのフォトダイオードの検出値である。
図５に図解したように、ＴＨ１Ｌは第１の閾値であり、たとえば、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬの６０％である。ＴＨ２Ｌは第２の閾値であり、たとえば、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬの４０％である。
図５に図解したように、ＴＨ１Ｌは第１の閾値であり、たとえば、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬの６０％である。ＴＨ２Ｌは第２の閾値であり、たとえば、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬの４０％である。
本実施の形態においては、第１の閾値ＴＨ１Ｌと第２の閾値ＴＨ２Ｌを、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬに対して、相対的な６０％、４０％としているので、ＬＥＤに印加される電圧に対応した判断処理が可能となる。
本実施の形態は、特に、第１の閾値ＴＨ１Ｌと第２の閾値ＴＨ２Ｌとを異ならせている。その理由は、フォトダイオード（ＰＤ）の検出信号が１つの閾値の境界で変動した場合に、その判断が頻繁に閾値より大きく判断されたり閾値より低く判断されたりして、判断結果が頻繁に変動することを防止するため、いわゆる「ヒステリシス効果」を持たせたためである。
この「ヒステリシス効果」を適用することにより、判断結果が安定する。
この「ヒステリシス効果」を適用することにより、判断結果が安定する。
上述した閾値については、他の閾値についても、同様である。
ステップ８〜９（Ｓ８〜Ｓ９）、通常動作電圧ＶＮ近傍のとき
（１）ＰＤｉ≧（ＰＤＶＮ×ＴＨ１Ｎ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判断する。
（２）ＰＤｉ＜（ＰＤＶＮ×ＴＨ２Ｎ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間の銀行カード２００が存在すると判断する。
（１）ＰＤｉ≧（ＰＤＶＮ×ＴＨ１Ｎ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判断する。
（２）ＰＤｉ＜（ＰＤＶＮ×ＴＨ２Ｎ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間の銀行カード２００が存在すると判断する。
なお、ＰＤｉは測定したフォトダイオードの現在の検出電圧を示し、ＰＤＶＮはＬＥＤに通常動作電圧ＶＮを印加したときのフォトダイオードの検出値である。
ＴＨ１Ｎは、図５に図解した第１の閾値であり、たとえば、たとえば、ＬＥＤに通常動作電圧ＶＮが印加されたときのフォトダイオードの検出信号ＰＤＶＮの６０％である。他方、ＴＨ２Ｌは、図５に図解した第２の閾値であり、たとえば、ＬＥＤに通常動作電圧ＶＮが印加されたときのフォトダイオードの検出信号ＰＤＶＮの４０％である。
ＴＨ１Ｎは、図５に図解した第１の閾値であり、たとえば、たとえば、ＬＥＤに通常動作電圧ＶＮが印加されたときのフォトダイオードの検出信号ＰＤＶＮの６０％である。他方、ＴＨ２Ｌは、図５に図解した第２の閾値であり、たとえば、ＬＥＤに通常動作電圧ＶＮが印加されたときのフォトダイオードの検出信号ＰＤＶＮの４０％である。
ステップ１３（Ｓ１３）、上限動作電圧ＶＵ近傍のとき
（１）ＰＤｉ≧（ＰＤＶＵ×ＴＨ１Ｕ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判断する。
（２）ＰＤｉ＜（ＰＤＶＵ×ＴＨ２Ｕ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判断する。
（１）ＰＤｉ≧（ＰＤＶＵ×ＴＨ１Ｕ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判断する。
（２）ＰＤｉ＜（ＰＤＶＵ×ＴＨ２Ｕ）のとき、ＣＰＵ５０１Ａは搬送路センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判断する。
なお、ＰＤｉは測定したフォトダイオードの現在の検出電圧を示し、ＰＤＶＵはＬＥＤに上限動作電圧ＶＵを印加したときのフォトダイオードの検出値である。
ＴＨ１Ｕは第１の閾値であり、たとえば、ＬＥＤに上限動作電圧ＶＵが印加されたときのフォトダイオードの検出信号ＰＤＶＵの６０％である。ＴＨ２Ｕは第２の閾値であり、たとえば、ＬＥＤに上限動作電圧ＶＵが印加されたときのフォトダイオードの検出信号ＰＤＶＵの４０％である。
ＴＨ１Ｕは第１の閾値であり、たとえば、ＬＥＤに上限動作電圧ＶＵが印加されたときのフォトダイオードの検出信号ＰＤＶＵの６０％である。ＴＨ２Ｕは第２の閾値であり、たとえば、ＬＥＤに上限動作電圧ＶＵが印加されたときのフォトダイオードの検出信号ＰＤＶＵの４０％である。
推定外部電源電圧ＶＰＷＲ−Ｅ’が、下限動作電圧ＶＬ〜通常動作電圧ＶＮの範囲、または、通常動作電圧ＶＮ〜上限動作電圧ＶＵの範囲の場合は、修正係数を用いた修正（補正）を行う。
ステップ６〜７（Ｓ６〜Ｓ７）、下限動作電圧ＶＬ〜通常動作電圧ＶＮの範囲のとき
（ａ）ＣＰＵ５０１Ａは下記の修正処理を行う。
Ａ＝（ＶＰＷＲ−Ｅ’−ＶＬ）×α１＋ＰＤＶＬ
ただし、ＶＰＷＲ−Ｅ’は推定外部電源電圧であり、
ＶＬは、下限動作電圧であり、
α１は、不揮発性メモリ５０３に記憶している第１の修正係数であり、
ＰＤＶＬは、ＬＥＤに下限動作電圧ＶＬを印加したときのフォトダイオードの検出値である。
（ａ）ＣＰＵ５０１Ａは下記の修正処理を行う。
Ａ＝（ＶＰＷＲ−Ｅ’−ＶＬ）×α１＋ＰＤＶＬ
ただし、ＶＰＷＲ−Ｅ’は推定外部電源電圧であり、
ＶＬは、下限動作電圧であり、
α１は、不揮発性メモリ５０３に記憶している第１の修正係数であり、
ＰＤＶＬは、ＬＥＤに下限動作電圧ＶＬを印加したときのフォトダイオードの検出値である。
（ｂ）判定処理
ＰＤｉ≧（Ａ×ＴＨ１ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判定する。
ＰＤｉ＜（Ａ×ＴＨ２ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判定する。
ＰＤｉ≧（Ａ×ＴＨ１ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判定する。
ＰＤｉ＜（Ａ×ＴＨ２ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判定する。
ＴＨ１ＬＵは、図５に図解した第１の閾値であり、たとえば、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬの６０％である。ＴＨ２ＬＵは第２の閾値であり、たとえば、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬの４０％である。
ステップ１１〜１２（Ｓ１１〜Ｓ１２）、通常動作電圧ＶＮ〜上限動作電圧ＶＵの範囲のとき
（ａ）ＣＰＵ５０１Ａは下記の修正処理を行う。
Ｂ＝（ＶＰＷＲ−Ｅ’−ＶＮ）×α２＋ＤＶＮ
ただし、ＶＰＷＲ−Ｅ’は推定外部電源電圧であり、
ＶＮは、通常動作電圧あり、
α２は、不揮発性メモリ５０３に記憶している第２の修正係数であり、
ＰＤＶＮは、ＬＥＤに通常動作電圧ＶＮを印加したときのフォトダイオードの検出値である。
（ｂ）判定処理
ＰＤｉ≧（Ｂ×ＴＨ１ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判定する。
ＰＤｉ＜（Ｂ×ＴＨ２ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判定する。
（ａ）ＣＰＵ５０１Ａは下記の修正処理を行う。
Ｂ＝（ＶＰＷＲ−Ｅ’−ＶＮ）×α２＋ＤＶＮ
ただし、ＶＰＷＲ−Ｅ’は推定外部電源電圧であり、
ＶＮは、通常動作電圧あり、
α２は、不揮発性メモリ５０３に記憶している第２の修正係数であり、
ＰＤＶＮは、ＬＥＤに通常動作電圧ＶＮを印加したときのフォトダイオードの検出値である。
（ｂ）判定処理
ＰＤｉ≧（Ｂ×ＴＨ１ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常である、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在しないと判定する。
ＰＤｉ＜（Ｂ×ＴＨ２ＬＵ）のとき、ＣＰＵ５０１Ａは搬送センサを構成するＬＥＤとＰＤとの間の光学的結合が正常でない、すなわち、ＬＥＤとＰＤとの間に銀行カード２００が存在すると判定する。
上述したＣＰＵ５０１Ａの処理によれば、ＬＥＤ直列回路に印加する外部電源の電圧が変動しても、外部電源からＬＥＤ直列回路にＬＥＤ直列回路の下限動作電圧ＶＬ〜上限動作電圧ＶＵ内の電圧が印加されていれば、ＣＰＵ５０１Ａは、フォトダイオードの検出信号を適切に修正することにより、その信号レベルに応じた判断をして、正常に搬送センサを構成するＬＥＤとＰＤとの間の光学的結合状態を判断することができる。
このように、仮に外部電源の電圧が変動したとしても、ＣＰＵ５０１Ａにおいて、外部電源の電圧に応じた上述した処理を行って、搬送路センサ１１１〜１１４を構成する各ＬＥＤと対応するフォトダイオードとの間の光学的結合状態を正しく、かつ、柔軟に判断することができる。その結果、搬送路センサ１１１〜１１４の光学的結合状態と、たとえば、不揮発性メモリ５０３に記憶させた搬送路センサ１１１〜１１４の位置データとを用いて、銀行カード２００の搬送位置を正確に識別することが可能となる。
また、たとえば、第１の閾値ＴＨ１Ｌと第２の閾値ＴＨ２Ｌを、ＬＥＤに下限動作電圧ＶＬが印加されたときのフォトダイオードの検出信号ＰＤＶＬに対して、相対的な６０％、４０％としているので、ＬＥＤに印加される電圧に対応した判断処理が可能となる。
さらに、第１の閾値ＴＨ１Ｌと第２の閾値ＴＨ２Ｌとを異ならせてヒステリシス効果を持たせたため、判断結果が頻繁に変動することを防止することができる。
他の閾値についても同様である。
さらに、第１の閾値ＴＨ１Ｌと第２の閾値ＴＨ２Ｌとを異ならせてヒステリシス効果を持たせたため、判断結果が頻繁に変動することを防止することができる。
他の閾値についても同様である。
第１の変形例
上記第２実施の形態は、下限動作電圧ＶＬ〜上限動作電圧ＶＵの範囲を、通常動作電圧ＶＮを境にして２つの領域に分けて、第１の修正係数と第２の修正係数を求め、その修正係数を用いてフォトダイオードの検出信号を修正し、判断処理をした場合について述べた。
本実施の形態における、より簡易な方法としては、下限動作電圧ＶＬ〜上限動作電圧ＶＵの範囲を１つの修正係数αを用いて、フォトダイオードの検出信号を修正し、その信号レベルに応じた判断をして、正常に搬送センサを構成するＬＥＤとＰＤとの間の光学的結合状態を判断することができる。
上記第２実施の形態は、下限動作電圧ＶＬ〜上限動作電圧ＶＵの範囲を、通常動作電圧ＶＮを境にして２つの領域に分けて、第１の修正係数と第２の修正係数を求め、その修正係数を用いてフォトダイオードの検出信号を修正し、判断処理をした場合について述べた。
本実施の形態における、より簡易な方法としては、下限動作電圧ＶＬ〜上限動作電圧ＶＵの範囲を１つの修正係数αを用いて、フォトダイオードの検出信号を修正し、その信号レベルに応じた判断をして、正常に搬送センサを構成するＬＥＤとＰＤとの間の光学的結合状態を判断することができる。
第２の変形例
上記第１の変形例は、簡易な方法を述べたが、逆に、本実施の形態において、下限動作電圧ＶＬ〜上限動作電圧ＶＵの範囲を複数の領域に分割して、それぞれの領域における、それぞれの修正係数αを用いて、ＣＰＵ５０１Ａにおいてフォトダイオードの検出信号を修正し、その信号レベルに応じた判断をして、正常に搬送センサを構成するＬＥＤとＰＤとの間の光学的結合状態を判断することができる。
上記第１の変形例は、簡易な方法を述べたが、逆に、本実施の形態において、下限動作電圧ＶＬ〜上限動作電圧ＶＵの範囲を複数の領域に分割して、それぞれの領域における、それぞれの修正係数αを用いて、ＣＰＵ５０１Ａにおいてフォトダイオードの検出信号を修正し、その信号レベルに応じた判断をして、正常に搬送センサを構成するＬＥＤとＰＤとの間の光学的結合状態を判断することができる。
第３実施の形態
図７を参照して本発明の第３実施の形態を述べる。
図７に図解した回路は、外部電源から搬送路センサ回路６００内のＬＥＤ直列回路への給電経路に、分圧回路８００の他に、第２の分圧回路８１０を設けている。
カードリーダは、それ自体単体で利用されることもあるし、ＡＴＭなどより大型の信号処理装置の一部に組み込まれて利用されることもある。そのような場合、提供される外部電源の電圧が搬送センサを構成するＬＥＤの駆動電圧に適合しているとは限らない。また、ＬＥＤ直列回路を構成するＬＥＤの個数によっても、搬送路センサ回路６００内のＬＥＤを駆動する電圧は変化する。
そのような場合に適合させるため、第３実施の形態のカードリーダ１００Ｂにおいては、回路構成が簡単で、消費電力も少ない、第２の分圧回路８１０を設けて、外部電源の電圧を第２の分圧回路８１０で電圧を降下して搬送路センサ回路６００のＬＥＤ直列回路に給電する。
図７を参照して本発明の第３実施の形態を述べる。
図７に図解した回路は、外部電源から搬送路センサ回路６００内のＬＥＤ直列回路への給電経路に、分圧回路８００の他に、第２の分圧回路８１０を設けている。
カードリーダは、それ自体単体で利用されることもあるし、ＡＴＭなどより大型の信号処理装置の一部に組み込まれて利用されることもある。そのような場合、提供される外部電源の電圧が搬送センサを構成するＬＥＤの駆動電圧に適合しているとは限らない。また、ＬＥＤ直列回路を構成するＬＥＤの個数によっても、搬送路センサ回路６００内のＬＥＤを駆動する電圧は変化する。
そのような場合に適合させるため、第３実施の形態のカードリーダ１００Ｂにおいては、回路構成が簡単で、消費電力も少ない、第２の分圧回路８１０を設けて、外部電源の電圧を第２の分圧回路８１０で電圧を降下して搬送路センサ回路６００のＬＥＤ直列回路に給電する。
第２の分圧回路８１０は、分圧回路８００と同様、抵抗器Ｒａ、Ｒｂの直列回路を構成して、その接続点から、ＬＥＤ直列回路への所望の給電電圧を出力可能としている。
ＬＥＤ直列回路に流す電流容量を確保しつつ、抵抗器Ｒａ、Ｒｂを大きくとることにより、消費電力は低くなる。また、発熱も少ない。さらに、簡単な回路構成であるから、安価である。
ＬＥＤ直列回路に流す電流容量を確保しつつ、抵抗器Ｒａ、Ｒｂを大きくとることにより、消費電力は低くなる。また、発熱も少ない。さらに、簡単な回路構成であるから、安価である。
なお、たとえば、抵抗器Ｒａ、Ｒｂのいずれかを、可変抵抗器にして、ＬＥＤ直列回路への給電電圧を調整可能とすることができる。
本発明の実施の形態に際しては、上述した実施の形態には限らず、種々の変形態様をとることができる。たとえば、「上記安定した電圧を要求しない第２の電子回路（安定して電圧をさほど要求しない第２の電子回路）」としては、搬送路センサ１１１〜１１４のＬＥＤ直列回路に限らず、接点位置確認用センサなどを、他の電子回路を含めることができる。
また、本発明は、カードリーダを例示して述べた情報記録媒体処理装置への適用が限定されるわけではなく、上述した本発明の実施の形態から当業者が容易に想到できる技術思想を適用することにより、その他の用途、たとえば、銀行通帳、または、航空券や切符等の一般にチケットと呼ばれる情報記録媒体を処理する情報記録媒体処理装置であってもよい。
さらに、本発明は、上述した本発明の実施の形態から当業者が容易に想到できる技術思想を適用することにより、発光ダイオードなどの半導体発光素子と受光素子とを光学結合して使用する種々の電子機器にも適用することができる。
１００、１００Ａ、１００Ｂ…カードリーダ、５００…信号処理装置、５０１、５０１Ａ…演算処理ユニット、５０２…Ａ／Ｄ変換器、５０３…不揮発性メモリ、６００…搬送路センサ回路、７００…第１の電圧調整回路、７１０…第２の電圧調整回路、８００…分圧回路、８１０…第２の分圧回路、８５０…スイッチ回路、９００…試験電源。
Claims (12)
- 情報記録媒体に記録・再生処理を行う記録再生手段と、
前記情報記録媒体を搬送する搬送手段と、
前記搬送手段を駆動する駆動モータと、
受光素子、および、前記受光素子の検出信号に基づいて前記情報記録媒体の位置を検出し、前記駆動モータを制御して前記搬送手段を制御して前記情報記録媒体の搬送処理および前記情報記録媒体へ信号処理を行う制御処理手段を含む、安定した電源電圧を必要とする第１の電子回路と、
前記受光素子と光学的結合された発光素子を含む、前記安定した電源電圧を要求しない第２の電子回路と、
を有し、
前記第１の電子回路と前記第２の電子回路への給電系統を分離して構成され、
前記安定した電源電圧を要求する第１の電子回路には、安定した電圧を供給する第１の電源から給電され、
前記安定した電源電圧を要求しない第２の電子回路には、前記第２の電子回路が動作可能な電圧を給電する第２の電源から給電される、
ことを特徴とする、情報記録媒体処理装置。 - 前記発光素子および受光素子として、複数の光学的結合された発光素子と受光素子との対を有し、
前記第２の電子回路は、前記複数の光学素子を直列に接続した回路を有する、
請求項１に記載の情報記録媒体処理装置。 - 前記第２の電源は当該情報記録媒体処理装置の外部から供給される外部電源であり、
前記制御処理手段は、
前記外部電源の電圧を測定し、
前記測定した外部電源の電圧と、事前に得られた前記外部電源の電圧変化に応じて変化する前記発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数を用いて前記受光素子の検出信号を修正し、
当該修正した受光素子の検出信号の値を用いて前記発光素子と受光素子の間の光学的結合状態を判断する、
ことを特徴とする、
請求項２に記載の情報記録媒体処理装置。 - 前記制御処理手段は、前記光学的結合状態の判断として、
前記修正した受光素子の検出信号の値が第１の閾値以上のとき前記受光素子が正常に受光していると判断し、
前記修正した受光素子の検出信号の値が第２の閾値以下のとき、前記受光素子が正常に受光していないと判断する、
請求項３に記載の情報記録媒体処理装置。 - 前記第１の閾値は前記第２の閾値より大きい、
請求項４に記載の情報記録媒体処理装置。 - 前記修正係数は、前記各発光素子について、前記外部電源の電圧が前記発光素子の下限動作電圧〜通常動作電圧の範囲にあるときの第１の修正係数と、前記外部電源の電圧が前記発光素子の通常動作電圧〜上限動作電圧の範囲にあるときの第２の修正係数を含み、
前記制御処理手段は、
前記外部電源の電圧を測定し、
前記測定した外部電源の電圧が前記発光素子の下限動作電圧〜通常動作電圧の範囲にあるとき、前記各受光素子の検出値を前記第の１の修正係数を用いて修正し、
前記測定した外部電源の電圧が前記発光素子の通常動作電圧〜上限動作電圧の範囲にあるとき、前記各受光素子の検出値を前記第の２の修正係数を用いて修正し、
当該修正した値が第１の閾値以上のとき、前記各受光素子が正常に受光していると判断し、
当該修正した値が第２の閾値以下のとき、前記各受光素子が正常に受光していないと判断する、
請求項３〜５のいずれかに記載の情報記録媒体処理装置。 - 前記発光素子は発光ダイオードであり、
前記受光素子はフォトダイオードである、
請求項１〜６のいずれかに記載の情報記録媒体処理装置。 - 情報記録媒体の搬送位置検出に使用する発光素子が外部電源によって駆動される情報記録媒体処理装置における信号処理方法であって、
前記外部電源の電圧を測定し、
事前に求めた、前記外部電源の電圧変化に応じて変化する前記発光素子の特性変化を示す対応する受光素子の検出信号を修正するための修正係数と、前記測定した外部電圧の電圧を用いて前記対応する受光素子の検出信号を修正し、
当該修正した値を用いて前記発光素子と前記受光素子の光学的結合状態を判断する、
ことを特徴とする、情報記録媒体処理装置における信号処理方法。 - 前記結合状態の判断として、
前記修正した値が第１の閾値以上のとき、前記受光素子が正常に受光していると判断し、
前記修正した値が第２の閾値以下のとき、前記受光素子に正常に受光していないと判断する、
請求項８に記載の信号処理方法。 - 前記第１の閾値は前記第２の閾値より大きい、
請求項９に記載の信号処理方法。 - 前記発光素子として、複数の発光素子を有し、
前記受光素子として、前記複数の発光素子に対応して配設された複数の受光素子を有し、
前記複数の発光素子は直列に接続され、さらに抵抗器が接続されており、
前記修正係数は、各発光素子について、前記外部電源の電圧が前記発光素子の下限動作電圧〜通常動作電圧の範囲にあるときの第１の修正係数と、前記外部電源の電圧が前記発光素子の通常動作電圧〜上限動作電圧の範囲にあるときの第２の修正係数を含み、
前記外部電源の電圧を測定し、
前記測定した外部電源の電圧が前記発光素子の下限動作電圧〜通常動作電圧の範囲にあるとき、前記各受光素子の検出値を前記第の１の修正係数を用いて修正し、
前記測定した外部電源の電圧が前記発光素子の通常動作電圧〜上限動作電圧の範囲にあるとき、前記各受光素子の検出値を前記第の２の修正係数を用いて修正し、
当該修正した値が第１の閾値以上のとき、前記各受光素子が正常に受光していると判断し、
当該修正した値が第２の閾値以下のとき、前記各受光素子が正常に受光していないと判断する、
請求項１０に記載の信号処理方法。 - 情報記録媒体に記録・再生処理を行う記録再生手段と、
前記情報記録媒体を搬送する搬送手段と、
前記搬送手段を駆動する駆動モータと、
前記情報記録媒体の搬送位置を検知するため、前記情報記録媒体の搬送経路を挟んで対向して配設され、光学的結合された発光素子と受光素子を有する、位置検出手段と、
前記駆動モータを制御し、前記受光素子の検出信号に基づいて前記情報記録媒体の位置を検出し、前記情報記録媒体について信号処理を行う、制御処理手段と
を備え、
前記発光素子は外部電源によって駆動され、
前記制御処理手段は、
前記外部電源の電圧を測定し、
前記測定した外部電源と、事前に得られた前記外部電源の変化に応じて変化する前記発光素子の特性変化に応じて対応する受光素子の検出信号を修正する修正係数を用いて、前記受光素子の検出信号を修正し、
当該修正した受光素子の検出信号の値を用いて前記発光素子と受光素子の間の光学的結合状態を判断する、
ことを特徴とする、情報記録媒体処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012080816A JP5917980B2 (ja) | 2012-03-30 | 2012-03-30 | 情報記録媒体処理装置および信号処理方法 |
| CN201310106670.7A CN103368172B (zh) | 2012-03-30 | 2013-03-28 | 信息记录介质处理装置及信号处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012080816A JP5917980B2 (ja) | 2012-03-30 | 2012-03-30 | 情報記録媒体処理装置および信号処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013210854A JP2013210854A (ja) | 2013-10-10 |
| JP2013210854A5 JP2013210854A5 (ja) | 2015-03-26 |
| JP5917980B2 true JP5917980B2 (ja) | 2016-05-18 |
Family
ID=49368957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012080816A Active JP5917980B2 (ja) | 2012-03-30 | 2012-03-30 | 情報記録媒体処理装置および信号処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5917980B2 (ja) |
| CN (1) | CN103368172B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105046425B (zh) * | 2015-07-03 | 2018-12-07 | 深圳供电局有限公司 | 一种分布式能源系统接入配电网能力评估的方法及系统 |
| JP7239332B2 (ja) * | 2019-01-28 | 2023-03-14 | 日本電産サンキョー株式会社 | 媒体検知装置および媒体検知方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3973928A (en) * | 1949-01-28 | 1976-08-10 | The United States Of America As Represented By The United States Energy Research And Development Administration | Apparatus for diffusion separation |
| JPS5896203A (ja) * | 1981-12-04 | 1983-06-08 | Oki Electric Ind Co Ltd | 自動閾値回路 |
| JPH03251975A (ja) * | 1990-02-28 | 1991-11-11 | Fujitsu Ltd | カード処理装置 |
| JP3493686B2 (ja) * | 1993-06-16 | 2004-02-03 | 松下電器産業株式会社 | 磁気カードリーダ |
| JPH08190612A (ja) * | 1995-01-12 | 1996-07-23 | Oki Electric Ind Co Ltd | 媒体搬送装置 |
| JP2001188885A (ja) * | 1999-12-28 | 2001-07-10 | Sanyo Electric Co Ltd | カードリーダシステム |
| JP2006092323A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 無線通信装置、無線通信システム、及び無線通信方法 |
| JP5114766B2 (ja) * | 2006-06-27 | 2013-01-09 | 日本電産サンキョー株式会社 | 媒体処理装置 |
| TWI301598B (en) * | 2006-10-24 | 2008-10-01 | Int Currency Tech | Calibration system and method thereof |
| JP5150950B2 (ja) * | 2007-07-25 | 2013-02-27 | 日本電産サンキョー株式会社 | 情報記録媒体処理装置 |
| CN101551926B (zh) * | 2009-05-21 | 2011-09-14 | 广州广电运通金融电子股份有限公司 | 读卡器异物检测装置及读卡器插口 |
-
2012
- 2012-03-30 JP JP2012080816A patent/JP5917980B2/ja active Active
-
2013
- 2013-03-28 CN CN201310106670.7A patent/CN103368172B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103368172A (zh) | 2013-10-23 |
| JP2013210854A (ja) | 2013-10-10 |
| CN103368172B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100854192B1 (ko) | 면광원, 휘도 보정 회로, 휘도 보정 방법 및 액정디스플레이 | |
| US7289924B2 (en) | Self-calibrating sensor | |
| JP2008543045A5 (ja) | ||
| US20080238529A1 (en) | Temperature detection circuit | |
| JP5917980B2 (ja) | 情報記録媒体処理装置および信号処理方法 | |
| JP6225475B2 (ja) | 半導体レーザー駆動装置及び画像形成装置 | |
| JP2004259965A (ja) | 電流駆動素子制御回路及びこの回路を用いた固体レーザ装置 | |
| KR102050440B1 (ko) | 백라이트 유닛 및 이의 구동방법 | |
| JP5099227B2 (ja) | 車両用方向指示灯制御装置 | |
| JP5962097B2 (ja) | 記録材判別センサ及び画像形成装置 | |
| JP2929992B2 (ja) | 光送信回路 | |
| JP5426255B2 (ja) | 光源制御回路、光源制御方法、光源装置 | |
| US7049572B2 (en) | Optical sensor and method of operation thereof | |
| US20070091946A1 (en) | Dual current control for laser diode driver circuit | |
| JP4999769B2 (ja) | 光トランシーバのレーザダイオード監視装置及び方法 | |
| US20090190620A1 (en) | Optical disk device and method of controlling light emitting element | |
| US7417940B2 (en) | Apparatus for and method of controlling photo diode using digital potentiometer | |
| JP3042951B2 (ja) | 画像入力装置における光量一定化装置 | |
| US20010030618A1 (en) | Analog/digital converting device and in-vehicle load current detecting device | |
| KR101793523B1 (ko) | 전원공급 보조장치 및 제어 방법 | |
| JP4717394B2 (ja) | 光検出装置の自動調整方法および光検出装置 | |
| KR20120067567A (ko) | 전력 증폭 장치 | |
| JP5167220B2 (ja) | 光学センサ装置 | |
| JP2005308593A (ja) | 被検出体検出装置及びそれを備えたカードリーダ | |
| JPH0540017A (ja) | 原稿サイズ検知装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160407 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5917980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |