JP5901746B2 - メモリセルをプログラミングすること - Google Patents
メモリセルをプログラミングすること Download PDFInfo
- Publication number
- JP5901746B2 JP5901746B2 JP2014510344A JP2014510344A JP5901746B2 JP 5901746 B2 JP5901746 B2 JP 5901746B2 JP 2014510344 A JP2014510344 A JP 2014510344A JP 2014510344 A JP2014510344 A JP 2014510344A JP 5901746 B2 JP5901746 B2 JP 5901746B2
- Authority
- JP
- Japan
- Prior art keywords
- stream
- data
- encoded
- state
- data stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000013507 mapping Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 14
- 238000009826 distribution Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Description
B1=(Yk+2A)2
B2=(Yk−0)2
B3=(Yk−0)2
B4=(Yk−2A)2
B1=4Ayk+4A2
B2=0
B3=0
B4=−4Ayk+4A2
CP1(0,k)=P(0,k−1)+B1
CP2(0,k)=P(1,k−1)+B3
要約すると、プログラム動作の1つ以上の実施形態は、メモリセルをプログラムする際に、向上した信号対雑音比を提供することができる。これは、SLCメモリデバイスの2つの元のデータ状態を、少なくとも3つの異なるプログラム状態に符号化し、したがって、プログラムされた信号電力を増加させることによって、達成することができる。
Claims (11)
- メモリセルをプログラムするための方法であって、
データストリームを使用して、3つの異なる符号化状態を含む符号化ストリームを生成することと、
前記符号化ストリームを使用して、前記メモリセルをプログラムすることと、
を含み、
前記符号化ストリームを生成することは、
前記データストリームから、事前にコード化されたデータストリームを生成することと、
前記事前にコード化されたデータストリームから、マップされた電圧ストリームを生成することと、
前記マップされた電圧ストリームから、前記符号化ストリームを生成することと、
を含む、方法。 - 前記事前にコード化されたデータストリームを生成することは、元のデータストリームの現在のデータ値を、前記事前にコード化されたデータストリームの以前のデータ値と論理的に組み合わせることを含む、請求項1に記載の方法。
- 前記マップされた電圧ストリームを生成することは、前記事前にコード化されたデータストリームの各データ値を、代表的な電圧にマップすることを含む、請求項1に記載の方法。
- 前記事前にコード化されたデータストリームの各データ値を、代表的な電圧にマップすることは、前記事前にコード化されたデータストリームの第1の論理状態を、第1の電圧にマップすることと、前記事前にコード化されたデータストリームの第2の論理状態を、第2の電圧にマップすることとを含む、請求項3に記載の方法。
- 前記事前にコード化されたデータストリームの最初の先行データ値が、第1の論理状態に初期化されている、請求項1に記載の方法。
- 前記符号化ストリームを生成することは、前記マップされた電圧ストリームを使用して、3進電圧ストリームを生成することを含み、前記3進電圧ストリームは、第1のデータ状態が0Vによって表され、第2のデータ状態がAボルトおよび−Aボルトの両方によって表されるように、0、A、および−Aの電圧を含む、請求項1に記載の方法。
- 前記第2のデータ状態を有する第1のビットは、前記第1のビットの前にある、前記データストリームの中の奇数個のビットが、前記第1のデータ状態を有することに応答して、Aボルトによって表され、前記第2のデータ状態を有する第2のビットは、前記第2のビットの前にある、前記データストリームの中の偶数個のビットが、前記第1のデータ状態を有することに応答して、−Aボルトによって表される、請求項6に記載の方法。
- メモリセルのアレイと、
データストリームから、3つの異なる符号化状態を含む符号化ストリームを生成し、前記符号化ストリームを使用して、前記アレイのメモリセルをプログラムするように構成される、コントローラと、
を備え、
前記符号化ストリームを生成することは、
前記データストリームから、事前にコード化されたデータストリームを生成することと、
前記事前にコード化されたデータストリームから、マップされた電圧ストリームを生成することと、
前記マップされた電圧ストリームから、前記符号化ストリームを生成することと、
を含む、デバイス。 - 前記コントローラはさらに、前記データストリームの中の第2のデータ状態を有する現在のビットの前にある、第1のデータ状態を有するビットの数をカウントし、前記カウントを使用して、前記符号化ストリームを少なくとも部分的に生成するように構成される、請求項8に記載のデバイス。
- 前記符号化ストリームを生成するように構成される前記コントローラは、前記データストリームのビットを前記事前にコード化されたデータストリームの先行ビットと論理的に組み合わせることによって、前記データストリームから前記事前にコード化されたデータストリームを生成するように構成される、コントローラを含む、請求項8に記載のデバイス。
- 前記コントローラはさらに、前記データストリームを、0、A、および−Aの電圧を含む3進電圧ストリームに符号化するように構成される、請求項8に記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/106,118 US8780659B2 (en) | 2011-05-12 | 2011-05-12 | Programming memory cells |
US13/106,118 | 2011-05-12 | ||
PCT/US2012/034733 WO2012154397A2 (en) | 2011-05-12 | 2012-04-24 | Programming memory cells |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014517976A JP2014517976A (ja) | 2014-07-24 |
JP5901746B2 true JP5901746B2 (ja) | 2016-04-13 |
Family
ID=47139870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014510344A Active JP5901746B2 (ja) | 2011-05-12 | 2012-04-24 | メモリセルをプログラミングすること |
Country Status (6)
Country | Link |
---|---|
US (2) | US8780659B2 (ja) |
EP (2) | EP3522166B1 (ja) |
JP (1) | JP5901746B2 (ja) |
KR (1) | KR101579362B1 (ja) |
CN (1) | CN103620691B (ja) |
WO (1) | WO2012154397A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150078297A1 (en) * | 2013-09-17 | 2015-03-19 | Industrial Technology Research Institute | Method of resource allocation for device to device communication, user equipment using the same and base station using the same |
US9613664B2 (en) * | 2015-01-20 | 2017-04-04 | Samsung Electronics Co., Ltd. | Method of operating memory device including multi-level memory cells |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5799066A (en) * | 1980-12-12 | 1982-06-19 | Nippon Telegr & Teleph Corp <Ntt> | Code converting method |
JP3151958B2 (ja) * | 1992-10-09 | 2001-04-03 | 日本電気株式会社 | 再生データ検出方式 |
JPH10322228A (ja) * | 1997-05-16 | 1998-12-04 | Hitachi Ltd | 符号化方法および装置、復号化方法および装置、符号化/復号化装置、情報担持方法および媒体、ならびに、情報担持装置 |
JP4099582B2 (ja) * | 2003-04-02 | 2008-06-11 | ソニー株式会社 | パラメータ調整方法、信号処理装置 |
JP2005078721A (ja) * | 2003-09-01 | 2005-03-24 | Nippon Telegr & Teleph Corp <Ntt> | 誤り訂正方法およびメモリ回路 |
US20050174841A1 (en) * | 2004-02-05 | 2005-08-11 | Iota Technology, Inc. | Electronic memory with tri-level cell pair |
CN101273413B (zh) | 2005-09-29 | 2011-11-16 | 特科2000国际有限公司 | 使用单层单元和多层单元闪速存储器的便携式数据存储 |
US8055979B2 (en) * | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
US7844879B2 (en) * | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
US20070266296A1 (en) * | 2006-05-15 | 2007-11-15 | Conley Kevin M | Nonvolatile Memory with Convolutional Coding |
US7840875B2 (en) * | 2006-05-15 | 2010-11-23 | Sandisk Corporation | Convolutional coding methods for nonvolatile memory |
TWI353521B (en) * | 2006-09-28 | 2011-12-01 | Sandisk Corp | Soft-input soft-output decoder for nonvolatile mem |
US8051358B2 (en) | 2007-07-06 | 2011-11-01 | Micron Technology, Inc. | Error recovery storage along a nand-flash string |
US8499229B2 (en) | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
US7633798B2 (en) | 2007-11-21 | 2009-12-15 | Micron Technology, Inc. | M+N bit programming and M+L bit read for M bit memory cells |
US8046542B2 (en) * | 2007-11-21 | 2011-10-25 | Micron Technology, Inc. | Fault-tolerant non-volatile integrated circuit memory |
TWI397912B (zh) | 2008-02-13 | 2013-06-01 | Genesys Logic Inc | 調整存取效能的快閃記憶體儲存裝置 |
CN101946230B (zh) * | 2008-02-14 | 2013-11-27 | 惠普开发有限公司 | 用于检测和校正所接收的符号串中的定相突发差错、删除、符号差错和位差错的方法和系统 |
KR20090110648A (ko) | 2008-04-18 | 2009-10-22 | 엘지전자 주식회사 | 플래시 메모리로 데이터를 기록하는 방법과 플래시메모리에 기록된 데이터를 읽는 방법 및 플래시 메모리시스템 |
CN102160120B (zh) | 2008-07-01 | 2019-05-31 | Lsi公司 | 使用调制编码减轻单元间干扰的方法和设备 |
JP2010027163A (ja) * | 2008-07-22 | 2010-02-04 | Toshiba Corp | 半導体メモリコントローラ、および半導体メモリシステム、および半導体メモリシステムの記録再生方法 |
TWI385516B (zh) | 2008-08-12 | 2013-02-11 | Phison Electronics Corp | 快閃記憶體儲存系統及其資料寫入方法 |
US8756365B2 (en) | 2009-02-12 | 2014-06-17 | Ramot At Tel Aviv University Ltd. | Apparatus and method for enhancing flash endurance by encoding data |
US8386895B2 (en) * | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
-
2011
- 2011-05-12 US US13/106,118 patent/US8780659B2/en active Active
-
2012
- 2012-04-24 WO PCT/US2012/034733 patent/WO2012154397A2/en active Application Filing
- 2012-04-24 EP EP19159188.2A patent/EP3522166B1/en active Active
- 2012-04-24 JP JP2014510344A patent/JP5901746B2/ja active Active
- 2012-04-24 EP EP12781748.4A patent/EP2707879B1/en active Active
- 2012-04-24 KR KR1020137032625A patent/KR101579362B1/ko active IP Right Grant
- 2012-04-24 CN CN201280028920.3A patent/CN103620691B/zh active Active
-
2014
- 2014-07-14 US US14/330,243 patent/US9030902B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3522166B1 (en) | 2024-03-06 |
EP2707879A2 (en) | 2014-03-19 |
KR101579362B1 (ko) | 2015-12-21 |
US8780659B2 (en) | 2014-07-15 |
EP2707879B1 (en) | 2019-04-03 |
US20140321214A1 (en) | 2014-10-30 |
CN103620691B (zh) | 2017-06-20 |
US9030902B2 (en) | 2015-05-12 |
EP3522166A1 (en) | 2019-08-07 |
JP2014517976A (ja) | 2014-07-24 |
US20120287718A1 (en) | 2012-11-15 |
WO2012154397A2 (en) | 2012-11-15 |
CN103620691A (zh) | 2014-03-05 |
EP2707879A4 (en) | 2014-11-26 |
KR20140009548A (ko) | 2014-01-22 |
WO2012154397A3 (en) | 2013-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101617641B1 (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법 | |
US8254181B2 (en) | Nonvolatile memory device and programming method | |
US7433246B2 (en) | Flash memory device capable of storing multi-bit data and single-big data | |
KR101618311B1 (ko) | 플래시 메모리 장치 및 그것의 읽기 방법 | |
KR101518033B1 (ko) | 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법 | |
US8270215B2 (en) | Nonvolatile memory device and method of programming the same | |
JP4813175B2 (ja) | フラッシュメモリ装置におけるプログラム動作の制御方法 | |
US9412472B2 (en) | Determining soft data from a hard read | |
WO2013070366A2 (en) | Statistical read comparison signal generation for memory systems | |
JP2011197957A (ja) | 誤り訂正符号復号装置及び誤り訂正符号復号方法 | |
KR20110006963A (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법 | |
JP2015524137A (ja) | 複数のメモリ状態を有する不揮発性メモリセルでの動作を実行するための機器及び方法 | |
JP2010192049A (ja) | 半導体記憶装置 | |
CN111951873B (zh) | 用于校准存储器单元数据状态的感测的设备及方法 | |
JP5901746B2 (ja) | メモリセルをプログラミングすること | |
US7082490B2 (en) | Method and system for enhancing the endurance of memory cells | |
JP2009158043A (ja) | 半導体集積回路及びその不安定ビットの検出方法 | |
CN115731977A (zh) | 使用动态锁存器提供多个偏置电压的存储器装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150224 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5901746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |