JP5894047B2 - 電子部品収納用パッケージ - Google Patents

電子部品収納用パッケージ Download PDF

Info

Publication number
JP5894047B2
JP5894047B2 JP2012208369A JP2012208369A JP5894047B2 JP 5894047 B2 JP5894047 B2 JP 5894047B2 JP 2012208369 A JP2012208369 A JP 2012208369A JP 2012208369 A JP2012208369 A JP 2012208369A JP 5894047 B2 JP5894047 B2 JP 5894047B2
Authority
JP
Japan
Prior art keywords
frame
electronic component
shaped
recess
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012208369A
Other languages
English (en)
Other versions
JP2014029974A (ja
Inventor
賢三 永岩
賢三 永岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012208369A priority Critical patent/JP5894047B2/ja
Publication of JP2014029974A publication Critical patent/JP2014029974A/ja
Application granted granted Critical
Publication of JP5894047B2 publication Critical patent/JP5894047B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、電子部品が搭載される部位、および電子部品と電気的に接続される部位を有する電子部品収納用パッケージに関するものである。
半導体素子や容量素子等の電子部品が収容される電子部品収納用パッケージとして多用されているものは次のような構造である。
すなわち、セラミック焼結体等からなる絶縁基板の上面に、電子部品が収容される凹状の収納部が設けられ、この収納部内に、電子部品が電気的に接続される接続パッドが設けられている。絶縁基板は、電子部品の搭載部を有する平板状の部分と、平板状の部分の上面に搭載部を取り囲んで積層された枠状の部分とを含んでいる。平板状の部分と枠状の部分により、電子部品の収納部が形成されている。
この枠状部の上面に接続パッドが設けられている。電子部品と接続パッドとの電気的な接続は、通常、ボンディングワイヤを介して行なわれている。また、電子部品は、有機樹脂接着剤等の接合材を介して搭載部に接合されて固定されている。
接続パッドは、例えば絶縁基板の内部に設けられた配線導体を介して絶縁基板の下面等の外表面に電気的に導出されている。搭載部に搭載されて接続パッドと電気的に接続された電子部品は、配線導体を介して絶縁基板の外表面に電気的に導出される。
特開2000−260915号公報 特開2000−340896号公報
上記従来の技術においては、電子部品を搭載部に接合する接合材が、搭載部から枠状部の側面を経て枠状部の上面まで広がる可能性があるという問題点があった。接合材が枠状部の上面まで広がると、この上面に設けられた接続パッドの一部または全部が接合材で覆われて、接続パッドに対するボンディングワイヤ等の接続が妨げられる可能性がある。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、電子部品を搭載部に接合する接合材が枠状部の上面まで広がることが効果的に抑制された電子部品収納用パッケージを提供することにある。
本発明の一つの態様の電子部品収納用パッケージは、電子部品の搭載部を含む上面を有する平板部と、該平板部の上面に、前記搭載部を取り囲むように積層された枠状部と、該枠状部の上面に設けられた接続パッドとを備えており、前記枠状部は、内側面に凹部を有しているとともに、前記枠状部の前記内側面の表面粗さが、前記枠状部の前記凹部内の表面粗さよりも大きいことを特徴とする。
本発明の一つの態様の電子部品収納用パッケージによれば、枠状部が内側面に凹部を有していることから、搭載部に電子部品が接合されるときに用いられる接合材が搭載部から
枠状部の内側面にかけて広がったとしても、その接合材が凹部内に溜まる。そのため、接合材が枠状部の上面にまで広がることは抑制される。そして、枠状部の内側面の表面粗さが、前記枠状部の前記凹部内の表面粗さよりも大きいことから、流動性を有する状態の接合材が枠状部の内側面に沿って濡れ広がることが効果的に抑制されるとともに、枠状部の内側面から凹部内に接合材が入り込んだときには、接合材が凹部の内側まで容易に広がるので、凹部内において、接合材の溜まりが容易に形成され、枠状部の上面への接合材の広がりがより効果的に抑制され得る。したがって、電子部品を搭載部に接合する接合材が枠状部の上面まで広がることが効果的に抑制された電子部品収納用パッケージを提供することができる。
（ａ）は本発明の実施形態の電子部品収納用パッケージを示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 図１に示す電子部品収納用パッケージの斜視図である。 図１に示す電子部品収納用パッケージの変形例における要部を拡大して示す断面図である。 図１に示す電子部品収納用パッケージの他の変形例を示す斜視図である。 図１に示す電子部品収納用パッケージの他の変形例における要部を拡大して示す斜視図である。
本発明の実施形態の電子部品収納用パッケージを、添付の図面を参照して説明する。図１（ａ）は本発明の実施形態の電子部品収納用パッケージを示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図である。また、図２は、図１に示す電子部品収納用パッケージの斜視図である。
電子部品の搭載部１ａを含む上面を有する平板部１と、平板部１の上面に積層されて搭載部１ａを取り囲む枠状部２と、枠状部２の上面に設けられた接続パッド３とにより電子部品収納用パッケージ10が基本的に構成されている。
図１に示す例においては、枠状部２の上面に、さらに他の枠状部（封止用枠状部）４が積層されている。平板部１の上面と、枠状部２および封止用枠状部４とによって、電子部品５が収容される凹状の収納部（符号なし）が形成されている。搭載部１ａに搭載された電子部品５が、ボンディングワイヤ６等の導電性接続材を介して接続パッド３に電気的に接続される。封止用枠状部４の上面に蓋体７が接合されれば、収納部内に電子部品５が気密封止されて電子装置が形成される。なお、図１（ａ）においては蓋体７を省略している。図２においては、電子部品５、ボンディングワイヤ６および蓋体７を省略している。
電子部品５としては、例えば、ＩＣやＬＳＩ等の半導体集積回路素子、およびＬＥＤ（発光ダイオード）やＰＤ（フォトダイオード），ＣＣＤ（電荷結合素子）等の光半導体素子、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等の種々の半導体素子が挙げられる。また、電子部品５は、圧電素子や容量素子、抵抗器等であってもよい。
電子部品５は、例えば半導体素子の場合であれば、シリコン等の半導体基板（符号なし）に所定の電子回路（図示せず）と、電子回路と電気的に接続された複数の電極（符号なし）とが設けられた構造である。
平板部１および枠状部２は、電子部品５を搭載し、気密封止するための絶縁基板（符号なし）を形成している。平板部１および枠状部２は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，ムライト質焼結体，ガラスセラミック焼結体等のセラミック焼結体によって形成されている。
平板部１および枠状部２を含む絶縁基板は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダお
よび有機溶剤とともにシート状に成形した複数のセラミックグリーンシートを積層した後に焼成することによって製作されている。この場合、複数のセラミックグリーンシートの一部を、打ち抜き加工等の方法で枠状に成形して、枠状部２となる枠状のセラミックグリーンシートを作製する。枠状のセラミックグリーンシートを平板状のセラミックグリーンシートの上面に積層すれば、上面に凹状の収納部を有する絶縁基板を製作することができる。
なお、封止用枠状部４についても、枠状部２と同様の材料を用い、同様の方法で設けることができる。この場合、枠状部２となる枠状のセラミックグリーンシートよりも開口寸法が大きい枠状のセラミックグリーンシートを作製して、これを、枠状部２となるセラミックグリーンシート上に積層した後に、一体焼成する。
上記セラミックグリーンシートおよび枠状のセラミックグリーンシートは、それぞれ、平板部１または枠状部２を形成する絶縁層（図示せず）になる。平板部１および枠状部２は、それぞれ、１層の絶縁層のみからなるものでもよく、複数層の絶縁層が積層されてなるものでもよい。
枠状部２の上面に設けられた接続パッド３には、電子部品５の電極が電気的に接続される。接続パッド３は、電子部品５をマザーボード等の外部電気回路（図示せず）に電気的に接続させる導電路の一部である。接続パッド３と電子部品５との電気的な接続は、例えばボンディングワイヤ６等の導電性接続材を介して行なわれている。ボンディングワイヤ６の一端部が接続パッド３に接続され、他端部が電子部品５（電極）に接続されて、接続パッド３と電子部品５との電気的な接続が行なわれる。
ボンディングワイヤ６は、例えば金、アルミニウムまたはこれらの金属材料を主成分とする合金材料からなる。ボンディングワイヤ６は、例えば直径が20〜30μｍ程度の金属線である。
接続パッド３は、例えばタングステンやモリブデン，マンガン，銅，銀，パラジウム，金，白金等の金属材料からなる。このような金属材料は、例えばタングステンの場合であれば、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを枠状部２となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で、枠状部２の上面に被着されている。
接続パッド３は、例えば、枠状部２の上面における接続パッド３が設けられた部分から、平板部１の下面等の、絶縁基板における外表面にかけて形成された接続導体８を介して、電子部品収納用パッケージ10の外表面に電気的に導出されている。接続導体８の電気的に導出された部分が外部電気回路と電気的に接続されれば、ボンディングワイヤ６、接続パッド３および接続導体８を介して、電子部品５が外部電気回路と電気的に接続される。
図１に示す例において、接続導体８は、枠状部２の上面から平板部１の下面の外周部にかけて設けられた貫通導体（符号なし）と、絶縁基板の下面において貫通導体の下端面に接続して設けられた配線導体（符号なし）とによって構成されている。接続導体８は、絶縁基板の外側面に形成された側面導体（いわゆるキャスタレーション導体等）（図示せず）や、絶縁基板の内部に設けられた内部配線導体（図示せず）等を含んでいてもよい。接続導体８は、例えば接続パッド３と同様の金属材料を用い、同様の方法で設けることができる。
平板部１の上面の搭載部１ａに電子部品５が搭載され、電子部品５（電極）が接続パッド３とボンディングワイヤ６を介して電気的に接続されて、電子部品５が、絶縁基板と接
続パッド３とを含む電子部品収納用パッケージ10に実装される。電子部品５は、例えば上記のように封止用枠状部４の上面に蓋体７が接合されることによって気密封止される。これにより、電子部品５が気密封止されてなる電子装置が形成される。
蓋体７は、例えば、鉄−ニッケル−コバルト合金等の鉄系合金や、銅等の金属材料または酸化アルミニウム質焼結体等のセラミック材料、ホウケイ酸系ガラス、シリカガラス等のガラス材料、アクリル樹脂等の樹脂材料等によって作製されている。蓋体７は、金−スズろう材やはんだ等のろう材、ガラスまたは樹脂接着剤等の接合手段によって、絶縁基板に接合されている。
金属材料からなる蓋体７がろう材を介して封止用枠状部４の上面に接合される場合には、封止用枠状部４の上面にメタライズ層等の金属層（図示せず）があらかじめ被着されていることが好ましい。
なお、封止用枠状部４は必ずしも必要ではなく、例えば、枠状部２の上面の外周部に蓋体（図示せず）が接合されていてもよい。この場合、例えばその蓋体を介して隣り合う接続パッド３同士が電気的に短絡することを防ぐために、ガラス等の電気絶縁材料によって蓋体を形成したり、蓋体の下面の外周部に沿って凸部を設けて蓋体と接続パッド３との接触を防いだりすることが好ましい。
電子部品５は、例えば、エポキシ樹脂等の有機樹脂接着剤等の接合材９を介して搭載部１ａに接合される。有機樹脂接着剤は、例えば銀等の金属粒子、またはセラミック粒子等の粒子をフィラーとして含んでいてもよい。
例えば、あらかじめ、搭載部１ａまたは電子部品５の下面に接合材９として有機樹脂接着剤を層状の塗布しておき、画像認識装置等によって電子部品５を搭載部１ａに位置合わせして載せ、有機樹脂接着剤を硬化させれば、電子部品５を搭載部１ａに接着し、固定することができる。
実施形態の電子部品収納用パッケージ10において、枠状部２は内側面に凹部２ａを有している。そのため、搭載部１ａに電子部品５が接合されるときに用いられる接合材９が搭載部１ａから枠状部２の内側面にかけて広がったとしても、その接合材９が凹部２ａ内に溜まる。これにより、接合材９が枠状部２の上面にまで広がることは抑制される。したがって、電子部品５を搭載部１ａに接合する接合材９が枠状部２の上面まで広がることが効果的に抑制された電子部品収納用パッケージ10を提供することができる。
凹部２ａは、例えば、枠状部２を枠状の絶縁層が３層積層されてなるものとしておいて、そのうち中央の１層の枠状の絶縁層の開口寸法（枠の内周の大きさ）を、上下の枠状の絶縁層の開口寸法よりも大きくする。上下の絶縁層の内側面と中央の絶縁層の内側面との間に段差部分が生じ、この段差部分が凹部２ａになる。この場合、凹部２ａの開口部分における高さ（凹部２ａの上下方向の寸法）は、中央の絶縁層の厚みに相当する。また、凹部２ａの深さ（平面透視における、凹部２ａの開口から底部（開口と反対側の端部）までの距離）は、上記中央の絶縁層と上下の絶縁層との開口寸法の差に相当する。
また、凹部２ａは、例えば上記枠状の絶縁層の内周の一部を切り欠いて設けることもできる。この切り欠いた部分が、枠状部２の内周における凹部２ａになる。
また、凹部２ａは、枠状部２となる枠状のセラミックグリーンシートまたはその積層体の内側面の一部を加圧して窪ませることによって設けることもできる。
凹部２ａは、図１および図２に示す例では、枠状部２の内側面の幅方向に延びる溝状のものが一つ（一段に）設けられている。この場合には、枠状部２の内側面の幅方向の全周にわたって、枠状部２の上面に流れようとする接合材９を溜めることが可能な凹部２ａが存在する。そのため、より効果的に、枠状部２の上面への接合材９の広がりが抑制された電子部品収納用パッケージ10とすることができる。
凹部２ａの縦断面形状は、図１および図２に示す例では四角形状であるが、円弧状または楕円弧状でもよく、三角形状等でもよい。また、これらの形状であって辺の一部に凹凸を有するものや、これらの形状を組み合わせた形状等でもよい。
凹部２ａは、接合材９の広がりを抑制する効果を考慮すれば、深いほど好ましい。ただし、凹部２ａが深くなり過ぎると、枠状部２の機械的な強度が低くなる可能性がある。特に、凹部２ａが、枠状部２の内側面の全周にわたる溝状のもののような、広い範囲で設けられるものであるときには、凹部２ａの深さを深くし過ぎないことが好ましい。このような条件を考慮すれば、例えば、凹部２ａが、枠状部２の内側面の全面にわたる溝状のものであり、縦断面形状が四角形状のものであるときには、その深さを約0.1〜0.25ｍｍ程度
とする。
また、凹部２ａの高さは、上記のような絶縁層の厚み等の条件、または用いる接合材９の未硬化時の粘度および表面張力等の条件（つまり接合材９の流れやすさ）等に応じて、適宜設定すればよい。例えば、枠状部２の高さ（上下方向の寸法）が0.2〜0.8ｍｍ程度であり、絶縁層の厚みが0.1〜0.25ｍｍ程度の場合であれば、凹部２ａが図１および図２に
示すような溝状のものであるとき、凹部２ａの高さは、0.1〜0.4ｍｍ程度に設定すればよい。
凹部２ａは、例えば枠状部２の内側面において上下方向に延びるような形態のものであると、接合材９が、凹部２ａの内側面に沿って枠状部２の上面方向に広がる（例えば未硬化で流動性を有するときの接合材９の毛管現象による這い上がり等）可能性もある。そのため、凹部２ａとしては、枠状部２の内側面において上下方向に延びるようなもの、例えば枠状部２の下端部から上端部にかけて延びる溝状のもの等は、避けるようにすることが望ましい。
なお、例えば凹部２ａが上記のように溝状のものであるときに、その開口部等における高さが部分的に異なっていても構わない。例えば、枠状部２の上面のうち接続パッド３が設けられている部分に近い部分で凹部２ａの高さが他の部分よりも高くなっていてもよい。また、凹部２ａの深さについても同様に、例えば接続パッド３に近い部分等の一部における深さが、他の部分における深さよりも深くなっていてもよい。
凹部２ａは、例えば図３に示すように、枠状部２の内側面の幅方向に延びる枠状のものが、複数設けられていてもよい。なお、図３は、図１および図２に示す電子部品収納用パッケージ10の変形例における要部を示す断面図である。図３において図１および図２と同様の部位には同様の符号を付している。
図３に示すように、溝状の複数の凹部２ａが、上下に並んで設けられている場合には、接合材９を溜める部分が増えるため、接合材９が枠状部２の上面に広がることが、より効果的に抑制され得る。
溝状の複数の凹部２ａは、例えば上記のように、枠状部２を形成する枠状の複数の絶縁層間の開口寸法の差を利用して凹部２ａを設ける場合であれば、凹部２ａの数に応じて絶縁層の層数を増やせばよい。
また、溝状の複数の凹部２ａを設けるときに、複数の凹部２ａ同士は、高さおよび深さの少なくとも一方が互いに異なるものであってもよい。また、凹部２ａ間で互いに縦断面形状が異なっていてもよい。
また、凹部２ａは、上記のように溝状のものでなくてもよい。図４に、その一例を示す。この場合でも、枠状部２の上面への接合材９の広がりを抑制する効果を期待することができる。なお、図４は、図１に示す電子部品収納用パッケージ10の他の変形例を示す斜視図である。図４において図１と同様の部位には同様の符号を付している。
図４に示す例においては、開口が長方形状の複数の凹部２ａが、平面視で四角枠状の枠状部２の上面のうち接続パッド３が設けられた辺部分において、枠状部２の内側面に設けられている。また、枠状部２の上面のうち接続パッド３が設けられていない辺部分には凹部２ａは設けられていない。この場合には、凹部２ａを設ける加工（例えば上記のように枠状のセラミックグリーンシートの内周の一部を切り欠く加工）を最小限に留めることができる。そのため、例えば電子部品収納用パッケージ10としての生産性等も考慮すれば、この図４に示すような形態も有効である。
この場合、例えば図５に示すように、枠状部２の内側面の下端または平板部１の上面のうち露出している部分の外周部から凹部２ａにかけて、溝状の補助凹部２ｂを設けてもよい。なお、図５は、図１に示す電子部品収納用パッケージの他の変形例における要部を拡大して示す斜視図である。図５において図１および図２と同様の部位には同様の符号を付している。
補助凹部２ｂによって、枠状部２の上面に広がろうとする接合材９を凹部２ａの方向に誘導することもできる。この補助凹部２ｂは、接合材９が、枠状部２の内側面のうち凹部２ａが設けられていない部分を伝って広がることをより効果的に抑制する上でも有効である。
平面視で四角枠状の枠状部２の上面のうち接続パッド３が設けられている辺部分のみにおいて枠状部２の内側面に凹部２ａを設けるようなときにも、凹部２ａを溝状としてもよい。
上記各形態の電子部品収納用パッケージにおいて、枠状部２の内側面の表面粗さが、その枠状部２の凹部２ａ内における表面粗さよりも大きい。これによって、次のような効果が得られる。
すなわち、枠状部２の表面について、その表面粗さが大きいほど撥液性が大きい。そのため、接合材９となるものとして用いられる、流動性を有する状態の有機樹脂接着剤等が枠状部２の内側面に沿って濡れ広がることが、より効果的に抑制される。
また、凹部２ａ内において枠状部２の表面粗さが比較的小さいため、凹部２ａ内においては接合材９（有機樹脂接着剤等）の濡れ性が比較的大きい。そのため、枠状部２の内側面から凹部２ａ内に接合材９が入り込んだときには、接合材９が凹部２ａの内側まで容易に広がる。これにより、凹部２ａ内において、接合材９の溜まりがより容易に形成される。したがって、枠状部２の上面への接合材９の広がりが、より効果的に抑制され得る。
接合材９となる有機樹脂接着剤等に対する有効な撥液性を得る上で、枠状部２の内側面の表面粗さは、接触針による機械的な測定または原子間力顕微鏡による測定において、算術平均粗さ（Ｒａ）で約５μｍ程度以上であることが望ましい。また、電子部品収納用パ
ッケージの生産性および経済性等も考慮すれば、５〜10μｍ程度の表面粗さであることがより望ましい。
また、接合材９の濡れ性を高く確保する上で、枠状部２の凹部２ａ内における表面粗さは、約１μｍ以下であることが望ましい。
枠状部２の表面粗さを、上記のように内側面で比較的大きくするとともに、凹部２ａ内で比較的小さくするには、例えば次のようにすればよい。すなわち、枠状部２となるセラミックグリーンシートの打ち抜き加工を行なう際に、打ち抜かれるセラミックグリーンシートの枠状の部分の内側面の大部分が破断面となるように打ち抜く。この枠状のセラミックグリーンシートの内側面が枠状部２の内側面になるようにすれば、枠状部２の内側面の表面粗さを比較的大きくすることができる。セラミックグリーンシートの枠状の部分の内側面の大部分が破断面となるように打ち抜くには、例えば、打ち抜き加工用の金型のうちせん断加工に有効な厚みをより小さくする。これによって、セラミックグリーンシートのうち、打ち抜き用の金型によってせん断される厚みをより小さく抑えて、打ち抜かれる部分の大部分が破断面となるようにすることができる。
また、打ち抜き加工時の打ち抜き速度、この時のセラミックグリーンシートの温度またはセラミックグリーンシートの弾性率等によって、枠状のセラミックグリーンシートの内側面のより広い範囲が破断面となるようにしてもよい。
また、枠状部２となるセラミックグリーンシートについて、その主面の表面粗さをより小さく抑えるようにするには、例えば、セラミックグリーンシートを成形する時の、有機溶剤、有機バインダまたは他の添加材（可塑剤等）、有機溶剤の除去速度等の条件を適宜調整すればよい。
また、枠状部２の内側面に疎水性材料（図示せず）が付着していてもよい。この場合には、疎水性材料によって、枠状部２の内側面における接合材９をはじく作用がより高められる。そのため、接合材９として用いられる、流動性を有する状態の有機樹脂接着剤等が枠状部２の内側面に沿って濡れ広がることが、より効果的に抑制される。なお、この場合、用いられる有樹脂接着剤が親水性のエポキシ樹脂等を主成分として含むものであることから、上記の効果が得られる。
また、凹部２ａ内においては疎水性材料が付着されていないので、凹部２ａ内においては接合材９（有機樹脂接着剤等）の濡れ性が比較的大きい。そのため、枠状部２の内側面から凹部２ａ内に接合材９が入り込んだときには、接合材９が凹部２ａの内側まで効率よく広がる。凹部２ａ内において、接合材９の溜まりがより容易に形成される。したがって、この場合にも、枠状部２の上面への接合材９の広がりが、より効果的に抑制され得る。
疎水性材料としては、例えば、シリコンオイル等のオイルが挙げられる。また、疎水性材料は、炭化水素等の疎水性部分と、水酸基やアミノ基等の親水性部分とを含む界面活性剤であってもよい。この場合、界面活性剤のうち親水性部分が枠状部２の表面（内側面）に付着し、疎水性部分が表面側に位置する。その結果、枠状部２の内側面に疎水性材料としての、界面活性剤の疎水性部分が付着することになる。
このような疎水性材料は、例えばシリコンオイルの場合であれば、シリコンゴム等の基材（図示せず）にシリコンオイルを含浸させておいて、このシリコンゴムの表面を、枠状部２の内側面に押し当てるようにすればよい。シリコンゴムが押し当てられた枠状部２の内側面には疎水性材料としてシリコンオイルが付着する。また、シリコンゴムが入り込まない凹部２ａ内においては、シリコンオイルが枠状部２の表面に付着しない。
なお、シリコンゴム等の基材は、例えば枠状としておいて、平板部１の上面のうち電子部品の搭載部１ａを除く範囲にも付着させるようにしてもよい。この場合には、平板部１の上面において、搭載部１ａよりも外側に接合材９が広がることも抑制できる。
なお、本発明の電子部品収納用パッケージは、上記実施の形態に限らず、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、側面透視において、凹部２ａが円形状または楕円形状等の形状であってもよい。
１・・・平板部
１ａ・・搭載部
２・・・枠状部
２ａ・・凹部
２ｂ・・補助凹部
３・・・接続パッド
４・・・封止用枠状部
５・・・電子部品
６・・・ボンディングワイヤ
７・・・蓋体
８・・・接続導体
９・・・接合材
10・・・電子部品収納用パッケージ

Claims (3)

  1. 電子部品の搭載部を含む上面を有する平板部と、
    該平板部の上面に、前記搭載部を取り囲むように積層された枠状部と、
    該枠状部の上面に設けられた接続パッドとを備えており、
    前記枠状部は、その内側面に凹部を有しているとともに、前記枠状部の前記内側面の表面粗さが、前記枠状部の前記凹部内の表面粗さよりも大きいことを特徴とする電子部品収納用パッケージ。
  2. 前記凹部は、前記枠状部の前記内側面の幅方向に延びる溝状のものであることを特徴とする請求項１記載の電子部品収納用パッケージ。
  3. 前記枠状部の前記内側面に疎水性材料が付着していることを特徴とする請求項１または請求項２記載の電子部品収納用パッケージ。
JP2012208369A 2012-06-26 2012-09-21 電子部品収納用パッケージ Expired - Fee Related JP5894047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208369A JP5894047B2 (ja) 2012-06-26 2012-09-21 電子部品収納用パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012143224 2012-06-26
JP2012143224 2012-06-26
JP2012208369A JP5894047B2 (ja) 2012-06-26 2012-09-21 電子部品収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2014029974A JP2014029974A (ja) 2014-02-13
JP5894047B2 true JP5894047B2 (ja) 2016-03-23

Family

ID=50202350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208369A Expired - Fee Related JP5894047B2 (ja) 2012-06-26 2012-09-21 電子部品収納用パッケージ

Country Status (1)

Country Link
JP (1) JP5894047B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172630B1 (ko) * 2015-04-16 2020-11-04 삼성전기주식회사 반도체 소자 패키지 및 그 제조방법
WO2017145326A1 (ja) * 2016-02-25 2017-08-31 新電元工業株式会社 ケース、ケースユニット、及びケースユニットの製造方法
JP6952396B2 (ja) * 2018-01-29 2021-10-20 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ
JP7298201B2 (ja) 2019-03-08 2023-06-27 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板及びパワーモジュール
CN110767610B (zh) * 2019-10-15 2021-06-25 四川豪威尔信息科技有限公司 一种集成电路及其制造方法
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530002B2 (ja) * 1988-06-27 1996-09-04 富士通株式会社 半導体装置
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
EP1480264A1 (en) * 2003-05-21 2004-11-24 Alps Electric Technology Centre (UK) Ltd. Electrical circuit device
JP2007173496A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 固体撮像素子用パッケージおよび固体撮像装置

Also Published As

Publication number Publication date
JP2014029974A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5894047B2 (ja) 電子部品収納用パッケージ
US8658908B2 (en) Multiple patterning wiring board, wiring board and electronic apparatus
WO2014119729A1 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP5734434B2 (ja) 配線基板、電子装置および電子モジュール
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP6039311B2 (ja) 配線基板、電子装置および電子モジュール
JP2008235864A (ja) 電子装置
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
US10312168B2 (en) Electronic element mounting substrate, and electronic device
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2011249526A (ja) 多数個取り配線基板
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
US11996339B2 (en) Electronic element mounting substrate, and electronic device
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP2018107181A (ja) 電子装置および電子モジュール
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2015076584A (ja) 電子部品収納用パッケージ
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP6258768B2 (ja) 配線基板および電子装置
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160225

R150 Certificate of patent or registration of utility model

Ref document number: 5894047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees