JP5879031B2 - Ｄｃ−ｄｃコンバータの制御回路 - Google Patents

Ｄｃ−ｄｃコンバータの制御回路 Download PDF

Info

Publication number
JP5879031B2
JP5879031B2 JP2010273381A JP2010273381A JP5879031B2 JP 5879031 B2 JP5879031 B2 JP 5879031B2 JP 2010273381 A JP2010273381 A JP 2010273381A JP 2010273381 A JP2010273381 A JP 2010273381A JP 5879031 B2 JP5879031 B2 JP 5879031B2
Authority
JP
Japan
Prior art keywords
signal
error amplification
circuit
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010273381A
Other languages
English (en)
Other versions
JP2012125046A (ja
Inventor
正巳 相浦
正巳 相浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2010273381A priority Critical patent/JP5879031B2/ja
Publication of JP2012125046A publication Critical patent/JP2012125046A/ja
Application granted granted Critical
Publication of JP5879031B2 publication Critical patent/JP5879031B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はＤＣ−ＤＣコンバータの制御回路に関し、特に詳細には、２つの入力端子と２つの出力端子を有するＤＣ−ＤＣコンバータの制御回路に関するものである。
ＤＣ−ＤＣコンバータはその目的や用途に応じて種々の形態を採る。
近年、機器の多様化に伴い、外部電圧供給源と内部バッテリーの２つの入力からシステムへの電力供給を行うＤＣ−ＤＣコンバータの制御回路が知られるようになってきている。
特許文献１に開示されたＤＣ−ＤＣコンバータの制御回路は、外部電圧供給源及び内部バッテリーの状態に応じて降圧動作と昇圧動作を切り替えて制御する制御回路である。具体的には、外部電圧供給源に接続されたダイオードの両端電圧ΔＶが所定の閾値ＶTHを下回った場合、或いは内部バッテリーから出力端の方向に電流が流れた場合に昇圧動作に切り替え、両端電圧ΔＶが所定の閾値ＶTHを超えた場合に降圧動作（内部バッテリーへの充電）に切り替える制御回路である。
米国特許出願公開第２００７／００９６６９３号明細書
しかし、特許文献１に記載のＤＣ−ＤＣコンバータの制御回路では、昇圧動作と降圧動作の動作モード判定条件の境界において不連続な動作モードの切り替え動作が行われるため、出力にノイズが発生しうる。また、特許文献１に記載のＤＣ−ＤＣコンバータの制御回路では、２つの入力から２つの出力が可能な動作を実現することはできない。
本発明者らは上記課題を解決するために鋭意検討した結果、第１及び第２の入力端子、第１及び第２の出力端子の間に接続され第１のスイッチングトランジスタと巻線からなる直列回路、並びに、スター接続を該直列回路と構成する第２のスイッチングトランジスタを備えるＤＣ−ＤＣコンバータの制御回路であって、前記第１のスイッチングトランジスタは、前記スター接続の共通接続ノードと前記第１の出力端子との間に接続され、前記巻線は、前記スター接続の共通接続ノードと前記第２の出力端子との間に接続され、前記第２のスイッチングトランジスタは、前記スター接続の共通接続ノードと、基準電位であるグランドとの間に接続され、前記第２の出力端子の電圧に基づく電圧信号と第１の基準信号との誤差を増幅した第１の誤差増幅信号と、前記第１の入力端子から前記第１の出力端子に流れる電流に基づく電圧信号または前記第２の入力端子から前記第２の出力端子に流れる電流に基づく電圧信号と第２の基準信号との誤差を増幅した第２の誤差増幅信号のうち小さいほうの誤差増幅信号に基づいて第１の制御信号を生成する第１の制御信号生成手段と、前記第１の出力端子の電圧に基づく電圧信号と第３の基準信号との誤差を増幅した第３の誤差増幅信号に基づいて第２の制御信号を生成する第２の制御信号生成手段と、前記第１及び第２の制御信号に基づいて前記第１及び第２のスイッチングトランジスタの駆動信号を生成する駆動信号生成手段とを備え、前記第１乃至第３の誤差増幅信号は電流に基づく信号であり、前記第１の制御信号生成手段が、第１及び第２のＧｍ−Ｃ回路から夫々出力された前記第１及び第２の誤差増幅信号のうち小さいほうの誤差増幅信号を出力する第１のクリップ回路と、該誤差増幅信号が反転入力端子に入力され、前記巻線に流れる電流に対応した信号が非反転入力端子に入力される第１のコンパレータと、第１のクロック信号がセット端子に入力され及び該コンパレータの出力及び第２のクロック信号がリセット端子に入力されて前記第１の制御信号を生成する第１のフリップフロップとを有し、並びに、前記第２の制御信号生成手段が、第３のＧｍ−Ｃ回路から出力された前記第３の誤差増幅信号が非反転入力端子に入力され及び前記巻線に流れる電流に対応した前記信号が反転入力端子に入力される第２のコンパレータと、前記第１のフリップフロップの出力がハイからローになったことを検出してパルス信号を生成するパルス信号生成手段と、該パルス信号生成手段の出力がセット端子に入力され及び前記第２のコンパレータの出力がリセット端子に入力されて前記第２の制御信号を生成する第２のフリップフロップとを有するＤＣ−ＤＣコンバータの制御回路により上記課題を解決しうることを見出し、本発明を完成させた。
上記本発明回路によれば、２つの入力端子と２つの出力端子を有するＤＣ−ＤＣコンバータの制御が可能であり、且つ、動作モード切替時の出力ノイズを抑制することが可能である。
本発明に係るＤＣ−ＤＣコンバータの制御回路の基本構成を表す回路図である。 本発明に係るＤＣ−ＤＣコンバータの制御回路の第１実施形態である電流モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。 図２に示したＤＣ−ＤＣコンバータの制御回路の第１の動作波形図である。 図３におけるエリアＡを詳細に示すタイミングチャートである。 図３におけるエリアＢを詳細に示すタイミングチャートである。 図３におけるエリアＣを詳細に示すタイミングチャートである。 図２に示したＤＣ−ＤＣコンバータの制御回路の第２の動作波形図である。 本発明に係るＤＣ−ＤＣコンバータの制御回路の第２実施形態である電流モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。 本発明に係るＤＣ−ＤＣコンバータの制御回路の第３実施形態である電圧モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。 本発明に係るＤＣ−ＤＣコンバータの制御回路の第４実施形態である電圧モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。
＜本発明回路の基本構成＞
図１は本発明のＤＣ−ＤＣコンバータの制御回路の基本構成を表す回路図である。
同図に示す制御回路は、第１及び第２の入力端子（ＩＮ１，ＩＮ２）、第１及び第２の出力端子（ＯＵＴ１，ＯＵＴ２）の間に接続され第１のスイッチングトランジスタ（Ｍ１）と巻線すなわち誘導素子（Ｌ）からなる直列回路、並びに、スター接続すなわちＹ接続を該直列回路と構成する第２のスイッチングトランジスタ（Ｍ２）を備えるＤＣ−ＤＣコンバータの制御回路であって、さらに、第１の制御信号生成部（１１０）、第２の制御信号生成部（１２０）、駆動信号生成部（１３０）を備える。第２のスイッチングトランジスタ（Ｍ２）は、スター接続の共通接続ノードと基準電位であるグランド（ＧＮＤ）の間に接続される。
第１の制御信号生成部（１１０）は、第２の出力端子（ＯＵＴ２）の電圧に基づく電圧信号（ＶＯ２ＦＢ）と第１の基準信号（ＢＵＣＫ＿ＲＥＦ）との誤差を増幅した第１の誤差増幅信号と、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく電圧信号（ＩＯ１ＦＢ）または第２の入力端子（ＩＮ１）から第２の出力端子（ＯＵＴ２）に流れる電流に基づく電圧信号（ＩＯ２ＦＢ）と第２の基準信号（ＩｌｉｍＲＥＦ）との誤差を増幅した第２の誤差増幅信号のうち小さいほうの誤差増幅信号に基づいて第１の制御信号（ＤＴＹ＿ＢＵＣＫ）を生成する。後述の通り、第１の誤差増幅信号及び第２の誤差増幅信号を電流に基づく信号とする実施形態、及び、第１の誤差増幅信号及び第２の誤差増幅信号を電圧信号とする実施形態が可能である。
第２の制御信号生成部（１２０）は、第１の出力端子（ＯＵＴ１）の電圧に基づく信号（ＶＯ１ＦＢ）と第３の基準信号（ＢＳＴ＿ＲＥＦ）との誤差を増幅した第３の誤差増幅信号に基づいて第２の制御信号（ＤＴＹ＿ＢＳＴ）を生成する。後述の通り、第３の誤差増幅信号を電流に基づく信号とする実施形態、及び、第３の誤差増幅信号を電圧信号とする実施形態が可能である。
駆動信号生成部（１３０）は、第１及び第２の制御信号（ＤＴＹ＿ＢＵＣＫ，ＤＴＹ＿ＢＳＴ）に基づいて第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号（ＤＴＹ）を生成する。
第１のスイッチングトランジスタ（Ｍ１）には、オフされている期間はスター接続の共通接続ノードから第１の出力端子（ＯＵＴ１）に向かう方向にのみ電流を導通するためのダイオードが並列接続されている。第２のスイッチングトランジスタ（Ｍ２）には、オフされている期間は基準電位（ＧＮＤ）からスター接続の共通接続ノードに向かう方向にのみ電流を導通するためのダイオードが並列接続されている。
図１に表された構成を備えた本発明回路において、第２の出力端子（ＯＵＴ２）の電圧に基づく信号（ＶＯ２ＦＢ）、及び、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）または第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に流れる電流に基づく信号（ＩＯ２ＦＢ）に基づいて求まる第１の制御信号（ＤＴＹ＿ＢＵＣＫ）と、第１の出力端子（ＯＵＴ１）の電圧に基づく信号（ＶＯ１ＦＢ）に基づいて求まる第２の制御信号（ＤＴＹ＿ＢＳＴ）との両方がＨＩＧＨの場合に第１のスイッチングトランジスタ（Ｍ１）をオンし、一方、第１の制御信号（ＤＴＹ＿ＢＵＣＫ）と第２の制御信号（ＤＴＹ＿ＢＳＴ）の両方がＬＯＷの場合に第２のスイッチングトランジスタ（Ｍ２）をオンする制御を行うことで入力条件や出力条件の変化に対応して自動的にスイッチングトランジスタのデューティー比を連続的に変化させることにより、ノイズの発生を抑制しつつ所望の出力電圧を出力することが可能になる。
図１に表された構成を備えた本発明回路において、さらに、第１の制御信号（ＤＴＹ＿ＢＵＣＫ）と第２の制御信号（ＤＴＹ＿ＢＳＴ）のいずれか一方がＬＯＷの場合に、第１または第２のスイッチングトランジスタ（Ｍ１，Ｍ２）をオンする制御をオプションで実行してもよいが、第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）がオフであっても、誘導素子（Ｌ）にたまった電流は第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）に並列接続されたダイオードを通じて放電される。上記オプション制御にあっては、第１の制御信号と（ＤＴＹ＿ＢＵＣＫ）と第２の制御信号（ＤＴＹ＿ＢＳＴ）の両方がＨＩＧＨの場合に第１のスイッチングトランジスタ（Ｍ１）をオンし且つ第２のスイッチングトランジスタ（Ｍ２）をオフし、第１の制御信号（ＤＴＹ＿ＢＵＣＫ）と第２の制御信号（ＤＴＹ＿ＢＳＴ）の少なくとも一方がＬＯＷの場合に第１のスイッチングトランジスタ（Ｍ１）をオフし且つ第２のスイッチングトランジスタ（Ｍ２）をオンすることが好ましい。
一方、図１に表された構成から並列ダイオードを除いた構成においても、ダイオードを通じた放電によらない、上記好ましいオプション制御と同様の制御により、入力条件や出力条件の変化に対応して自動的にスイッチングトランジスタのデューティー比を連続的に変化させることにより、ノイズの発生を抑制しつつ所望の出力電圧を出力することが可能になる。
ここで、上記各信号に課される要件について説明すると、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）としては、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流との間に一定の関係を有するものであれば特に制限されず、具体的には第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流のピーク値を用いることや、単位時間当たりの最大値と最小値の平均値を用いることや、平滑回路を通過させた値を用いることが可能である。第２の誤差増幅信号を容易に且つ精度良く得るためには、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流を例えばＲＣ回路で平滑化した電流値を、上記信号（ＩＯ１ＦＢ）として用いることが好ましい。
また、第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に流れる電流に基づく信号（ＩＯ２ＦＢ）としては、第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に流れる電流との間に一定の関係を有するものであれば特に制限されず、具体的には第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に流れる電流のピーク値を用いることや、単位時間当たりの最大値と最小値の平均値を用いることや、平滑回路を通過させた値を用いることが可能である。第２の誤差増幅信号を容易に且つ精度良く得るためには、第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に流れる電流を例えばＲＣ回路で平滑化した電流値を、上記信号（ＩＯ２ＦＢ）として用いることが好ましい。
第１及び第２の出力端子（ＯＵＴ１，ＯＵＴ２）の電圧（ＶＯ１，ＶＯ２）に基づく信号（ＶＯ１ＦＢ，ＶＯ２ＦＢ）としては、第１及び第２の出力端子（ＯＵＴ１，ＯＵＴ２）における電圧（ＶＯ１，ＶＯ２）との間に一定の関係を有するものであれば特に制限されず、具体的には第１及び第２の出力端子（ＯＵＴ１，ＯＵＴ２）の電圧（ＶＯ１，ＶＯ２）をそれぞれ抵抗分圧して得られる電圧値を用いることができる。
第１の基準信号（ＢＵＣＫ＿ＲＥＦ）は、第１の入力端子（ＩＮ１）における第１の入力電圧（ＶＩＮ２）の状態によって決定される任意のレベルの信号であれば特に制限されないが、制御を容易にする観点から第１の入力電圧（ＶＩＮ２）に連動して一定量大きい値の電圧値であることが好ましい。第１の入力電圧（ＶＩＮ２）に連動して一定量大きい値の電圧値を得るには、例えば図２に示すように第１の入力電圧（ＶＩＮ２）を抵抗分圧した電圧値を一定量プラス側にさせるような電源を用いればよいが、これに制限されない。好ましくは、第１の基準信号（ＢＵＣＫ＿ＲＥＦ）は第２の出力端子（ＯＵＴ２）における出力電圧（ＶＯ２）が定常状態でＶＩＮ２＋０．２Ｖ＝３．７Ｖとなるように設計される。
第２の基準信号（ＩｌｉｍＲＥＦ）は、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流（ＩＯＵＴ２）が設計基準値を満たすような値であれば特にその形態は制限されない。具体的には、電流（ＩＯＵＴ２）が５００ｍＡ以下となることが好ましい。
第３の基準信号（ＢＳＴ＿ＲＥＦ）は、第１の出力端子（ＯＵＴ１）における出力電圧（ＶＯ１）が設計基準値を満たすような値であれば特に制限されない。具体的には、出力電圧（ＶＯ１）が定常状態で４．５Ｖとなるように設計されることが好ましい。
以下の説明及び図２以降の図面においては、説明を簡略化するために、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）と第２の基準信号（ＩｌｉｍＲＥＦ）との誤差を増幅した値を第２の誤差増幅信号として説明するが、本発明はこれに制限されない。
＜第１実施形態＞
図２は本発明に係るＤＣ−ＤＣコンバータの制御回路の第１実施形態である電流モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。
同図に示す回路は、図１に示した第１の制御信号生成部（１１０）が電流モード制御の第１の制御信号生成部（１１０ａ）として実施され、図１に示した第２の制御信号生成部（１２０）が電流モード制御の第２の制御信号生成部（１２０ａ）として実施されたものである。
第１の制御信号生成部（１１０ａ）は、第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）を電流に基づく信号として出力する第１のＧｍ−Ｃ回路（２１１）と、第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）を電流信号として出力する第２のＧｍ−Ｃ回路（２１３）と、第１及び第２のＧｍ−Ｃ回路（２１１，２１３）から夫々出力された第１及び第２の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ，Ｉｌｉｍ＿Ｇｍ−Ｃ）のうち小さいほうの誤差増幅信号を出力する第１のクリップ回路（２１６）と、該誤差増幅信号が反転入力端子に入力され、巻線（Ｌ）に流れる電流に対応した信号が非反転入力端子に入力される第１のコンパレータ（２１７）と、第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）がセット端子に入力され、第１のコンパレータ（２１７）の出力及び第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）がリセット端子に入力されて第１の制御信号（ＤＴＹ＿ＢＵＣＫ）を生成する第１のフリップフロップ（２１５）とを有する。
ここで、巻線（Ｌ）に流れる電流に対応した信号は、巻線（Ｌ）に流れる電流と直接的または間接的な対応関係を有しているものであれば特に制限されず、巻線（Ｌ）に流れる電流そのものであってもよいし、巻線（Ｌ）に流れる電流に比例した電流であってもよい。図２の制御回路においては、巻線（Ｌ）をスター接続の共通接続ノードから第２の出力端子（ＯＵＴ２）に向かう方向に流れる電流を用いている。他の具体的な実施形態としては、第１のスイッチングトランジスタ（Ｍ１）に流れる電流を用いる形態や、第２のスイッチングトランジスタ（Ｍ２）に流れる電流を用いる形態や、巻線（Ｌ）を上記と逆方向に流れる電流を用いる形態や、これらを組み合わせて用いる形態を採ることができる。
また、第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）は、第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）と同期したクロック信号であることが好ましい。第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）が、第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）と同期したクロック信号である場合、第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）と第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）の位相差が第１の制御信号の最大デューティー比を決定する。図２においては、第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）は第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）に同期しており、第１のコンパレータ（２１７）から出力がないときは適切なオンデューティー比、具体的には９０％となるようなクロック信号を用いている。
第２の制御信号生成部（１２０ａ）は、第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）を電流に基づく信号として出力する第３のＧｍ−Ｃ回路（２２１）と、第３のＧｍ−Ｃ回路（２２１）から出力された第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）が非反転入力端子に入力され、巻線（Ｌ）に流れる電流に対応した信号が反転入力端子に入力される第２のコンパレータ（２２６）と、第１のフリップフロップ（２１５）の出力がハイからローになったことを検出してパルス信号を生成するパルス信号生成部（２２７）と、パルス信号生成部（２２７）の出力がセット端子に入力され、第２のコンパレータ（２２６）の出力がリセット端子に入力されて第２の制御信号（ＢＳＴ＿ＢＵＣＫ）を生成する第２のフリップフロップ（２２８）とを有する。
駆動信号生成部（２３０）は、第１の制御信号（ＤＴＹ＿ＢＵＣＫ）と第２の制御信号（ＢＳＴ＿ＢＵＣＫ）が入力されるＡＮＤ回路（２３１）と、ＡＮＤ回路（２３１）の出力が入力され、第１のスイッチングトランジスタ（Ｍ１）と第２のスイッチングトランジスタ（Ｍ２）を相補的に制御する駆動信号を出力するドライバ回路（２３２）とを有する。
（チャージパスコントローラ）
特に制限されないが、第２の入力端子（ＩＮ２）に接続される電源が例えば充電可能なバッテリーの様な二次電池である場合、第２の入力端子（ＩＮ２）と第２の出力端子（ＯＵＴ２）との間に、第２の出力端子（ＯＵＴ２）から第２の入力端子（ＩＮ２）の方向に電流が流れることを検知して第２の入力端子（ＩＮ２）に接続された電源を充電するような制御を行うチャージパスコントローラを備えることが可能である。
（パワースイッチ）
特に制限されないが、第１の入力端子（ＩＮ１）に接続される電源が出力端子に接続される負荷の状況や第２の入力端子（ＩＮ２）に接続される電源の状態によって、電力を供給されることがある回路構成の場合、第１の出力端子（ＯＵＴ１）と第１の入力端子（ＩＮ１）の間に電力の流れをコントロールすることが可能なパワースイッチを備えることが可能である。
（動作の説明）
以下、図３乃至図６を参照し、各信号の値として具体的な数値を挙げて本実施形態の制御回路の動作を説明するが、本発明はこれに限定されるものでなく、上記の要件が満足されればよいことは勿論である。
図３は図２に示したＤＣ−ＤＣコンバータの制御回路の動作波形図である。同図は、図２の回路において（１）起動時は第２の入力端子（ＩＮ２）に一定の電圧（ＶＩＮ２）（３．５Ｖ）を入力し、（２）一定期間経過後、第１の入力端子（ＩＮ１）に外部電圧供給源として入力電圧（ＶＩＮ２）よりも大きい電圧（ＶＩＮ１）（５．０Ｖ）を入力し、（３）さらに一定期間経過後、第１の入力端子（ＩＮ１）に入力電圧（ＶＩＮ１）を供給することを停止したときの動作波形を表す。
図３では一例として、第３の基準信号（ＢＳＴ＿ＲＥＦ）は第１の出力端子（ＯＵＴ１）の出力電圧（ＶＯ１）が定常状態で４．５Ｖとなるように設計されており、第１の基準信号（ＢＵＣＫ＿ＲＥＦ）は第２の出力端子（ＯＵＴ２）の出力電圧（ＶＯ２）が定常状態でＶＩＮ２＋０．２Ｖ＝３．７Ｖとなるように設計されており、第２の基準信号（ＩｌｉｍＲＥＦ）はＩＮ１からＯＵＴ１に流れる電流（ＩＯＵＴ２）が５００ｍＡ以下となるように設計されている。
次に、図３における起動直後、スタートアップエリアＥを経過した後のエリアＡにおける詳細な動作を、図４のタイミングチャートを参照して説明する。
第２の出力端子（ＯＵＴ２）は第２の入力端子（ＩＮ２）の入力電圧（ＶＩＮ２）より電力をもらうので、第２の出力端子（ＯＵＴ２）の電圧に基づく信号（ＶＯ２ＦＢ）は第１の基準信号（ＢＵＣＫ＿ＲＥＦ）よりも低い電圧となり、第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）は十分大きいプラスの値となる。第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）への電力供給がないため、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）は０以下となるので、第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）は十分大きいプラスの値となる。よって、第１のコンパレータ（２１７）の反転入力端子には十分大きいプラスの値が入力されるので、エリアＡにおいては第１のコンパレータ（２１７）は出力をせず、第１のフリップフロップ（２１５）から出力される第１の制御信号（ＤＴＹ＿ＢＵＣＫ）は、第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）と第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）によって定まるオンデューティー比が９０％の信号となる。
一方、第２のフリップフロップ（２２８）からは第１の出力端子（ＯＵＴ１）の出力電圧（ＶＯ１）を４．５Ｖに制御するようなオンデューティー比の第２の制御信号（ＢＳＴ＿ＢＵＣＫ）が出力される。
以上より、エリアＡにおいて第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号は第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）によって生成される第２の制御信号（ＢＳＴ＿ＢＵＣＫ）となり、ＶＯ１＝４．５Ｖに制御される。
なお、第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に電流が流れるため、該電流と抵抗成分（図２においては配線抵抗等の寄生抵抗及び巻線抵抗）に起因する電圧降下分を第２の入力端子（ＩＮ２）の電圧（ＶＩＮ２）から減じた電圧が、第２の出力端子（ＯＵＴ２）の出力電圧（ＶＯ２）として出力される。
次に、図３において第１の入力端子（ＩＮ１）に入力電圧（ＶＩＮ１）を供給した後のエリアＢにおける詳細な動作を、図５のタイミングチャートを参照して説明する。
第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に５Ｖの電圧が供給されるため、ＶＯ１ＦＢ＞ＢＳＴ＿ＲＥＦとなり、第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）は十分大きいプラスの値となり、第２のコンパレータ（２２６）は常にリセットされるので、第２の制御信号（ＢＳＴ＿ＢＵＣＫ）は常にＨＩＧＨとなる。
第２の出力端子（ＯＵＴ２）には第１の入力端子（ＩＮ１）の入力電圧（ＶＩＮ１）及び第２の入力電圧（ＶＩＮ２）の両方から電力が供給され、ＶＯ２ＦＢ＞ＢＵＣＫ＿ＲＥＦとなり、第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）は低下する。第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）はまだ５００ｍＡ以下なので第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）は十分大きいプラスの値となる。第１のクリップ回路（２１６）により、第１のコンパレータ（２１７）の反転入力端子には第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）が入力され、該誤差増幅信号によって、第１のコンパレータ（２１７）からはＶＯ２＝ＢＵＣＫ＿ＲＥＦに制御するオンデューティー比の第１の制御信号（ＤＴＹ＿ＢＵＣＫ）が出力される。
以上より、エリアＢにおいて第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号は第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）によって生成される第１の制御信号（ＤＴＹ＿ＢＵＣＫ）となり、ＶＯ２＝ＢＵＣＫ＿ＲＥＦ＝３．７Ｖとなるように制御される。
なお、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に電流が流れるため、該電流と抵抗成分（図２においては配線抵抗等の寄生抵抗）に起因する電圧降下分を第１の入力端子（ＩＮ１）の電圧（ＶＩＮ１）から減じた電圧が、第１の出力端子（ＯＵＴ１）の出力電圧（ＶＯ１）として出力される。
次に、第２の出力端子（ＯＵＴ２）に接続された負荷ＬＯ２が変化することにより、該負荷変動分の４１１ｍＡの電流が、第１の出力端子（ＯＵＴ１）に接続された負荷ＬＯ１に定常的に流れる電流（４８０ｍＡ）に加えて流れることで、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流が５００ｍＡを超える（瞬間的な最大理論値が８９１ｍＡとなる）こととなるエリアＣにおける各信号の波形を、図６のタイミングチャートを参照して説明する。
第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に５Ｖの電圧が供給されるため、ＶＯ１ＦＢ＞ＢＳＴ＿ＲＥＦとなり、第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）は十分大きいプラスの値となり、第２のコンパレータ（２２６）は常にリセットされるので、第２の制御信号（ＢＳＴ＿ＢＵＣＫ）は常にＨＩＧＨとなる。
第２の出力端子（ＯＵＴ２）には、エリアＢと同じく第１の入力端子（ＩＮ１）の入力電圧（ＶＩＮ１）及び第２の入力電圧（ＶＩＮ２）の両方から電力が供給されているので、第１のＧｍ−Ｃ回路（２１１）は、出力電圧（ＶＯ２）についてＶＯ２＝３．７Ｖとなるように制御する第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）を出力する。第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）は第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流が５００ｍＡを超えたことを示すので、第２のＧｍ−Ｃ回路（２１３）はオンデューティーを低下させるような第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）を出力する。第１のクリップ回路（２１６）により、第１のコンパレータ（２１７）の反転入力端子には第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）が入力され、該誤差増幅信号によって、第１のコンパレータ（２１７）からは、｛第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流｝≦５００ｍＡとする制御を行うオンデューティー比の第１の制御信号（ＤＴＹ＿ＢＵＣＫ）が出力される。
以上より、エリアＣにおいて第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号は第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）によって生成される第１の制御信号（ＤＴＹ＿ＢＵＣＫ）となり、結果として第２の入力端子（ＩＮ２）から第１の出力端子（ＯＵＴ１）への不足分の電流が昇圧動作によって供給されるように制御される。
なお、第２の入力端子（ＩＮ２）から第２の出力端子（ＯＵＴ２）に電流が流れるため、該電流と抵抗成分（図２においては配線抵抗等の寄生抵抗及び巻線抵抗）に起因する電圧降下分を第２の入力端子（ＩＮ２）の電圧（ＶＩＮ２）から減じた電圧が、第２の出力端子（ＯＵＴ２）の出力電圧（ＶＯ２）として出力される。
最後に、第１の入力端子（ＩＮ１）に電圧（ＶＩＮ１）を供給することを止めると電力の供給は電圧（ＶＩＮ２）のみによるため、エリアＡについて説明したとおり、駆動信号は第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）によって生成される第２の制御信号（ＢＳＴ＿ＢＵＣＫ）となり、ＶＯ１＝４．５Ｖに制御される。
（負荷が変動する場合の動作の説明）
図７は本発明に係るＤＣ−ＤＣコンバータの制御回路の電流モード制御で、図２の回路において第１の入力端子（ＩＮ１）に電圧（ＶＩＮ１）を供給し続けている間に、第１及び第２の出力端子（ＯＵＴ１、ＯＵＴ２）に接続される負荷（ＬＯ１，ＬＯ２）が変化した場合の動作波形である。
エリアＡ，Ｂについては上記図３の場合と同様であるので、以下、図３とは異なる点について説明する。
負荷ＬＯ１に流れる電流が７００ｍＡとなったエリアＣ１における動作は上記エリアＣと同様であり、第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号は第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）によって生成される第１の制御信号（ＤＴＹ＿ＢＵＣＫ）となり、結果として第２の入力端子（ＩＮ２）から第１の出力端子（ＯＵＴ１）への不足分の電流が昇圧動作によって供給されるように制御される。
一方、負荷ＬＯ１に流れる電流が２００ｍＡで、負荷ＬＯ２に流れる電流分がＯＵＴ１端の電流換算で４１１ｍＡとなり、負荷ＬＯ１と負荷ＬＯ２に流れる電流がＯＵＴ１端の電流換算の合計で６１１ｍＡとなったエリアＣ２における動作は上記エリアＣと同様であり、第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号は第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）によって生成される第１の制御信号（ＤＴＹ＿ＢＵＣＫ）となり、結果として第２の入力端子（ＩＮ２）から第１の出力端子（ＯＵＴ１）への不足分の電流が昇圧動作によって供給されるように制御される。
＜第２実施形態＞
図８は本発明に係るＤＣ−ＤＣコンバータの制御回路の第２実施形態である電流モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。
同図に示す回路は、図１に示した第１の制御信号生成部（１１０）が図２に表された形態と同様に電流モード制御の第１の制御信号生成部（１１０ｂ）として実施され、図１に示した第２の制御信号生成部（１２０）が図２に表された形態と同様に電流モード制御の第２の制御信号生成部（１２０ｂ）として実施されたものであるが、第１及び第２の制御信号生成部（１１０ｂ，１２０ｂ）の形態が図２に表された第１及び第２の制御信号生成部（１１０ａ，１２０ａ）とは異なる。
すなわち、第１の制御信号生成部（１１０ｂ）は、第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）を電流に基づく信号として出力する第１のＧｍ−Ｃ回路（８１１）と、第１のＧｍ−Ｃ回路（８１１）から出力された第１の誤差増幅信号（ＢＵＣＫ＿Ｇｍ−Ｃ）が反転入力端子に入力され、巻線（Ｌ）に流れる電流に対応した信号が非反転入力端子に入力される第１のコンパレータ（８１７）と、第１のクロック信号（ＳＥＴ＿ＢＵＣＫ）がセット端子に入力され、第１のコンパレータ（８１７）の出力及び第２のクロック信号（ＲＥＳＥＴ２＿ＢＵＣＫ）がリセット端子に入力されて第１の制御信号（ＤＴＹ＿ＢＵＣＫ）を生成する第１のフリップフロップ（８１８）とを有する。
第２の制御信号生成部（１２０ｂ）は、第２の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ）を電流に基づく信号として出力する第２のＧｍ−Ｃ回路（８２１）と、第３の誤差増幅信号（ＢＳＴ＿Ｇｍ−Ｃ）を電流に基づく信号として出力する第３のＧｍ−Ｃ回路（８２３）と、第２及び第３のＧｍ−Ｃ回路（８２１，８２３）から夫々出力された第２及び第３の誤差増幅信号（Ｉｌｉｍ＿Ｇｍ−Ｃ，ＢＳＴ＿Ｇｍ−Ｃ）のうち小さいほうの誤差増幅信号を出力する第２のクリップ回路（８２９）と、第２のクリップ回路（８２９）からの誤差増幅信号が非反転入力端子に入力され、巻線（Ｌ）に流れる電流に対応した信号が反転入力端子に入力される第２のコンパレータ（８２６）と、第１のフリップフロップ（８１８）の出力がハイからローになったことを検出してパルス信号を生成するパルス信号生成部（８２７）と、セット端子にパルス信号生成部（８２７）の出力が入力され、第２のコンパレータ（８２６）の出力がリセット端子に入力されて第２の制御信号（ＢＳＴ＿ＢＵＣＫ）を生成する第２のフリップフロップ（８２８）とを有する。
他の構成は図２の構成と同様である。
本実施形態のＤＣ−ＤＣコンバータの制御回路によれば、第３の誤差増幅信号及び第２の誤差増幅信号のいずれか低いほうの誤差増幅信号を出力する第２のクリップ回路（８２９）を有することにより、図２に示した第１実施形態の回路と同様の制御が可能となる。
＜第３実施形態＞
図９は本発明に係るＤＣ−ＤＣコンバータの制御回路の第３実施形態である電圧モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。
同図に示す回路は、第１及び第２実施形態とは異なり、図１に示した第１の制御信号生成部（１１０）が電圧モード制御の第１の制御信号生成部（１１０ｃ）として実施され、図１に示した第２の制御信号生成部（１２０）が電圧モード制御の第２の制御信号生成部（１２０ｃ）として実施されたものである。
第１の制御信号生成部（１１０ｃ）は、第２の出力端子（ＯＵＴ２）の電圧に基づく信号（ＶＯ２ＦＢ）と第１の基準信号（ＢＵＣＫ＿ＲＥＦ）との誤差を増幅した第１の誤差増幅信号（ＢＵＣＫ＿Ｅｒｒ）を電圧信号として出力する第１の誤差増幅回路（９１１）と、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく信号（ＩＯ１ＦＢ）と第２の基準信号（ＩｌｉｍＲＥＦ）との誤差を増幅した第２の誤差増幅信号（Ｉｌｉｍ＿Ｅｒｒ）を電圧信号として出力する第２の誤差増幅回路（９１３）と、第１及び第２の誤差増幅回路（９１１，９１３）から夫々出力された第１及び第２の誤差増幅信号（ＢＵＣＫ＿Ｅｒｒ，Ｉｌｉｍ＿Ｅｒｒ）のうち小さいほうの誤差増幅信号を出力するクリップ回路（９１６）と、クリップ回路（９１６）かから出力された誤差増幅信号が反転入力端子に入力され、所定の周期の第１のランプ信号（Ｒ１）が非反転入力端子に入力されて第１の制御信号（ＤＴＹ＿ＢＵＣＫ）を生成する第１のＰＷＭコンパレータ（９１７）とを有する。
第２の制御信号生成部（１２０ｃ）は、第３の誤差増幅信号（ＢＳＴ＿Ｅｒｒ）を電圧信号として出力する第３の誤差増幅回路（９２１）と、第３の誤差増幅回路（９２１）から出力された第３の誤差増幅信号（ＢＳＴ＿Ｅｒｒ）が非反転入力端子に入力され、第１のランプ信号（Ｒ１）と同期した第２のランプ信号（Ｒ２）が反転入力端子に入力されて第２の制御信号（ＢＳＴ＿ＢＵＣＫ）を生成する第２のＰＷＭコンパレータ（９２５）を有する。
他の構成は図２の構成と同様である。
本実施形態のＤＣ−ＤＣコンバータの制御回路によれば、第１、第２の誤差増幅回路（９１１，９１３）の出力信号に基づいて生成される第１の制御信号（ＤＴＹ＿ＢＵＣＫ）と、第３の誤差増幅回路（９２１）の出力信号に基づいて生成される第２の制御信号（ＢＳＴ＿ＢＵＣＫ）の（１）両方がＨＩＧＨのときに第１のスイッチングトランジスタ（Ｍ１）をオンし且つ第２のスイッチングトランジスタ（Ｍ２）をオフし、（２）少なくとも一方がＬＯＷの場合に第１のスイッチングトランジスタ（Ｍ１）をオフし且つ第２のスイッチングトランジスタ（Ｍ２）をオンすることにより、図２及び図８に示した電流モード制御のＤＣ−ＤＣコンバータの制御回路と同様の作用効果が得られる。
＜第４実施形態＞
図１０は本発明に係るＤＣ−ＤＣコンバータの制御回路の第４実施形態である電圧モード制御のＤＣ−ＤＣコンバータの制御回路を表す回路図である。
同図に示す回路は、第１及び第２の入力端子（ＩＮ１，ＩＮ２）、第１及び第２の出力端子（ＯＵＴ１，ＯＵＴ２）の間に接続され第１のスイッチングトランジスタ（Ｍ１）と巻線すなわち誘導素子（Ｌ）からなる直列回路、並びに、スター接続すなわちＹ接続を該直列回路と構成する第２のスイッチングトランジスタ（Ｍ２）を備えるＤＣ−ＤＣコンバータの制御回路であるが、図１に示した基本構成を持たず、電圧モード制御の制御回路（１０００）を備える。
制御回路（１０００）は、第２の出力端子（ＯＵＴ２）の電圧に基づく電圧信号（ＶＯ２ＦＢ）と第１の基準信号（ＢＵＣＫ＿ＲＥＦ）との誤差を増幅した第１の誤差増幅信号（ＢＵＣＫ＿Ｅｒｒ）を電圧信号として出力する第１の誤差増幅回路（１１００）と、第１の入力端子（ＩＮ１）から第１の出力端子（ＯＵＴ１）に流れる電流に基づく電圧信号（Ｉ０１ＦＢ）と第２の基準信号（ＩｌｉｍＲＥＦ）との誤差を増幅した第２の誤差増幅信号（Ｉｌｉｍ＿Ｅｒｒ）を電圧信号として出力する第２の誤差増幅回路（１２００）と、第１の出力端子（ＯＵＴ１）の電圧に基づく電圧信号（ＶＯ１ＦＢ）と第３の基準信号（ＢＳＴ＿ＲＥＦ）との誤差を増幅した第３の誤差増幅信号（ＢＳＴ＿Ｅｒｒ）を電圧信号として出力する第３の誤差増幅回路（１３００）と、第１〜第３の誤差増幅信号（ＢＵＣＫ＿Ｅｒｒ，Ｉｌｉｍ＿Ｅｒｒ，ＢＳＴ＿Ｅｒｒ）のうち最も小さい値の誤差増幅信号を出力するクリップ回路（１４００）と、クリップ回路（１４００）から出力された誤差増幅信号が反転入力端子に入力され、所定の周期のランプ信号（Ｒ１）が非反転入力端子に入力されて第１及び第２のスイッチングトランジスタ（Ｍ１，Ｍ２）の駆動信号を生成するＰＷＭコンパレータ（１５００）とを有する。クリップ回路（１４００）がＰＷＭコンパレータ（１５００）のオンデューティを定める。
本実施形態のＤＣ−ＤＣコンバータの制御回路によれば、第１の誤差増幅信号（ＢＵＣＫ＿Ｅｒｒ）、第２の誤差増幅信号（Ｉｌｉｍ＿Ｅｒｒ）、第３の誤差増幅信号（ＢＳＴ＿Ｅｒｒ）のうち最も低い値の誤差増幅信号を出力するクリップ回路（１４００）によってＰＷＭコンパレータ（１５００）のオンデューティを定める構成を備えることにより、上述の各実施形態と同様の効果が得られるのみならず、第２実施形態のＤＣ−ＤＣコンバータの制御回路（図９）が２つずつ必要としていたＰＷＭコンパレータ及びランプ信号が夫々１つずつで動作が可能であるという利点を有する。

Claims (8)

  1. 第１及び第２の入力端子、第１及び第２の出力端子の間に接続され第１のスイッチングトランジスタと巻線からなる直列回路、並びに、スター接続を該直列回路と構成する第２のスイッチングトランジスタを備えるＤＣ−ＤＣコンバータの制御回路であって、
    前記第１のスイッチングトランジスタは、前記スター接続の共通接続ノードと前記第１の出力端子との間に接続され、
    前記巻線は、前記スター接続の共通接続ノードと前記第２の出力端子との間に接続され、
    前記第２のスイッチングトランジスタは、前記スター接続の共通接続ノードと、基準電位であるグランドとの間に接続され、
    前記第２の出力端子の電圧に基づく電圧信号と第１の基準信号との誤差を増幅した第１の誤差増幅信号と、前記第１の入力端子から前記第１の出力端子に流れる電流に基づく電圧信号または前記第２の入力端子から前記第２の出力端子に流れる電流に基づく電圧信号と第２の基準信号との誤差を増幅した第２の誤差増幅信号のうち小さいほうの誤差増幅信号に基づいて第１の制御信号を生成する第１の制御信号生成手段と、
    前記第１の出力端子の電圧に基づく電圧信号と第３の基準信号との誤差を増幅した第３の誤差増幅信号に基づいて第２の制御信号を生成する第２の制御信号生成手段と、
    前記第１及び第２の制御信号に基づいて前記第１及び第２のスイッチングトランジスタの駆動信号を生成する駆動信号生成手段と
    を備え、
    前記第１乃至第３の誤差増幅信号は電流に基づく信号であり、
    前記第１の制御信号生成手段が、
    第１及び第２のＧｍ−Ｃ回路から夫々出力された前記第１及び第２の誤差増幅信号のうち小さいほうの誤差増幅信号を出力する第１のクリップ回路と、
    該誤差増幅信号が反転入力端子に入力され、前記巻線に流れる電流に対応した信号が非反転入力端子に入力される第１のコンパレータと、
    第１のクロック信号がセット端子に入力され及び該コンパレータの出力及び第２のクロック信号がリセット端子に入力されて前記第１の制御信号を生成する第１のフリップフロップとを有し、並びに、
    前記第２の制御信号生成手段が、
    第３のＧｍ−Ｃ回路から出力された前記第３の誤差増幅信号が非反転入力端子に入力され及び前記巻線に流れる電流に対応した前記信号が反転入力端子に入力される第２のコンパレータと、
    前記第１のフリップフロップの出力がハイからローになったことを検出してパルス信号を生成するパルス信号生成手段と、
    該パルス信号生成手段の出力がセット端子に入力され及び前記第２のコンパレータの出力がリセット端子に入力されて前記第２の制御信号を生成する第２のフリップフロップとを有することを特徴とするＤＣ−ＤＣコンバータの制御回路。
  2. 第１及び第２の入力端子、第１及び第２の出力端子の間に接続され第１のスイッチングトランジスタと巻線からなる直列回路、並びに、スター接続を該直列回路と構成する第２のスイッチングトランジスタを備えるＤＣ−ＤＣコンバータの制御回路であって、
    前記第１のスイッチングトランジスタはスター接続の共通接続ノードと前記第１の出力端子の間に接続され、
    前記巻線はスター接続の共通接続ノードと前記第２の出力端子の間に接続され、
    前記第２のスイッチングトランジスタはスター接続の共通接続ノードと基準電位であるグランドの間に接続され、
    前記第２の出力端子の電圧に基づく電圧信号と第１の基準信号との誤差を増幅した第１の誤差増幅信号と、前記第１の入力端子から前記第１の出力端子に流れる電流に基づく電圧信号または前記第２の入力端子から前記第２の出力端子に流れる電流に基づく電圧信号と第２の基準信号との誤差を増幅した第２の誤差増幅信号のうち小さいほうの誤差増幅信号に基づいて第１の制御信号を生成する第１の制御信号生成手段と、
    前記第１の出力端子の電圧に基づく電圧信号と第３の基準信号との誤差を増幅した第３の誤差増幅信号に基づいて第２の制御信号を生成する第２の制御信号生成手段と、
    前記第１及び第２の制御信号に基づいて前記第１及び第２のスイッチングトランジスタの駆動信号を生成する駆動信号生成手段と
    を備え、
    前記第１乃至第３の誤差増幅信号は電流に基づく信号であり、
    前記第１の制御信号生成手段が、
    第１のＧｍ−Ｃ回路から出力された前記第１の誤差増幅信号が反転入力端子に入力され及び前記巻線に流れる電流に対応した信号が非反転入力端子に入力される第１のコンパレータと、
    第１のクロック信号がセット端子に入力され及び該コンパレータの出力及び第２のクロック信号がリセット端子に入力されて前記第１の制御信号を生成する第１のフリップフロップとを有し、並びに、
    前記第２の制御信号生成手段が、
    第２及び第３のＧｍ−Ｃ回路から夫々出力された前記第２及び第３の誤差増幅信号のうち小さいほうの誤差増幅信号を出力する第２のクリップ回路と、
    該誤差増幅信号が非反転入力端子に入力され、前記巻線に流れる電流に対応した信号が反転入力端子に入力される第２のコンパレータと、
    前記第１のフリップフロップの出力がハイからローになったことを検出してパルス信号を生成するパルス信号生成手段と、
    セット端子に前記パルス信号生成手段の出力が入力され及び前記第２のコンパレータの出力がリセット端子に入力されて前記第２の制御信号を生成する第２のフリップフロップとを有することを特徴とするＤＣ−ＤＣコンバータの制御回路。
  3. 第１及び第２の入力端子、第１及び第２の出力端子の間に接続され第１のスイッチングトランジスタと巻線からなる直列回路、並びに、スター接続を該直列回路と構成する第２のスイッチングトランジスタを備えるＤＣ−ＤＣコンバータの制御回路であって、
    前記第１のスイッチングトランジスタはスター接続の共通接続ノードと前記第１の出力端子の間に接続され、
    前記巻線はスター接続の共通接続ノードと前記第２の出力端子の間に接続され、
    前記第２のスイッチングトランジスタはスター接続の共通接続ノードと基準電位であるグランドの間に接続され、
    前記第２の出力端子の電圧に基づく電圧信号と第１の基準信号との誤差を増幅した第１の誤差増幅信号と、前記第１の入力端子から前記第１の出力端子に流れる電流に基づく電圧信号または前記第２の入力端子から前記第２の出力端子に流れる電流に基づく電圧信号と第２の基準信号との誤差を増幅した第２の誤差増幅信号のうち小さいほうの誤差増幅信号に基づいて第１の制御信号を生成する第１の制御信号生成手段と、
    前記第１の出力端子の電圧に基づく電圧信号と第３の基準信号との誤差を増幅した第３の誤差増幅信号に基づいて第２の制御信号を生成する第２の制御信号生成手段と、
    前記第１及び第２の制御信号に基づいて前記第１及び第２のスイッチングトランジスタの駆動信号を生成する駆動信号生成手段と
    を備え、
    前記第１乃至第３の誤差増幅信号は電圧信号であり、
    前記第１の制御信号生成手段が、
    第１及び第２の誤差増幅回路から夫々出力された前記第１及び第２の誤差増幅信号のうち小さいほうの誤差増幅信号を出力するクリップ回路と、
    該誤差増幅信号が反転入力端子に入力され及び所定の周期の第１のランプ信号が非反転入力端子に入力されて前記第１の制御信号を生成する第１のＰＷＭコンパレータとを有し、並びに、
    前記第２の制御信号生成手段が、
    第３の誤差増幅回路から出力された第３の誤差増幅信号が非反転入力端子に入力され及び前記第１のランプ信号と同期した第２のランプ信号が反転入力端子に入力されて前記第２の制御信号を生成する第２のＰＷＭコンパレータを有することを特徴とするＤＣ−ＤＣコンバータの制御回路。
  4. 第１及び第２の入力端子、第１及び第２の出力端子の間に接続され第１のスイッチングトランジスタと巻線からなる直列回路、並びに、スター接続を該直列回路と構成する第２のスイッチングトランジスタを備えるＤＣ−ＤＣコンバータの制御回路であって、
    前記第１のスイッチングトランジスタはスター接続の共通接続ノードと前記第１の出力端子の間に接続され、
    前記巻線はスター接続の共通接続ノードと前記第２の出力端子の間に接続され、
    前記第２のスイッチングトランジスタはスター接続の共通接続ノードと基準電位であるグランドの間に接続され、
    前記第２の出力端子の電圧に基づく電圧信号と第１の基準信号との誤差を増幅した第１の誤差増幅電圧信号を電圧信号として出力する第１の誤差増幅回路と、
    前記第１の入力端子から前記第１の出力端子に流れる電流に基づく電圧信号と第２の基準信号との誤差を増幅した第２の誤差増幅電圧信号を電圧信号として出力する第２の誤差増幅回路と、
    前記第１の出力端子の電圧に基づく電圧信号と第３の基準信号との誤差を増幅した第３の誤差増幅電圧信号を電圧信号として出力する第３の誤差増幅回路と、
    電圧信号である前記第１乃至第３の誤差増幅電圧信号のうち最も小さい値の誤差増幅電圧信号を出力するクリップ回路と、
    該誤差増幅電圧信号が反転入力端子に入力され及び所定の周期のランプ信号が非反転入力端子に入力されて前記第１及び第２のスイッチングトランジスタの駆動信号を生成するＰＷＭコンパレータと、
    前記ＰＷＭコンパレータの出力に基づいて、前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとを相補的に制御するドライバ回路とを備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
  5. 前記駆動信号生成手段が、前記第１及び第２の制御信号が入力されるアンド回路と、該アンド回路の出力が入力されて前記第１及び第２のスイッチングトランジスタを相補的に制御する前記駆動信号を出力するドライバ回路とを有することを特徴とする請求項１〜３のいずれか一項に記載のＤＣ−ＤＣコンバータの制御回路。
  6. 前記第１及び第２のスイッチングトランジスタは夫々第１及び第２のダイオードを並列に有し、
    前記駆動信号は、前記第１及び第２の制御信号の両方がハイの場合、前記第１のスイッチングトランジスタをオンし且つ前記第２のスイッチングトランジスタをオフし、及び、前記第１及び第２の制御信号の少なくとも一方がローの場合、前記第１のスイッチングトランジスタをオフし且つ前記第２のスイッチングトランジスタをオンすることを特徴とする請求項１〜３のいずれか一項に記載のＤＣ−ＤＣコンバータの制御回路。
  7. 前記第１のスイッチングトランジスタは、オフされている期間は前記第１のダイオードを通じて前記スター接続の共通接続ノードから前記第１の出力端子に向かう方向にのみ電流を導通し、
    一端を基準電位に結合された前記第２のスイッチングトランジスタは、オフされている期間は前記第２のダイオードを通じて該基準電位から前記共通接続ノードに向かう方向にのみ電流を導通し、
    前記駆動信号は、前記第１及び第２の制御信号の両方がハイのとき前記第１のスイッチングトランジスタをオンし、及び、該両方がローのとき前記第２のスイッチングトランジスタをオンすることを特徴とする請求項６に記載のＤＣ−ＤＣコンバータの制御回路。
  8. 前記第１のスイッチングトランジスタは、オフされている期間は前記スター接続の共通接続ノードから前記第１の出力端子に向かう方向にのみ電流を導通し、
    一端を基準電位に結合された前記第２のスイッチングトランジスタは、オフされている期間は該基準電位から前記共通接続ノードに向かう方向にのみ電流を導通することを特徴とする請求項１〜５のいずれか一項に記載のＤＣ−ＤＣコンバータの制御回路。
JP2010273381A 2010-12-08 2010-12-08 Ｄｃ−ｄｃコンバータの制御回路 Expired - Fee Related JP5879031B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010273381A JP5879031B2 (ja) 2010-12-08 2010-12-08 Ｄｃ−ｄｃコンバータの制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010273381A JP5879031B2 (ja) 2010-12-08 2010-12-08 Ｄｃ−ｄｃコンバータの制御回路

Publications (2)

Publication Number Publication Date
JP2012125046A JP2012125046A (ja) 2012-06-28
JP5879031B2 true JP5879031B2 (ja) 2016-03-08

Family

ID=46505917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010273381A Expired - Fee Related JP5879031B2 (ja) 2010-12-08 2010-12-08 Ｄｃ−ｄｃコンバータの制御回路

Country Status (1)

Country Link
JP (1) JP5879031B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973293B2 (ja) 2018-05-24 2021-11-24 株式会社オートネットワーク技術研究所 電圧変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096826A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd スイッチング電源装置
JP4484839B2 (ja) * 2006-03-30 2010-06-16 富士通マイクロエレクトロニクス株式会社 電源装置の制御回路および電源装置の制御方法
JP4337060B2 (ja) * 2006-06-30 2009-09-30 日本テキサス・インスツルメンツ株式会社 スイッチング電源装置とその制御装置
JP2009274549A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp 車両の電源装置

Also Published As

Publication number Publication date
JP2012125046A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
US8698475B2 (en) Switching-mode power supply with ripple mode control and associated methods
US7276886B2 (en) Dual buck-boost converter with single inductor
JP4997891B2 (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
TWI463777B (zh) 非反相之升降壓轉換器及用於控制其之方法
JP5169333B2 (ja) 電流モード制御型スイッチングレギュレータ
JP5332248B2 (ja) 電源装置
JP5771982B2 (ja) スイッチング電源装置
JP5852380B2 (ja) Ｄｃ／ｄｃコンバータ
CN101911457B (zh) 具有与占空比无关的电流限制的电源调节器系统及其调节方法
US8766615B2 (en) DC-DC converter control circuit and DC-DC converter including same
JP4877472B2 (ja) Ｄｃ／ｄｃコンバータ
KR20170120605A (ko) 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들
US7579817B2 (en) Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit
US9201441B2 (en) DC/DC converter with shunt circuitry
TW201635689A (zh) 升壓降壓開關功率變換器、控制電路及模式切換控制單元
US20140306677A1 (en) Current detection circuit and switching regulator thereof
WO2012164787A1 (ja) 昇降圧コンバータ
JP2010068671A (ja) Ｄｃ−ｄｃコンバータ
JP2010011617A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
JP2010088218A (ja) Ｄｃ／ｄｃコンバータ
US9998009B1 (en) Switch mode power supply supporting both a bi-directional converter of a first configuration and that of a second configuration
JP2010051053A (ja) 昇圧ｄｃ−ｄｃコンバータ用制御回路及び昇圧ｄｃ−ｄｃコンバータ
JP2012253953A (ja) 昇圧型ｄｃ−ｄｃコンバータ
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP2017093159A (ja) 降圧ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載用電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20141023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5879031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees