JP5868281B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5868281B2 JP5868281B2 JP2012167402A JP2012167402A JP5868281B2 JP 5868281 B2 JP5868281 B2 JP 5868281B2 JP 2012167402 A JP2012167402 A JP 2012167402A JP 2012167402 A JP2012167402 A JP 2012167402A JP 5868281 B2 JP5868281 B2 JP 5868281B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- conductor layer
- circle
- positioning mark
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
2 導体層
3 ソルダーレジスト層
5 第1の位置決めマーク
5c 第1の円
5p 第1の抜きパターン
5w 第1の幅
6 第2の位置決めマーク
6c 第2の円
6p 第2の抜きパターン
6w 第2の幅
10 配線基板
Claims (2)
- 表面に導体層が被着された絶縁基板と、前記絶縁基板の表面に前記導体層の少なくとも一部を覆うように被着されたソルダーレジスト層とを有し、前記導体層に設けられた第1の位置決めマークと前記ソルダーレジスト層に設けられた第2の位置決めマークとを重畳させることにより前記導体層と前記ソルダーレジスト層との位置ずれを検出するようになした配線基板であって、前記第1の位置決めマークは前記導体層が第1の幅で円環状に除去された第1の抜きパターンを有するとともに、前記第2の位置決めマークは前記ソルダーレジスト層が第2の幅で円環状に除去された第2の抜きパターンを有し、前記第1の幅の中心線で形成される第1の円と前記第2の幅の中心線で形成される第2の円とが互いに異なる半径であり、前記導体層と前記ソルダーレジスト層との位置ずれが許容限界にあるときに前記第1の円と第2の円とが内接するように配置されていることを特徴とする配線基板。
- 前記第1の幅が前記第2の幅よりも狭いことを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012167402A JP5868281B2 (ja) | 2012-07-27 | 2012-07-27 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012167402A JP5868281B2 (ja) | 2012-07-27 | 2012-07-27 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027164A JP2014027164A (ja) | 2014-02-06 |
JP5868281B2 true JP5868281B2 (ja) | 2016-02-24 |
Family
ID=50200542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012167402A Active JP5868281B2 (ja) | 2012-07-27 | 2012-07-27 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5868281B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113079624B (zh) * | 2021-03-29 | 2022-07-29 | 深圳市聚飞光电股份有限公司 | 电路板及电子装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0436146Y2 (ja) * | 1985-11-28 | 1992-08-26 | ||
JPH09162510A (ja) * | 1995-12-07 | 1997-06-20 | Sony Corp | 印刷回路基板および検査方法 |
JPH1027950A (ja) * | 1996-07-09 | 1998-01-27 | Toppan Printing Co Ltd | プリント配線板 |
JP4351955B2 (ja) * | 2004-06-03 | 2009-10-28 | 日立ビアメカニクス株式会社 | 基準点の位置決定方法 |
TWI243442B (en) * | 2004-12-14 | 2005-11-11 | Siliconware Precision Industries Co Ltd | Bond positioning method for wire-bonding process and substrate for the bond positioning method |
JP2010185784A (ja) * | 2009-02-12 | 2010-08-26 | Nidec-Read Corp | 基板検査装置及びその位置合せ方法 |
-
2012
- 2012-07-27 JP JP2012167402A patent/JP5868281B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014027164A (ja) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
JP4766049B2 (ja) | 部品内蔵モジュールの製造方法および部品内蔵モジュール | |
JP5078687B2 (ja) | 多層配線基板の製造方法 | |
JP5795196B2 (ja) | 半導体パッケージ | |
JP5547594B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR101253401B1 (ko) | 본딩용 패드의 제조 방법 | |
KR102469199B1 (ko) | 인쇄회로기판 및 이를 구비한 전자소자 패키지 | |
JP5655244B2 (ja) | 配線基板およびその製造方法、並びに半導体装置およびその製造方法 | |
TWI474768B (zh) | A method of manufacturing a substrate having a built-in member, and a substrate for a built-in member manufactured by the method | |
JP2012099610A5 (ja) | ||
JP5641449B2 (ja) | はんだ実装基板及びその製造方法、並びに半導体装置 | |
JP2015181155A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5868281B2 (ja) | 配線基板 | |
JP5189672B2 (ja) | 部品内蔵基板およびその製造方法 | |
US11792920B2 (en) | Circuit board, semiconductor device and method of manufacturing circuit board | |
US20230098947A1 (en) | Wiring circuit board | |
US9922923B2 (en) | Method of manufacturing wiring substrate and wiring substrate | |
US9041229B1 (en) | Merged fiducial for semiconductor chip packages | |
JP2017108070A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR101807620B1 (ko) | 이중 패턴을 이용한 초미세피치 인쇄회로기판 | |
JP5547625B2 (ja) | 配線基板及びソルダーレジスト膜の位置ずれ検出方法 | |
JP2011066122A (ja) | 回路基板 | |
JP2018082111A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP6316616B2 (ja) | 部品内蔵型基板 | |
KR101807621B1 (ko) | 캐리어 기판을 이용한 인쇄회로기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160105 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5868281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |