JP5868281B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5868281B2
JP5868281B2 JP2012167402A JP2012167402A JP5868281B2 JP 5868281 B2 JP5868281 B2 JP 5868281B2 JP 2012167402 A JP2012167402 A JP 2012167402A JP 2012167402 A JP2012167402 A JP 2012167402A JP 5868281 B2 JP5868281 B2 JP 5868281B2
Authority
JP
Japan
Prior art keywords
solder resist
conductor layer
circle
positioning mark
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012167402A
Other languages
English (en)
Other versions
JP2014027164A (ja
Inventor
茂治 木村
茂治 木村
Original Assignee
京セラサーキットソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラサーキットソリューションズ株式会社 filed Critical 京セラサーキットソリューションズ株式会社
Priority to JP2012167402A priority Critical patent/JP5868281B2/ja
Publication of JP2014027164A publication Critical patent/JP2014027164A/ja
Application granted granted Critical
Publication of JP5868281B2 publication Critical patent/JP5868281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板は、絶縁基板の表面に導体層を備えている。この導体層は、主として配線導体用に用いられ、その一部は半導体素子の電極と接続するための半導体素子接続パッド用の導体パターンを形成している。さらに絶縁基板の表面には、この導体層の少なくとも一部を被覆するようにしてソルダーレジスト層が被着されている。ソルダーレジスト層は半導体素子接続パッド用の導体パターンを円形状に露出させる開口部を有している。この開口部内に露出した導体パターンが半導体素子接続パッドを形成している。
ところで、半導体素子の電極と半導体素子接続パッドとを接合するときには、周知のフリップチップ技術が好適に用いられる。具体的には、例えばまずソルダーレジスト層の開口部から露出する半導体素子接続パッドの表面に半田バンプを溶着させておき、対応する半導体素子の電極を半田バンプ上に載置する。そして、リフロー処理を行い加熱により溶融した半田を半導体素子の電極と半導体素子接続パッドとに溶着させた後、冷却により固着させることで接合する。このとき、導体層とソルダーレジスト層との位置ずれが許容限界内におさまっていない場合、ソルダーレジスト層の開口部内に半導体素子接続パッドを正確に露出できない場合がある。この場合、半導体素子接続パッドとして接合に必要な形状や面積を確保することができなくなり半導体素子の電極と半導体素子接続パッドとの強固な接合が困難になることがある。このため、導体層とソルダーレジスト層との位置ずれが許容限界内であることを確認しておく必要がある。
この確認のために、従来の配線基板においては、例えば次のような検出方法が用いられている。まず、絶縁基板表面に導体層から成る円形の位置決めマークを設ける。さらに、ソルダーレジスト層に位置決めマークに重畳する円形の開口パターンを形成する。導体層とソルダーレジスト層との位置ずれが無いときには、位置決めマークと開口パターンの中心が一致しているとともに、開口パターンが位置決めマークを囲繞するように配置する。さらに、位置決めマークの半径と開口パターンの半径との差を、導体層とソルダーレジスト層との位置ずれの許容限界値となるように形成しておく。これにより、位置決めマークが開口パターン内にある場合は位置ずれの許容限界内であり、位置決めマークの周端部が開口パターンの周端部に重なっている場合は許容限界を超えていると判断できる。
ところで、このような位置決めマークの形成には、周知のサブトラクティブ法が好適に用いられる。具体的には、まず絶縁層に形成された銅箔や銅めっきから成る導体層上に、位置決めマークに対応する所定パターンのエッチングレジストを形成する。次にエッチングレジストから露出する導体層をエッチング除去する。そして最後にエッチングレジストを剥離除去することで位置決めマークが形成される。ところが、エッチングの際に、エッチングレジスト下側の導体層までが過剰にエッチング除去されてしまい、位置決めマークの半径が所定のサイズよりも小さくなる場合がある。この場合、位置決めマークの半径と開口パターンの半径との差が、導体層とソルダーレジスト層との位置ずれの許容限界値よりも大きくなってしまう。このため、上述した位置決めマークの周端部と開口パターンの周端部との位置関係により導体層とソルダーレジスト層との位置ずれを正確に検出することができなくなることがあった。
特開平9−162510号公報
本発明は、絶縁基板の表面に被着された導体層とソルダーレジスト層との位置ずれを正確に検出することが可能な配線基板を提供することを課題とする。
本発明の配線基板は、表面に導体層が被着された絶縁基板と、絶縁基板の表面に導体層の少なくとも一部を覆うように被着されたソルダーレジスト層とを有し、導体層に設けられた第1の位置決めマークとソルダーレジスト層に設けられた第2の位置決めマークとを重畳させることにより導体層とソルダーレジスト層との位置ずれを検出するようになした配線基板であって、第1の位置決めマークは導体層が第1の幅で円環状に除去された第1の抜きパターンを有するとともに、第2の位置決めマークはソルダーレジスト層が第2の幅で円環状に除去された第2の抜きパターンを有し、第1の幅の中心線で形成される第1の円と第2の幅の中心線で形成される第2の円とが互いに異なる半径であり、導体層とソルダーレジスト層との位置ずれが許容限界にあるときに第1の円と第2の円とが内接するように配置されていることを特徴とするものである。
本発明の配線基板によれば、絶縁基板表面の導体層に設けられた第1の位置決めマークとソルダーレジスト層に設けられた第2の位置決めマークとを重畳させることにより、導体層とソルダーレジスト層との位置ずれを検出する。ここで、第1の位置決めマークは第1の幅で円環状に除去された第1の抜きパターンを有するとともに、第2の位置決めマークは第2の幅で円環状に除去された第2の抜きパターンを有している。これらの第1の抜きパターンと第2の抜きパターンとはその半径が互いに異なっている。そして、導体層とソルダーレジスト層との位置ずれが許容限界にあるときに、第1の幅の中心線で形成される第1の円と第2の幅の中心線で形成される第2の円とが内接するように配置されている。このように、導体層とソルダーレジスト層との位置ずれの検出を、第1および第2の抜きパターンの第1および第2の幅の中心線を基準として行なうことから、先述のサブトラクティブ法により第1の位置決めマークを形成する導体層が過剰にエッチングされた場合でも、第1の抜きパターンの中心線の位置は影響を受けない。その結果、第1の円と第2の円との半径を所定の大きさに維持できるため、導体層とソルダーレジスト層との位置ずれを安定的に検出することが可能な配線基板を提供することができる。
図1(a)および(b)は、本発明の配線基板の実施の形態の一例を示す概略断面図および平面図である。 図2(a)および(b)は、図1に示す配線基板の要部拡大平面図である。 図3(a)〜(d)は、本発明の配線基板における位置ずれの検出を説明するための概略平面図である。
次に、本発明の実施形態の一例を図1〜図3を基に説明する。図1(a)は、図1(b)における、A−A切断線に対応する断面を示している。この図1(a)に示すように本例の配線基板10は、主として絶縁基板1と、導体層2と、ソルダーレジスト層3とを具備している。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板1は、この例では単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。
絶縁基板1は、その上面中央部に半導体素子Sが搭載される搭載部1aを有している。この搭載部1aは半導体素子Sに対応する大きさおよび形状をしている。
絶縁基板1の上面には導体層2が被着されている。このような導体層2は、例えば銅めっきから成り、周知のサブトラクティブ法が好適に用いられる。導体層2の一部は、搭載部1aにおいて半導体素子接続パッド4用の導体パターンを形成している。
さらに、絶縁基板1および導体層2の上には、導体層2の少なくとも一部を覆うようにしてソルダーレジスト層3が被着されている。ソルダーレジスト層3には、搭載部1aにおける導体パターンを円形状に露出させる開口部3aを有している。この開口部3a内に露出した導体パターンが半導体素子接続パッド4を形成している。半導体素子接続パッド4は、半導体素子Sの電極Tに対応するように配置されており、半導体素子Sの電極Tが半導体素子接続パッド4に半田を介して接続される。なお、ソルダーレジスト層3は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。
また、導体層2の別の一部は、搭載部1aの外側において、第1の位置決めマーク5を形成している。第1の位置決めマーク5は、ソルダーレジスト層3の位置ずれの検出に用いられる。第1の位置決めマーク5は、図2(a)に示すように、第1の幅5wで円環状に除去された第1の抜きパターン5pを有している。そして、第1の幅5wの中心線で形成される第1の円5cの半径をR1とする。
また、ソルダーレジスト層3には、第1の位置決めマーク5と重畳する位置に、導体層2とソルダーレジスト層3との位置ずれを検出するために用いられる第2の位置決めマーク6が形成されている。第2の位置決めマーク6は、図2(b)に示すように、第2の幅6wで円環状に除去された第2の抜きパターン6pを有している。そして、第2の幅6wの中心線で形成される第2の円6cの半径をR2とする。
ここで、導体層2とソルダーレジスト層3との位置ずれを、第1の位置決めマーク5および第2の位置決めマーク6を用いて検出する方法を図3(a)〜(d)を用いて説明する。なお、説明の便宜上、第1および第2の抜きパターン5p、6pと、第1および第2の円5c、6cとを用いて説明する。
まず、図3(a)に導体層2とソルダーレジスト層3との位置ずれが無い状態を示す。このとき、第1の円5cと第2の円6cとはそれぞれの中心が一致しているとともに、第2の円6cが第1の円5cを囲繞している。さらに、第1の円5cの半径R1と第2の円6cの半径R2との差を、導体層2とソルダーレジスト層3との位置ずれの許容限界値となるように形成しておく。
次に、図3(b)に導体層2とソルダーレジスト層3との位置ずれが許容値内にある状態を示す。このとき、まだ第2の円6cが第1の円5cを囲繞した状態である。
次に、図3(c)に導体層2とソルダーレジスト層3との位置ずれが許容限界にある状態を示す。このとき、第1の円5cと第2の円6cとは内接している。
次に、図3(d)に導体層2とソルダーレジスト層3との位置ずれが許容値外にある状態を示す。このとき、第1の円5cと第2の円6cとが交錯した状態である。なお、上述のような、第1の円5cと第2の円6cとの位置関係をより正確に検出するため、第1の幅5wよりも、第2の幅6wを大きく形成しておくことが好ましい。
このように、本発明の配線基板10においては、第1の抜きパターン5pが有する第1の幅5wの中心線で形成される第1の円5cと、第2の抜きパターン6pが有する第2の幅6wの中心線で形成される第2の円6cとの位置関係を利用して導体層2とソルダーレジスト層3との位置ずれを検出する。これにより、第1の位置決めマーク5を形成する導体層が過剰にエッチングされた場合でも、第1の抜きパターン5pの中心線の位置は影響を受けないことから、第1の円5cと第2の円6cとの半径R1,R2を所定の大きさに維持できるため、導体層2とソルダーレジスト層3との位置ずれを安定的に検出することができる配線基板10を提供することができる。
1 絶縁基板
2 導体層
3 ソルダーレジスト層
5 第1の位置決めマーク
5c 第1の円
5p 第1の抜きパターン
5w 第1の幅
6 第2の位置決めマーク
6c 第2の円
6p 第2の抜きパターン
6w 第2の幅
10 配線基板

Claims (2)

  1. 表面に導体層が被着された絶縁基板と、前記絶縁基板の表面に前記導体層の少なくとも一部を覆うように被着されたソルダーレジスト層とを有し、前記導体層に設けられた第1の位置決めマークと前記ソルダーレジスト層に設けられた第2の位置決めマークとを重畳させることにより前記導体層と前記ソルダーレジスト層との位置ずれを検出するようになした配線基板であって、前記第1の位置決めマークは前記導体層が第1の幅で円環状に除去された第1の抜きパターンを有するとともに、前記第2の位置決めマークは前記ソルダーレジスト層が第2の幅で円環状に除去された第2の抜きパターンを有し、前記第1の幅の中心線で形成される第1の円と前記第2の幅の中心線で形成される第2の円とが互いに異なる半径であり、前記導体層と前記ソルダーレジスト層との位置ずれが許容限界にあるときに前記第1の円と第2の円とが内接するように配置されていることを特徴とする配線基板。
  2. 前記第1の幅が前記第2の幅よりも狭いことを特徴とする請求項1記載の配線基板。
JP2012167402A 2012-07-27 2012-07-27 配線基板 Active JP5868281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012167402A JP5868281B2 (ja) 2012-07-27 2012-07-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012167402A JP5868281B2 (ja) 2012-07-27 2012-07-27 配線基板

Publications (2)

Publication Number Publication Date
JP2014027164A JP2014027164A (ja) 2014-02-06
JP5868281B2 true JP5868281B2 (ja) 2016-02-24

Family

ID=50200542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012167402A Active JP5868281B2 (ja) 2012-07-27 2012-07-27 配線基板

Country Status (1)

Country Link
JP (1) JP5868281B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113079624B (zh) * 2021-03-29 2022-07-29 深圳市聚飞光电股份有限公司 电路板及电子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0436146Y2 (ja) * 1985-11-28 1992-08-26
JPH09162510A (ja) * 1995-12-07 1997-06-20 Sony Corp 印刷回路基板および検査方法
JPH1027950A (ja) * 1996-07-09 1998-01-27 Toppan Printing Co Ltd プリント配線板
JP4351955B2 (ja) * 2004-06-03 2009-10-28 日立ビアメカニクス株式会社 基準点の位置決定方法
TWI243442B (en) * 2004-12-14 2005-11-11 Siliconware Precision Industries Co Ltd Bond positioning method for wire-bonding process and substrate for the bond positioning method
JP2010185784A (ja) * 2009-02-12 2010-08-26 Nidec-Read Corp 基板検査装置及びその位置合せ方法

Also Published As

Publication number Publication date
JP2014027164A (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP5078687B2 (ja) 多層配線基板の製造方法
JP5795196B2 (ja) 半導体パッケージ
JP5547594B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101253401B1 (ko) 본딩용 패드의 제조 방법
KR102469199B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP5655244B2 (ja) 配線基板およびその製造方法、並びに半導体装置およびその製造方法
TWI474768B (zh) A method of manufacturing a substrate having a built-in member, and a substrate for a built-in member manufactured by the method
JP2012099610A5 (ja)
JP5641449B2 (ja) はんだ実装基板及びその製造方法、並びに半導体装置
JP2015181155A (ja) 半導体装置および半導体装置の製造方法
JP5868281B2 (ja) 配線基板
JP5189672B2 (ja) 部品内蔵基板およびその製造方法
US11792920B2 (en) Circuit board, semiconductor device and method of manufacturing circuit board
US20230098947A1 (en) Wiring circuit board
US9922923B2 (en) Method of manufacturing wiring substrate and wiring substrate
US9041229B1 (en) Merged fiducial for semiconductor chip packages
JP2017108070A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101807620B1 (ko) 이중 패턴을 이용한 초미세피치 인쇄회로기판
JP5547625B2 (ja) 配線基板及びソルダーレジスト膜の位置ずれ検出方法
JP2011066122A (ja) 回路基板
JP2018082111A (ja) プリント配線板およびプリント配線板の製造方法
JP6316616B2 (ja) 部品内蔵型基板
KR101807621B1 (ko) 캐리어 기판을 이용한 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160105

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5868281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350