JP5860093B2

JP5860093B2 - 異常検出機能を備えたブレーキ駆動制御装置

Info

Publication number: JP5860093B2
Application number: JP2014093677A
Authority: JP
Inventors: 義清田辺; 橋本　良樹; 良樹橋本
Original assignee: FANUC Corp
Current assignee: FANUC Corp
Priority date: 2014-04-30
Filing date: 2014-04-30
Publication date: 2016-02-16
Anticipated expiration: 2034-04-30
Also published as: US9598064B2; DE102015005198B4; US20150316111A1; JP2015211609A; CN105048884A; DE102015005198A1; CN105048884B

Description

本発明は、ロボット動作中もブレーキ異常を検出可能な異常検出機能を備えたブレーキ制御装置に関する。

ロボットの各軸を制御するサーボモータには、電磁ブレーキが装着されている。電磁ブレーキは、サーボモータの非常停止中にロボットの姿勢を保持するため、また、サーボモータの非常停止の際の堕走距離を短くするために用いられる。

近年、ロボットの省エネルギ化を図るため、ロボットが動作中に一時的に停止している場合にも、積極的に電磁ブレーキを有効にして、ロボットの姿勢保持のための電力を不要にすることが行なわれるようになってきている。

このように、ロボットが動作中の一時的な停止において、電磁ブレーキのオン・オフを行なった場合、電磁ブレーキのオン・オフ回数が非常に増大し、ブレーキ駆動制御回路をリレー等の接点回路で形成すると、ブレーキ駆動制御回路は直ぐに寿命に達してしまう。このため、ロボットが動作中の一時的な停止においても電磁ブレーキのオン・オフを行うような高頻度開閉を実現するためには、ブレーキ駆動制御回路は半導体で構成される必要がある。

しかし、半導体回路は一時的な過電圧や短絡等の事故、または偶発的な部品不良により出力の短絡故障が発生する可能性がある。そして、仮に出力が短絡故障した場合、ロボットが非常停止中においてブレーキを開放してしまい、ロボットの姿勢の保持が不可能になり非常に危険である。そのため、ブレーキ回路の単一故障は必ず検出され、故障状態においてもブレーキが正常に動作する必要がある。

このような背景において、特許文献１には、図１（ａ）に示されるような、ブレーキ回路の半導体故障の検出を行うことができるブレーキ駆動制御回路１０が開示されている。特許文献１に開示のブレーキ駆動制御回路１０では、２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２と、サージアブソーバＳＡが並列に接続されたブレーキＢ、及び検出回路Ｄとを備えて形成されている。２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２は検出回路Ｄを介して電源とグランド（０Ｖ）の間に直列に接続されており、検出回路Ｄの２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２との接続点がブレーキＢの両端に接続されている。２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２は、ブレーキ信号ＢＳ１、ＢＳ２が入力されるとオンする。また、検出回路Ｄは、例えばフォトカプラから構成され、ブレーキＢに電圧が印加された時に検出信号ＤＳを出力する。

図１（ｂ）は２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２が正常時の検出回路の動作を示すものである。検査期間では、２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２の一方だけにハイレベルのブレーキ信号ＢＳ１又はＢＳ２が入力される。この時は、他方の半導体スイッチング素子はオフしているので検出回路Ｄには電流は流れず、検出回路Ｄからは検出信号ＤＳは出力されない。また、ブレーキを開放動作（図にはブレーキ開と記載）させる時は、２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２に同時にハイレベルのブレーキ信号ＢＳ１，ＢＳ２が入力される。この時は、２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２は共にオンするので検出回路Ｄに電流が流れ、検出回路Ｄからハイレベルの検出信号ＤＳが出力される。

図１（ｃ）は２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２の一方、例えばスイッチング素子Ｔｒ１が短絡している異常時の検出回路の動作を示すものである。検査期間において、半導体スイッチング素子Ｔｒ１だけにブレーキ信号ＢＳ１が入力された時は、半導体スイッチング素子Ｔｒ２は正常にオフしているので検出回路Ｄには電流は流れず、検出回路Ｄからは検出信号ＤＳは出力されない。一方、半導体スイッチング素子Ｔｒ２だけにブレーキ信号ＢＳ２が入力された時は、半導体スイッチング素子Ｔｒ１が正常であればオフしているので検出回路Ｄには電流は流れないが、半導体スイッチング素子Ｔｒ１の異常時は検出回路Ｄに電流が流れてしまう。

この構成により、２つの半導体スイッチング素子のうちの１個が故障して短絡した場合は、検査期間に検出回路に電流が流れるので、アラームを発生させて半導体スイッチング素子の異常を通知し、ブレーキ駆動制御回路の通電を遮断することができる。ブレーキ駆動制御回路の通電を遮断すると、ブレーキＢに電流が流れなくなり、ブレーキＢが動作した状態となる。このように、特許文献１の技術では、スイッチング制御手段の単一故障で、ブレーキをロック動作できなくなるのを防止することができ、ブレーキを駆動制御する際の安全性を向上させることができる。

特開２００６−１２３１１８号公報

しかし、特許文献１に開示のブレーキ駆動制御回路によるブレーキ回路の故障検査は、図１（ｂ）に示すように、ブレーキ動作開放直前の検査期間に１度のみ行われ、その後の運転中は動作確認を行うことができない。このため、再度ブレーキ回路の検査を行うためには、ロボットの動作を停止しブレーキ駆動制御回路による通電をオフする必要がある。ブレーキの検査を長時間行わない場合、単一故障が二重故障になる可能性があり、ブレーキが正常に動作しなくなる危険性がある。ブレーキ駆動制御回路に高い信頼性が要求される場合や、ロボットの長時間の連続運転が必要な場合には、ロボット動作中におけるブレーキ駆動制御回路の検査を行う必要があるが、特許文献１に開示のブレーキ駆動制御回路ではこれができないという課題があった。

本発明は、ブレーキ駆動制御回路に高い信頼性が要求される場合や、ロボットに長時間の連続運転が必要な場合でも、ロボット動作中におけるブレーキ駆動制御回路の検査を行うことが可能なブレーキ駆動制御装置を提供することを目的とする。

前記課題を解決するために本発明では、サーボモータに具備したブレーキに対する駆動信号をオン・オフ可能な半導体回路を複数有するブレーキ駆動制御回路であって、半導体回路を、ブレーキに対して直列に接続し、半導体回路を独立にオン・オフ可能なブレーキ信号を発生する複数の制御装置を複数の半導体回路にそれぞれ接続して設け、ブレーキにかかる電圧の有無を検出する電圧検出回路をブレーキに並列に接続して設け、複数の制御装置に、ブレーキ信号に半導体回路を瞬間的にオフするテストパルスを含ませるテストパルス発生機能をそれぞれ設け、制御装置は、ブレーキをロック動作する時には、半導体回路を全てオフするブレーキ信号を半導体回路に送出し、ブレーキを開放動作する時には、半導体回路を全てオンするブレーキ信号を半導体回路に送出し、複数のテストパルス発生機能は、ブレーキ開放動作時にテストパルスをブレーキ信号に時間差を持たせて含ませ、電圧検出回路は、ブレーキ開放動作時に、半導体回路の故障の有無をテストパルスの検出の有無によって行うことを特徴とするブレーキ駆動制御回路が提供される。

本発明のブレーキ駆動制御回路によれば、ロボット動作中におけるブレーキ駆動制御回路の検査を行うことが可能になるという効果がある。

（ａ）は特許文献１に開示のブレーキ駆動制御回路の回路図、（ｂ）は（ａ）に示したブレーキ駆動制御回路における、正常時のブレーキ信号と検出信号の波形図、（ｃ）は（ａ）に示したブレーキ駆動制御回路における、故障時のブレーキ信号と検出信号の波形図である。本発明の第１の実施例に係るブレーキ駆動制御回路の回路図である。（ａ）は図２に示したブレーキ駆動制御回路における、正常時のブレーキ信号と検出信号及びモニタ信号の波形図、（ｂ）は図１に示したブレーキ駆動制御回路における、故障時のブレーキ信号と検出信号及びモニタ信号の波形図である。本発明の第２の実施例に係るブレーキ駆動制御回路の回路図である。図４に示したブレーキ駆動制御回路における検査時の電流の流れを示す回路図である。図４に示したブレーキ駆動制御回路における検査時の電流の流れを示す回路図である。図４に示したブレーキ駆動制御回路における非常停止時の電流の流れを示す回路図である。図４に示したブレーキ駆動制御回路におけるブレーキ信号と検出信号、ブレーキの状態及びモニタ信号の波形図に制御内容を付加したタイムチャートである。（ａ）は二重化したブレーキを持つ機構の一例に本発明のブレーキ駆動制御回路を適用した図、（ｂ）は二重化したブレーキを持つ機構の他の例に本発明のブレーキ駆動制御回路を適用した図である。本発明の第３の実施例に係るブレーキ駆動制御回路の回路図である。図１０に示したブレーキ駆動制御回路におけるテストパルス、モニタ信号、ＰＷＭ信号及び実効電圧の推移を示すタイムチャートである。

以下、添付図面を用いて本発明の実施の形態を、具体的な実施例に基づいて詳細に説明する。なお、図１で説明した特許文献１に開示のブレーキ駆動制御回路と同じ構成部材については、同じ符号を付して説明する。

図２は、本発明の第１の実施例に係るブレーキ駆動制御回路１１の回路図である。第１の実施例のブレーキ駆動制御回路１１には、２つの半導体スイッチング素子Ｔｒ１，Ｔｒ２、サージアブソーバＳＡ、ブレーキＢ、検出回路Ｄ、２つのダイオードＤ１、Ｄ２，抵抗Ｒ、２つのデジタルアウトプットＤＯ及び２つの制御装置ＣＰＵ１，ＣＰＵ２を備える。ブレーキＢとサージアブソーバＳＡは並列に接続され、電源側の端子が半導体スイッチング素子Ｔｒ１のソースに接続され、グランド側の端子が半導体スイッチング素子Ｔｒ２のドレインに接続されている。また、検出回路ＤにはダイオードＤ１が並列に接続されている。抵抗ＲとダイオードＤ２は直列に接続され、抵抗Ｒの他端が検出回路Ｄに接続され、ダイオードＤ２のアノードが半導体スイッチング素子Ｔｒ１のソースに接続されている。半導体スイッチング素子Ｔｒ１，Ｔｒ２は、ゲートにブレーキ信号ＢＳ１、ＢＳ２が入力されるとオンする。

制御装置ＣＰＵ１からはブレーキ信号ＢＳ１が出力され、このブレーキ信号ＢＳ１はデジタルアウトプットＤＯを介して半導体スイッチング素子Ｔｒ１のゲートに入力される。同様に、制御装置ＣＰＵ２からもブレーキ信号ＢＳ２出力され、このブレーキ信号ＢＳ２はデジタルアウトプットＤＯを介して半導体スイッチング素子Ｔｒ２のゲートに入力される。検出回路Ｄは、例えばフォトカプラから構成され、ブレーキＢに電圧が印加されている時にモニタ信号ＭＳを出力する。検出器Ｄから出力されたモニタ信号ＭＳは、制御装置ＣＰＵ１と制御装置ＣＰＵ２に入力され、制御装置ＣＰＵ１と制御装置ＣＰＵ２において、相互チェックを行うことができる。なお、デジタルアウトプットＤＯの機能は、制御装置ＣＰＵ１と制御装置ＣＰＵ２にそれぞれ含ませることも可能である。

図３（ａ）は、図２に示したブレーキ駆動制御回路１１における、正常時のブレーキ信号ＢＳ１，ＢＳ２とモニタ信号ＭＳの波形図である。第１の実施例のブレーキ駆動制御回路１１では、制御装置ＣＰＵ１，ＣＰＵ２からハイレベルの信号が出力されているブレーキ開放中に、非常に短いローレベルの信号（以後テストパルスと記す）が交互にデジタルアウトプットＤＯから出力される。テストパルスが半導体スイッチング素子Ｔｒ１，Ｔｒ２に入力されると、半導体スイッチング素子Ｔｒ１，Ｔｒ２は非常に短い時間オフする。

半導体スイッチング素子Ｔｒ１，Ｔｒ２が共に正常である場合、半導体スイッチング素子Ｔｒ１，Ｔｒ２が非常に短い時間オフすると、検出回路Ｄから出力されるモニタ信号ＭＳの中に、テストパルスに対応したローレベルの信号が現れる。よって、モニタ信号ＭＳによって半導体スイッチング素子Ｔｒ１，Ｔｒ２のオフ状態を確認することにより、半導体スイッチング素子Ｔｒ１，Ｔｒ２が短絡故障していないことを確認することが可能となる。

この場合、ブレーキの開放動作時間（約数１０ｍｓ）に比較して、テストパルスは非常に短い時間（１ｍｓ以下）ローレベルになる信号であるので、このテストパルスによって半導体スイッチング素子をオフしても、ブレーキの開放動作に影響はない。よって、ブレーキの開放動作に影響なく、半導体スイッチング素子の正常／異常検査を行うことができる。更に、ブレーキ駆動制御回路１１の駆動及び半導体スイッチング素子の正常／異常検査を、２つの独立した制御装置ＣＰＵ１、ＣＰＵ２によって行うことにより、ブレーキ駆動制御回路１１の信頼性を高めることが可能になる。

ここで、図３（ｂ）に示すタイムチャートを用いて、最初は半導体スイッチング素子Ｔｒ１，Ｔｒ２が共に正常であるが、半導体スイッチング素子Ｔｒ１がブレーキ開放中のある時点で短絡故障した場合を説明する。半導体スイッチング素子Ｔｒ１，Ｔｒ２が共に正常である場合は、前述のように半導体スイッチング素子Ｔｒ１，Ｔｒ２が非常に短い時間オフすると、検出回路Ｄから出力されるモニタ信号ＭＳの中に、テストパルスに対応したローレベルの信号が現れる。

一方、例えば、半導体スイッチング素子Ｔｒ１がブレーキ開放中のある時点で短絡故障した場合は、半導体スイッチング素子Ｔｒ１にテストパルスが入力されても、半導体スイッチング素子Ｔｒ１はオフしない。この結果、検出回路Ｄから出力されるモニタ信号ＭＳの中に、制御装置ＣＰＵ１から出力されるテストパルスに対応したローレベルの信号が現れない。よって、モニタ信号ＭＳで半導体スイッチング素子Ｔｒ１のオフ状態を確認することができず、半導体スイッチング素子Ｔｒ１が短絡故障していることを確認することが可能となる。

なお、図２に示した第１の実施例に係るブレーキ駆動制御回路１１では、検査時に半導体スイッチング素子Ｔｒ１、Ｔｒ２を一時的にオフすると、ブレーキＢからのサージ電圧が発生するが、発生したサージ電圧はサージアブソーバＳＡで吸収される。ロボットの場合、６軸が一般的であり、６個分のブレーキのサージエネルギーがサージアブソーバＳＡで吸収される。

図４は、本発明の第２の実施例に係るブレーキ駆動制御回路１２の回路図である。第２の実施例のブレーキ駆動制御回路１２は、６軸のロボットに適用されるものであり、６個分のブレーキＢ１〜Ｂ６が設けられている。また、第２の実施例に係るブレーキ駆動制御回路１２の基本構成は、図２に示した本発明の第１の実施例に係るブレーキ駆動制御回路１１の構成と同じであるので、同じ構成部材には同じ符号を付してその説明を省略する。

第２の実施例に係るブレーキ駆動制御回路１２が、第１の実施例に係るブレーキ駆動制御回路１１と異なる点は、６個のブレーキＢ１〜Ｂ６のグランド側の結合点がダイオードＤ３で電源に接続されると共に、電源側の結合点がダイオードＤ４でグランドに接続される点である。ダイオードＤ３は、アノードが６個のブレーキＢ１〜Ｂ６のグランド側の結合点に接続され、カソードが電源に接続されている。ダイオードＤ４は、カソードが６個のブレーキＢ１〜Ｂ６の電源側の結合点に接続され、アノードがグランドに接続されている。

ここで、図５から図７を用いて、図４に示した第２の実施例のブレーキ駆動制御回路１２の動作を説明する。図５は、半導体スイッチング素子Ｔｒ１をオンし、半導体スイッチング素子Ｔｒ２をオフした場合（検査時１）におけるブレーキ駆動制御回路１２の動作を示すものである。検査時に半導体スイッチング素子Ｔｒ１がオンの状態で、半導体スイッチング素子Ｔｒ２がテストパルスでオフされた場合は、電流がダイオードＤ３を通じて矢印で示すように流れるので、サージ電圧を発生しなくすることが可能となる。

図６は、半導体スイッチング素子Ｔｒ１をオフし、半導体スイッチング素子Ｔｒ２をオンした場合（検査時２）におけるブレーキ駆動制御回路１２の動作を示すものである。検査時に半導体スイッチング素子Ｔｒ２がオンの状態で、半導体スイッチング素子Ｔｒ１がテストパルスでオフされた場合は、電流がダイオードＤ４を通じて矢印で示すように流れるので、サージ電圧を発生しなくすることが可能となる。

図７は半導体スイッチング素子Ｔｒ１、Ｔｒ２が共にオフした非常停止時の場合におけるブレーキ駆動制御回路１２の動作を示すものである。ブレーキＢ１〜Ｂ６で発生したサージ電圧は、矢印で示すようにサージアブソーバＳＡで吸収されるので、ブレーキＢ１〜Ｂ６を閉じる場合の遅れを短くでき、短時間にブレーキＢ１〜Ｂ６をオフすることが可能になる。

なお、第２の実施例のブレーキ駆動制御回路１２では、ブレーキ駆動制御回路１２の故障検出時、一方の半導体スイッチング素子でブレーキを遮断することになるため、ブレーキの切れが遅くなるが、位置保持制御の時間を延ばすことにより、アーム落下を回避することが可能になる。この位置保持制御を図８を用いて説明する。

図８は第２の実施例のブレーキ駆動制御回路１２を用いたモータの制御とブレーキの関係を表したタイムチャートを示すものである。モータの位置保持制御を有効にした後、ブレーキ開放指令を有効にする。これにより、ブレーキ駆動制御回路１２に異常があってもアーム落下は発生しない。ブレーキが開放され、ブレーキ駆動制御回路１２に異常が無いことが２つの独立した制御装置ＣＰＵ１，ＣＰＵ２において確認できた後、ロボットの動作を開始する。ロボットの動作中にも周期的にブレーキの検査を行ない、ブレーキ駆動制御回路１２に異常が検出された場合は、位置保持制御を行ない、ブレーキが確実にロック動作になった後に、位置保持制御を停止しアラーム停止状態とする。

図９（ａ）、（ｂ）は二重化したブレーキを持った機構に対して、本ブレーキ駆動制御回路を適用した実施例を示す。図９（ａ）に示す実施例では、モータ本体１に対して回転軸２が突出する側に、ブレーキ駆動制御回路を備えた２つのブレーキ３が取り付けられている。また、図９（ｂ）に示す実施例では、モータ本体１が２つあり、それぞれのモータ本体１に対して回転軸２が突出する側に、ブレーキ駆動制御回路を備えたブレーキ３がそれぞれ取り付けられている。２つのモータ本体１から突出する回転軸２は連結され、２倍のトルクを発生させる駆動軸４となっている。

これらの実施例の場合、図示されないブレーキ駆動制御回路は常時検査されており、さらにブレーキ駆動制御回路が二重化されていることにより、ブレーキに対する安全性を向上させることが可能となる。

図１０は本発明の第３の実施例のブレーキ駆動制御回路１３を示すものであり、サーボアンプに内蔵したブレーキ駆動制御回路１３である。第３の実施例では、電源としてサーボアンプの逆変換回路の直流電源（ＤＣリンク）を使用している。この電源はブレーキの定格電圧よりも高いため、パルス幅変調（ＰＷＭ）制御により、適切な実効電圧に変換を行なうことができる。第３の実施例のブレーキ駆動制御回路１３では、電圧検出回路５がアナログ回路（例えばオペアンプ）により構成され、電圧検出回路５から出力されるモニタ信号を、ローパスフィルタＬＰＦを通して実効電圧に変換し、ＰＷＭ制御のフィードバック信号（ブレーキコイルにかかる実効電圧）として使用している。

ＰＷＭ制御を行なう半導体スイッチング素子は、図４に示したブレーキ駆動制御回路１２の第２の半導体スイッチング素子Ｔｒ２と同じで良い。第２の半導体スイッチング素子Ｔｒ２はインタフェース回路Ｉ／Ｆが生成するＰＷＭ信号によりＰＷＭ制御される。ＰＷＭ信号は周期的にオン・オフするため、第２の半導体スイッチング素子Ｔｒ２にはテストパルスの入力は不要である。

仮にＰＷＭ制御用の半導体スイッチング素子Ｔｒ２が短絡故障した場合は、半導体スイッチング素子Ｔｒ２が常時オンするため、フィードバック信号が異常に高電圧となり、ブレーキ駆動制御回路１３の異常として検出される。ブレーキ駆動制御回路１３の異常がインタフェース回路Ｉ／Ｆで検出された場合は、インタフェース回路Ｉ／Ｆからアラーム信号ＡＬが制御装置ＣＰＵ２に入力される。つまり、第３の実施例のブレーキ駆動制御回路１３では、電圧検出回路５から出力された実効電圧を常時監視しているため、テストパルスによる検査は第１の半導体スイッチング素子Ｔｒ１のみ行なえば十分である。第３の実施例のブレーキ駆動制御回路１３では、第１の半導体スイッチング素子Ｔｒ１に入力するテストパルスは、インタフェース回路Ｉ／Ｆで生成される。

そして、図１１に示すように、第１の半導体スイッチング素子Ｔｒ１へのテストパルスは、ＰＷＭ制御用の第２の半導体スイッチング素子Ｔｒ２がオンしている期間に合わせて実行すれば、第２の実施例のブレーキ駆動制御回路１２と同様なチェックが可能となる。

また、非常停止時は、第１の半導体スイッチング素子Ｔｒ１及びＰＷＭ制御用の第２の半導体スイッチング素子Ｔｒ２を共にオフすることにより、第２の実施例のブレーキ駆動制御回路１２と同等な動作が実現できる。図１０に示した第３の実施例のブレーキ駆動制御回路１３では、サージアブソーバは記載していない。これは、ブレーキＢのサージ電圧はサーボアンプの逆変換回路の直流電源に戻され、この直流電源には非常に大きなコンデンサが装着されているため、サージアブソーバが必要ではないからである。

以上説明したように、本発明によれば、ブレーキ駆動制御回路の動作中の周期検査が可能となり、動作前のチェックしかできない先行技術に比べて、ブレーキ駆動制御回路の安全性が向上した。

なお、ブレーキはインダクタンス成分が主であり、ブレーキ回路を遮断する毎にサージ電圧が発生する。サージ電圧を回路的に無くすと、ブレーキの切れが遅くなる。そのため、周期的に繰り返される検査時にはサージ電圧を抑制し、非常停止時にはサージ電圧を発生させ、ブレーキの動作時間を短くする。仮にブレーキ駆動制御回路に異常が検出された場合は、ブレーキ駆動制御回路の正常な側の半導体スイッチング素子のみでブレーキ開放電流を遮断する。この場合、検査時と同様にブレーキの切れが遅くなるが、前述の位置保持制御を併用することでアーム落下を回避することができる。

１モータ本体
２回転軸
３ブレーキ
４駆動軸
５電圧検出回路
１０〜１３ブレーキ駆動制御回路
Ｂブレーキ
ＣＰＵ１，ＣＰＵ２制御装置
Ｄ検出回路
Ｄ１〜Ｄ４ダイオード

Claims

サーボモータに具備したブレーキに対する駆動信号をオン・オフ可能な半導体回路を複数有するブレーキ駆動制御回路であって、
前記半導体回路を、前記ブレーキに対して直列に接続し、
前記半導体回路を独立にオン・オフ可能なブレーキ信号を発生する複数の制御装置を複数の前記半導体回路にそれぞれ接続して設け、
前記ブレーキにかかる電圧の有無を検出する電圧検出回路を前記ブレーキに並列に接続して設け、
複数の前記制御装置に、前記ブレーキ信号に前記半導体回路を瞬間的にオフするテストパルスを含ませるテストパルス発生機能をそれぞれ設け、
前記制御装置は、前記ブレーキをロック動作する時には、前記半導体回路を全てオフする前記ブレーキ信号を前記半導体回路に送出し、前記ブレーキを開放動作する時には、前記半導体回路を全てオンする前記ブレーキ信号を前記半導体回路に送出し、
複数の前記テストパルス発生機能は、前記ブレーキ開放動作時に前記テストパルスを前記ブレーキ信号に時間差を持たせて含ませ、
前記電圧検出回路は、前記ブレーキ開放動作時に、前記半導体回路の故障の有無を前記テストパルスの検出の有無によって行うことを特徴とするブレーキ駆動制御回路。
複数の前記ブレーキ信号は、互いにクロスチェックする機能を有する多重化された複数の制御装置に直接または通信手段を通して個別に入力可能であり、
前記電圧検出回路は、前記多重化された複数の制御装置に直接または、通信手段を通して共に接続され、
前記制御装置の各個は、前記電圧検出回路による前記半導体回路の故障の有無の検出を確認できることを特徴とする請求項１に記載のブレーキ駆動制御回路。
前記ブレーキと前記半導体回路の電源との間にダイオードを設けると共に、前記ブレーキに並列にサージアブソーバを接続し、
前記ダイオードは、前記ブレーキの開放動作中において、前記ブレーキ信号の一方がオフで、前記ブレーキ信号の他方がオンの状態において、前記ブレーキからのサージ電圧を吸収可能であり、
前記サージアブソーバは、前記ブレーキ開放動作中において、前記ブレーキ信号が全てオフされた場合、前記ブレーキからの前記サージ電圧が前記ダイオードに流れないように、前記ブレーキの前記サージ電圧を吸収することを特徴とする請求項１または２に記載のブレーキ駆動制御回路。
前記ブレーキ開放動作前に前記サーボモータの位置を保持する指令を有効にし、
前記ブレーキ駆動制御回路の故障を検出した場合、前記ブレーキ信号をオフすると共に、前記サーボモータの位置を保持する指令の有効を維持し、前記ブレーキがロック状態になった後に、前記サーボモータの位置を保持する指令を無効にすることを特徴とする請求項１に記載のブレーキ回路。
前記サーボモータ１個に対して、前記ブレーキが２個に装着された機構を有し、前記２個のブレーキが前記ブレーキ駆動制御回路に接続されたことを特徴とする請求項１から４の何れか１項に記載のブレーキ駆動制御回路。
前記サーボモータ２個に対して、前記ブレーキがそれぞれ１個ずつ装着され、前記サーボモータ２個の回転軸が同一の駆動軸に対して機械的に連結されて同一方向のトルクを生成する機構を有し、前記２個のブレーキが前記ブレーキ駆動制御回路に接続されたことを特徴とする請求項１から４の何れか１項に記載のブレーキ駆動制御回路。
前記テストパルス発生機能のうちの少なくとも１つを、前記ブレーキ信号を周期的にオンとオフとを繰り返す信号に変換する機能にし、
前記半導体回路の一部を、前記ブレーキに印加される実効電圧を制御するために周期的にオンとオフとを繰り返すオン・オフ制御回路とし、
前記電圧検出回路からの出力を実効電圧に変換する実効電圧変換回路を設け、
前記実効電圧が正常な値にあることを検出する実効電圧値検出回路を前記実効電圧変換回路に接続して設け、
前記実効電圧値検出回路は、前記ブレーキ開放時に、前記オン・オフ制御回路の故障の有無を前記実効電圧変換回路の出力によって行うことを特徴とする請求項１に記載のブレーキ制御回路。