JP5857051B2 - 不透明導電性領域の自己整合被覆 - Google Patents

不透明導電性領域の自己整合被覆 Download PDF

Info

Publication number
JP5857051B2
JP5857051B2 JP2013525382A JP2013525382A JP5857051B2 JP 5857051 B2 JP5857051 B2 JP 5857051B2 JP 2013525382 A JP2013525382 A JP 2013525382A JP 2013525382 A JP2013525382 A JP 2013525382A JP 5857051 B2 JP5857051 B2 JP 5857051B2
Authority
JP
Japan
Prior art keywords
layer
opaque conductive
photoresist
region
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013525382A
Other languages
English (en)
Other versions
JP2013541804A (ja
Inventor
ソーレン ハートマン
ソーレン ハートマン
クリストフ リッカース
クリストフ リッカース
ハーバート フリードリッヒ ボエルナー
ハーバート フリードリッヒ ボエルナー
ハーバート リフカ
ハーバート リフカ
ホルガー シュワブ
ホルガー シュワブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2013541804A publication Critical patent/JP2013541804A/ja
Application granted granted Critical
Publication of JP5857051B2 publication Critical patent/JP5857051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/814Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、自己整合プロセスにおける不透明導電性領域の被覆の分野に係り、自己整合被覆を実行する方法、およびこの方法で製造された有機薄膜デバイスに係る。
有機薄膜デバイス、特に有機エレクトロルミネッセントデバイス、または、有機光起電デバイスは、大きい電極領域に亘って著しい損失がないように電流を分配する電極上に堆積されたシャント線(時にメッシュ線とも示される)、または電極といった多数の構造化された層を含む。既存の製造プロセスは、構造化された層を提供するために、マスクを介する堆積および/またはリソグラフィプロセスに依存する。マスクの使用は、多くの準備(各構造体は個別のマスクを必要とする)と、プロセス制御努力(正確なマスク−基板位置合わせが必須)とを必要とするので、非常に高価なプロセスである。また、正確な構造体には、高解像度リソグラフィのための高価なツールが必要となる。したがって、製造コストを削減することが求められている。層の自己整合堆積は、国際特許公開公報WO2010/034815A1から公知であり、当該公報記載の自己整合堆積では、トランジスタデバイス用の導電性金属構造体が、フォトレジスト層とフォトレジスト層の前に堆積されたシールド構造体とを用いて形成される。フォトレジスト層の照射プロセス時、シールド構造体がマスクの機能を果たし、対応する導電性金属パターンが、シールドされた領域外の領域に形成される。
トランジスタデバイスとは対照的に、有機エレクトロルミネッセントデバイス(OLED)および/または有機光起電デバイスは、大面積デバイスである。ロール・ツー・ロール処理は、製造コストを削減するのに有望な有機薄膜デバイスの製造技術であり、この処理では、マスクは、レーザ堆積、レーザアブレーション、フォトリソグラフィ、および/またはプリンティング技術といった代替プロセスによって広く置換される。しかし、適用される構造化技術によって、マスクを介する堆積の場合ほどに正確ではない特定の層の形状(ジオメトリ)を導くか、および/または、所望の構造体に隣接して粒子または小さな材料領域(いわゆるサテライト構造体)の発生が増加する。特に、所望の金属領域外での小さい金属サテライト領域の発生は重大で、層間の短絡の危険を増加させる不可避的な影響を及ぼす。所望の堆積場所外にあり、および/または、非平滑形状を有する金属粒子または金属領域は、有機薄膜デバイスの動作時に発生する短絡によってこれらのデバイスの寿命を短命化させてしまう。サテライト領域を除去するよう適用される洗浄ステップは、非常に小さく、最終的には人間の目では視覚不能である、かかる不所望の金属領域の不規則なパターンおよび予測不能な位置により、非常に高い努力を必要とする。積極的な洗浄ステップは、金属サテライトを除去できるが、所望の金属堆積領域にも悪影響を及ぼすことがある。追加層を上に被覆することによるサテライトのパッシベーション化は、サテライトが広範囲にランダムに広がり、また、サテライトの位置はほぼ検出できず、さらに、それらの小さく、時に不可視のサイズのため、しばしば適用できない。さらに、プリンティング技術といった堆積プロセスは、所望の層を提供するが、凹凸形状またはほつれたエッジがあるため、短絡を回避するために電気的パッシベーション化も必要となる。パッシベーション層を付与するためのマスク技術を用いた非直線の境界を有する領域の信頼性の高いパッシベーション化は、理論上必要な領域および/または非被覆領域より大きいパッシベーション領域をもたらしてしまう。非正確な構造体によって、プリントされた構造体のマスクコーティングは困難であり、例えば光を生成するための機能領域の無駄につながってしまう。
本発明は、信頼性があり、ロバスト、かつ性能が優れた、高輝度の有機薄膜デバイスを作るために安価な製造技術を適用可能とする方法を提供することを目的とする。
この目的は、自己整合プロセスにおいて不透明導電性領域を被覆する方法によって達成され、この方法は、
−好適には導電性層である少なくとも1つの透明層と、透明層上に堆積された第1および第2の不透明導電性領域のパターンとを含む第1の積層で少なくとも部分的に被覆された透明基板を提供するステップと、
−第1の積層上に、少なくとも第2の不透明導電性領域を完全に被覆する電気的に絶縁性のフォトレジスト材料で作られているフォトレジスト層を堆積するステップと、
−不透明導電性領域が下にないフォトレジスト層の領域においてフォトレジスト材料を溶解性とするように、適切な波長の光でフォトレジスト層を、透明基板を介して、照射するステップと、
−フォトレジスト層の溶解性の領域を除去するステップと、
−透明層に接触する第2の不透明導電性領域のエッジを被覆するようにフォトレジスト層をリフローさせるため、少なくとも第2の不透明導電性領域上に残存するフォトレジスト層の領域を加熱するステップと、
−フォトレジスト層の残存領域を硬化するステップと、
を含む。
有機薄膜デバイスとは、少なくとも1つの有機層を含む薄膜の積層を有するデバイスを意味する。有機薄膜デバイスの例としては、有機光起電デバイスおよび有機エレクトロルミネッセントデバイスがある。自己整合プロセスとは、積層内にある構造体を用いて、外部のマスクを適用することなくさらなる構造体を処理するプロセスを意味する。「透明」との用語は、可視光に対して少なくとも透過性である材料または層を意味する。基板および/または基板上の透明層は、基板および層の材料特性に応じて追加のスペクトル範囲(例えば<400nm)において透過性であってもよい。適切な基板材料は、例えば、ガラス、PMMA(ポリメチルメタクリレート)、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、またはポリイミドである。基板のサイズは、得られるデバイスの用途に応じて桁数が異なってもよい。基板上に堆積される透明層は、基板上に直接堆積されてもよい。或いは、例えばOLEDの場合には、機能積層から基板内への光出力を増加するために透明層と基板との間に追加の層があってもよい。透明層の適切な材料は、例えばインジウムスズ酸化物(ITO)といった透明導電性酸化物(TCO)である。或いは、20nm未満の厚さを有する金属薄層を用いて、透明層として用いられる透明導電性層を提供してもよい。十分な透過性を維持するために必要とされる最大厚さは、用いた材料および堆積プロセスに依存する。130nmのITO層のシート抵抗は、通常、約20Ω/sq程度である。透明層を堆積するのに適切な堆積技術は、例えば蒸着、スパッタリング、CVD、またはSolGelプロセスである。「導電性」との用語は、電気的に伝導性の材料を意味する。不透明導電性領域を提供するように透明層上に堆積された材料は、少なくとも波長スペクトルの可視および/またはUV範囲において非透過性である任意の種類の導電性材料であってよい。適切な導電性不透明材料の例としては金属であり、例えば、アルミニウム、金、銀、チタン等がある。不透明導電性領域は、特定の積層に望まれる通りに構造化することができる。一例として、不透明導電性領域は、高い伝導率を有する電気路を提供する。例えば金属領域としての不透明導電性領域は、シャント線(またはメッシュ線)を形成し、シャント線に電気的に接触する、下にある導電性透明層全体に著しい損失なく電流を分配する。第1の不透明導電性領域は、例えばこれらの第1の不透明導電性領域が機能積層の一部として後続の層によって部分的に被覆される場合に第1の不透明導電性領域のエッジを起因とする短絡といった負の電気的な影響を回避する電気的なパッシベーション化が必要となる。一例として、第1の不透明導電性領域は、導電性透明層を、例えば導体パッドに溶接されたケーブルを介して外部電源に接続するための当該導体パッドであってもよい。第2の不透明導電性領域とは、所望の不透明導電性領域(例えばシャント線)である領域と、適用された堆積/構造化技術の結果生じるいわゆるサテライト不透明導電性領域とを意味する。サテライト領域は、不所望の不透明導電性領域である。さらに、第2の不透明導電性領域も、例えば第1の不透明導電性領域のエッジを起因とする短絡といった負の電気的な影響を回避するように、次(後続)の層をその上に付加する前に電気的なパッシベーション化が必要である。「積層」との用語は、互いの上に少なくとも局所的に付加された一連の層を意味する。積層は少なくとも2つの層を含む。第1および第2の不透明導電性領域は、蒸着、スパッタリング、レーザ金属転写プロセス(金属が不透明導電性材料の場合)、例えば、インクジェット、グラビア、フレキソプリンティング、スクリーンプリンティングのようなプリンティングといった1以上の堆積技術によって、または、レーザアブレーションを用いて前に堆積された層を構造化することによって、付与される。一実施形態では、第2の不透明導電性領域のパターンの堆積は、透明層上への直接の第2の不透明導電性領域のレーザ堆積若しくはプリンティングによって、および/または、レーザアブレーション若しくはエッチングを用いて透明層上に堆積された第2の不透明導電性層から第2の不透明導電性材料を局所的に除去することにより、行われる。安価な堆積プロセスが推奨される。安価な堆積プロセスとは、例えばインクジェットプリンティングといったプリンティングプロセス、または、被覆されるべき透明層の上方に配置された金属シートから材料を削磨するレーザを使用する金属転写プロセスである。不都合なことに、これらの安価なプロセスは、所望の第2の不透明導電性領域の近傍に、第2の不透明導電性領域としてのサテライト領域をもたらす。さらに、このプロセスは、矩形の第2の不透明導電性領域が当該領域の所望の形状である場合であっても、所望の第2の不透明導電性領域のエッジが第2の不透明導電性領域に沿って直線とならないエッジをもたらすことがある。このような直線からの逸脱は、適用されたレーザ転写プロセスのプロセスパラメータに依存する。本発明による方法では、信頼性があり、ロバスト、かつ性能が優れた有機薄膜デバイスを製造するために安価なプロセスが利用可能となる。
フォトレジスト層の堆積は、透明層と第1および第2の不透明導電性領域とを含む構造化された積層上に1つの層としてフォトレジスト材料を堆積するのに適した任意の堆積技術で行われる。一例として、フォトレジスト層を堆積するステップは、スリットコーティング、スピンコーティング、スロットダイコーティング、ijプリンティング(インクジェットプリンティング)、スクリーンプリンティング、グラビアまたはフレキソプリンティングによって行われる。好適には、フォトレジスト層を堆積するステップは、第2の不透明導電性領域および透明層の一部の上のフォトレジスト層を、好適には適合スリットコーティング、スクリーンプリンティング、インクジェットプリンティング、グラビアまたはフレキソプリンティングによって、局所的にプリントすることにより行われる。フォトレジスト層はさらに、第1の不透明導電性領域を完全に被覆してもよい。或いは、フォトレジスト層の局所堆積により、第1の不透明導電性領域のさらなる処理(例えば、第1の不透明導電性領域に駆動電圧を印加するために第1の不透明導電性領域に接点を付加する処理)のために必要とされる任意の洗浄ステップがなくて済むように、第1の不透明導電性領域を(可能ならば)少なくとも部分的に非被覆状態とすることができる。フォトレジスト材料は、感光材料であり、2グループ、即ち、ポジ型及びネガ型のフォトレジストに分類できる。フォトレジスト材料上に堆積された層に対して導電性領域を電気的に絶縁可能とするために、フォトレジスト材料は非導電性でなくてはならない。好ましい材料はポジ型フォトレジストであり、露光されたフォトレジストの一部が溶解性となるので、後に行われる除去ステップ(いわゆる現像)において除去可能となる一方で、露光されていないフォトレジストの一部は不溶解性のままであり、それらが堆積された領域に付着する。例えば適切なポジ型フォトレジスト材料は、例えばクラリアント(Clariant)社からのAZ1518、または、例えば富士フィルム社からのHPR504であってよい。これらのフォトレジスト材料は共に、最大2乃至2.5μmの厚さのフォトレジスト層の堆積を、良好な密着性で可能にする。当業者であれば、本発明の範囲内でフォトレジスト層を堆積するための他の適切なフォトレジスト材料を適用できよう。一例として、300rpmでAZ1518をスピンコーティングして、90℃において30分間ソフトベークした後、2.05μmのAZ1518フォトレジスト層が得られる。別の例として、2.0μmの厚さのAZ1518層を積層上にプリントしてもよい。他のフォトレジスト材料の堆積条件は、フォトレジスト層の所望の層厚さに適応される。フォトレジスト層の層厚さは、少なくとも、すべての第2の不透明導電性領域(および最終的には第1の不透明導電性領域)を被覆するために適応されなければならない。これは、残存フォトレジスト材料の厚さがリフロープロセスのための材料リザバを与えるからである。第1/第2の不透明導電性領域の厚さは、約1マイクロメートル程度である。
少なくとも第2の不透明導電性領域を被覆する自己整合プロセスは、基板側から(=基板を介して)フォトレジスト層に光を照射(露光)することによって達成される。ここでは、照射光源は、基板側の前に配置され、光源に向いていない方の基板の面は、その面上に積層を含む。したがって、フォトレジスト層を照射する光は、まず、透明基板を透過し、次に透明層を透過し、透明層上に第1および/第2の不透明導電性領域がないフォトレジスト層に入射する。第1および第2の不透明導電性領域は光を吸収するか、または、不透明導電性領域として金属領域が用いられる場合は、光を反射するので、当該第1および/または第2の不透明導電性層上のフォトレジスト層への露光を遮断する。「下の」との用語は、照射光の光伝搬方向の方向における透明層とフォトレジスト層との間の場所を意味する。したがって、基板に入射する照射光の角度(光照射方向と基板の表面との間の角度)は、既存の不透明導電性構造体と局所的に照射されたフォトレジスト層との間の任意の位置ずれを回避するために90℃に近いべきである。フォトレジスト層を照射(露光)するのに適した光の波長は、適用されたフォトレジスト材料に依存する。光スペクトルの可視範囲外の透過性は様々な透明基板について異なるので、適切なフォトレジスト材料は、適用された透明基板に適応されなければならない。例えばソーダ石灰ガラスで作られた基板は、UVスペクトルの波長の一部について非透過性である。その一方で、Al−ケイ酸塩ガラスは、UVスペクトル内の波長について透過性である。プラスチック基板の場合、短い波長についての透過性も異なる。一例として、HPR504で作られたフォトレジスト層は、UVランプ(G線436nm)によって露光され、次に、95℃の露光後ベークステップが続く。他のフォトレジスト材料は、310乃至440nmに及ぶi、h、g線の波長を有する光で露光されてもよい。波長スペクトルは、線スペクトルであっても、広帯域スペクトルであってもよい。フォトレジストを照射するステップは、フォトレジストを露光するステップを2つ含んでもよい。
フォトレジストは、必要でなくなると、基板から除去されなければならない。適切な光に露光(照射)されたフォトレジスト層の領域は、除去されなければならない。これらの領域は、第1および/または第2の不透明導電性領域を下に含まず、そのため、これらの領域にあるフォトレジスト層が、例えば透明導電性層から当該透明導電性層上の被覆されるべき後続の層への駆動電圧の印加を阻止するからである。フォトレジストを除去するためには、照射ステップ(露光)の後に、除去ステップ(即ち、現像ステップ)が続く。フォトレジストの照射された領域は、現像材料内では溶解性である。現像材料をフォトレジストに付与することによって、透明層から照射された領域が除去される。フォトレジストの照射されていない領域は、第1および第2の不透明導電性領域上に残存する。除去ステップ後、フォトレジスト材料で依然として被覆されている領域は、第1および/または第2の不透明導電性領域上のみとなる。適切な現像材料は、例えばAZ1518では、例えばAZ(商標)351B1:4、AZ(商標)726MIF、AZ(商標)400K1:4、またはAZ(商標)326MIFである。現像材料は、他のフォトレジスト材料では異なる。当業者であれば、本発明の範囲内で適切な照射波長および現像材料を選択できよう。或いは、フォトレジスト材料は、フォトレジスト材料を酸化させる酸素含有プラズマによってこれらの領域から除去されてもよい。このプロセスはアッシングと呼ばれ、ドライエッチングに類似する。または、フォトレジスト層の照射された(溶解性)領域を除去するステップは、ウェット化学リソグラフィまたはジェッティングプロセスによって行われる。これは、当然ながら、局所的に行わなければならないが、これには幾つかの選択肢が存在する。例えばシャドウマスクを用いたエッチング、または、局所プラズマツールを用いたエッチングがある。フォトレジストを除去する代替の方法では、または、前述した方法に追加して、フォトレジストを化学的に変化させてフォトレジストが基板に付着しなくなるようにする液体「レジストストリッパ」を適用してもよい。
光で露光(照射)されたフォトレジスト層の領域からフォトレジスト材料を除去した後、第1および/または第2の不透明導電性領域上の残存フォトレジスト材料は、透明層に接触している少なくとも第2の不透明導電性領域のエッジをまだ十分に被覆していない。したがって、フォトレジスト材料は、フォトレジスト材料を適切に軟化させて、透明層に接触している第2の不透明導電性領域(および最終的には第1の不透明導電性領域)のエッジの完全な被覆をもたらすリフロープロセスを開始するために、加熱される。「リフロー」との用語は、フォトレジスト層が、トポグラフィに沿って下方向に僅かに流れ始めることを意味する。(例えば適用されたフォトレジストの表面上の張力に依存して)適切なリフローを達成するためには、材料は、その粘度を下げ、したがって再び流体となるために加熱されなければならない。しかし、リフロープロセスのパラメータは、フォトレジスト材料のリフローを、第2の不透明導電性領域のエッジのみを被覆し、被覆が必要とされていない透明層の以前に洗浄された領域の被覆をしないよう制限するために適応されなければならない。有機エレクトロルミネッセントデバイス(OLED)の場合、透明層の任意の被覆は、OLEDの全体の輝度を減少することになる。したがって、第2の不透明導電性領域のエッジの被覆は、必要な程度に制限される。加熱は、数十分の継続時間の間、任意の適切な温度で行われて、第2の不透明導電性領域周りの、約1または数マイクロメートル程度の横方向の延長領域を被覆するのに適したリフローを達成する。この延長領域は、透明層に接触している第2の不透明導電性領域のエッジを十分に被覆する。一実施形態では、加熱するステップは、100℃超、好適には130℃超、さらにより好適には160℃超のピーク温度で行われる。これらの温度において、フォトレジスト材料は、適切なリフロー挙動を示す。一例として、加熱は、30分の継続時間の間、200℃で行われて、より一層適切なリフローを達成してもよい。別の実施形態では、加熱ステップは、第2の不透明導電性領域のエッジの周りの100nmを上回る、好適には最大で2μm、より好適には200nmと1μmの間の延長部で透明層の領域を被覆するのに適したフォトレジスト層のリフローを達成するために調節される。シャント線の場合の第2の不透明導電性領域の一般的な面積サイズは、約5μm×50cmであるが、将来は5μm×3mに拡張する可能性がある。約2μmのフォトレジスト層によって被覆される5μmの第2の不透明導電性領域の横方向の延長部は、フォトレジスト材料の連続する層として第2の材料領域を依然として被覆しつつ透明層上で最大数マイクロメートルまでリフローするのに適した十分なフォトレジスト材料を提供する。
リフロープロセスの完了後、存在している占有領域は、存在している層上に追加の層を堆積できるように安定化されなければならない。第2の不透明導電性領域のみならず、透明層上に僅かに延在している第2の不透明導電性領域のエッジを被覆しているフォトレジスト材料の、いわゆる硬化が、加熱温度未満の温度で行われる。フォトレジスト材料の硬化条件は、当業者には知られている。一実施形態では、フォトレジスト層の残存領域の硬化ステップは、処理時間を節約するために加熱ステップと同時に行われる。
別の実施形態では、方法は、第1の不透明導電性領域からフォトレジスト層を部分的に除去可能とするために、第1の不透明導電性領域を追加露光するステップをさらに含む。機能積層外の第1の不透明導電性領域は、電極に接触することを目的としており、したがって、フォトレジスト材料は、第1の不透明導電性領域のこれらの部分から除去されなければならない。一例として、追加の露光ステップは、露光されたフォトレジストを現像材料において溶解するために適切な波長を用いて、フォトレジスト側から第1の不透明導電性領域上のフォトレジスト材料の局所的なレーザ露光またはマスクを用いた露光によって行われる。しかし、後に形成される機能積層の一部としての第1の不透明導電性領域の領域は、第1の不透明導電性領域の少なくともエッジを電気的にパッシベートさせるためにフォトレジスト材料で依然として被覆されていなければならない。第1の不透明導電性領域上の露光されたフォトレジストを除去するために、追加の露光ステップは、除去ステップの前に行われる。現像材料を付与した場合、これらのフォトレジスト領域も、フォトレジストの照射された領域と同じステップ(除去ステップ)において除去される。
別の実施形態では、方法は、
−第1の積層、および、フォトレジスト層の残存領域上に、有機層を少なくとも含む第2の積層を堆積するステップと、
−有機薄膜デバイスを提供するために、第2の積層上に導電性層を堆積するステップと、をさらに含む。
第2の不透明導電性領域(および最終的に第1の不透明導電性領域)の被覆されたエッジは、特に、第1の電極としての導電性透明層と、第2の電極としての第2の積層上の導電性層との間で、第2の不透明導電性領域の鋭いエッジおよび/または鋭い輪郭を有する不規則な構造体を起因とする短絡を阻止する。第2の積層は、OLEDの場合、例えばエレクトロルミネッセント層である1つの有機層を含む。他の実施形態では、第2の積層は、電子輸送層、正孔輸送層、電子阻止層、正孔阻止層、(例えば有機発光分子を含む有機ホスト材料を含む)1以上のエレクトロルミネッセント層を含む層の群からの1以上の層をさらに含んでもよく、これらの層の適切な配列は、適用された材料および/または用途の種類に依存する。幾つかの適切な有機積層が当業者には知られている。OLEDデバイスでは、第1および/または第2の不透明導電性領域は、第1および/または第2の不透明導電性領域に高い伝導率を与えるために金属領域であることが好適である。
本発明はさらに、本発明に従って製造された有機薄膜デバイスにおける使用のための導電性コンポーネントに係り、当該導電性コンポーネントは、第1の電極となる少なくとも1つの透明導電性層と、第1の電極上に堆積された第1および第2の不透明導電性領域のパターンとを含む第1の積層で少なくとも部分的に被覆された透明基板と、第2の不透明領域、および、第1の電極に接触している第2の不透明導電性領域のエッジを少なくとも被覆する、電気的に絶縁性のフォトレジストレジスト材料から作られているフォトレジスト層とを含む。この導電性コンポーネントは、例えばOLEDデバイスまたは光起電デバイスである有機薄膜デバイスとは別個に商品化されてもよい。
本発明はさらに、本発明に従って製造された有機薄膜デバイスに係り、係る有機薄膜デバイスは、第1の電極となる少なくとも1つの透明導電性層と第1の電極上に堆積された第1および第2の不透明導電性領域のパターンとを含む第1の積層で少なくとも部分的に被覆された透明基板と、第2の不透明導電性領域、および、第1の電極に接触している第2の不透明導電性領域のエッジを少なくとも被覆する、電気的に絶縁性のフォトレジストレジスト材料から作られているフォトレジスト層と、好適には有機エレクトロルミネッセント層である有機層を少なくとも含む第2の積層と、第2の電極となる第2の積層上の導電性層とを含む。機能積層の一部としての第1の不透明導電性領域の場合、機能積層内の第1の不透明導電性領域の少なくともエッジもフォトレジスト材料によって被覆される。有機薄膜デバイスとは、少なくとも1つの有機層を含む薄膜の積層を有するデバイスを意味する。有機薄膜デバイスの例としては、有機光起電デバイスまたは有機エレクトロルミネッセントデバイスがある。有機デバイスは、大きく薄い領域を有するデバイスであり、低電圧で動作可能である。有機エレクトロルミネッセントデバイスは、ランバート(Lambertian)発光特性を有する高い輝度を提供する大面積光源である。有機薄膜デバイスの一実施形態では、第1の不透明導電性領域は、第1の電極または第2の電極の少なくとも1つを外部電源に接続する導体パッドである。電源は、約10ボルトである約数ボルト程度の駆動電圧を供給する任意の適切な電源であってよい。有機薄膜デバイスの別の実施形態では、第2の不透明導電性領域の少なくとも一部分は、第1の電極用のシャント線(またはメッシュ線)として配置される。シャント線は、限定された伝導率を有する導電性材料で作られた大面積電極全体に電流を分配することを支援する。このようなシャント線がなければ、印加された電圧は、電気接点から電極までの距離が大きくなるにつれて減少し、したがって、輝度も対応して下がる。数十センチメートルの長さを有する大面積光源の場合、シャント線は必須となる。
本発明のこれらのおよび他の態様は、以下に記載する実施形態を参照することにより明らかとなろう。
図1は、処理ステップ(a)−(e)を含む、自己整合プロセスにおいて不透明導電性領域を被覆する本発明による方法の一実施形態を示す。 図2は、本発明による方法ステップを示す。 図3は、本発明による有機エレクトロルミネッセントデバイスの一実施形態を示す。 図4は、基板を通して見た図において、(a)リフロープロセス前および(b)リフロープロセス後の第2の不透明導電性領域を示す。 図5は、(a)本発明の方法により、かつ、(b)外部マスクを用いたマスクプロセスを使用して、フォトレジスト材料によって被覆されたシャント線としての第2の不透明導電性領域を示す。
図1は、処理ステップ(a)−(e)を含む、自己整合プロセスにおいて不透明導電性領域を被覆する本発明による方法の一実施形態を示す。図1(a)は、基板1と、第1および第2の不透明導電性領域31、32が透明基板2上に堆積された透明導電性層2とを含む導電性コンポーネントを示す。本実施形態では、第1および第2の不透明導電性領域は、金属領域、例えばアルミニウム領域として配置される。第1の領域31は、後に仕上げられる有機エレクトロルミネッセントデバイスの電極の1つとしての導電性透明層2を、外部の電源に接触させて、有機エレクトロルミネセントデバイスを駆動する導体パッドとして配置される。このような導体パッドの一般的な厚さは500nmであり、プリントされた銀は1μmの厚さを有してもよい。不透明導電性領域としての第1の金属領域31は、蒸着されても、プリントされても、電気メッキされても、またはレーザアブレーションによってシートマスクから転写された材料によって堆積されてもよい。不透明導電性領域としての第2の金属領域32も、先に堆積された連続する金属層を構造化するためにレーザアブレーションによって、またはプリンティングによって用意されてもよい。さらに、被覆されるべき層/基板から短い距離に置かれるシートマスクからのレーザ金属転写(レーザによって誘起された局所熱による金属シートからの材料の蒸着)の場合、MSで示されるいわゆるサテライト金属構造体32が、所望通りに堆積された第2の金属領域32の付近に生じ得る。この特定の実施形態では、図1(a)に示される第2の金属領域32は、SLで示されるシャント線として配置される。所望の第2の金属領域32周りのサテライト構造体32、MSの数、場所、および寸法は様々であろう。寸法は非常に小さいため、これらの金属サテライトMSを起因とする短絡の発生を防ぐために、これらの金属サテライトMSをパッシベーションまたは絶縁層で排他的に被覆する外部マスクを用意することはできない。図1(b)に示されるように、有機エレクトロルミネッセントデバイスを仕上げるため、これらの金属サテライト32、MSだけでなく他の第1および第2の金属領域31、32を、これらの第1および第2の金属領域31、32上に堆積される層から絶縁するために、フォトレジスト材料からなるフォトレジスト層4が、第1および第2の金属領域31、32、並びに透明導電性層2上に堆積される。フォトレジスト層4の典型的な厚さは、1μmと2.5μmとの間である。使用に適したフォトレジスト材料は、例えばAZ1518、HPR504、およびその他多くの材料である。フォトレジスト材料(即ち、フォトレジスト)は、感光材料であり、2グループ、即ち、ポジ型とネガ型のフォトレジストに分類できる。ここでの方法に使用される材料は、ポジ型フォトレジスト4であり、基板1を通過した光5に露光されたフォトレジストの一部43が溶解性となるので、図1(c)+(d)に示されるように除去ステップにおいて除去できる。第1および第2の金属領域31、32は光5を通さないため、光5を反射するので、露光されていないフォトレジスト4の一部42は不溶解性のままであり、それらが堆積された場所である領域31、32に付着する。次に、第2の金属領域32および第1の金属領域31は、また、第1および第2の金属領域31、32上に堆積された任意のフォトレジスト材料4に対する個別のマスクの機能を果たす。同じ結果を達成するために外部マスクを設計し適用する必要はない。第1の金属領域31の場合、これらの金属領域31上のフォトレジスト層4の領域43は、第1の金属領域が電源に接触することを阻止かつ妨害するので、部分的に除去されなければならない。図1(c)に細い矢印によって示される、フォトレジスト層4側から当てられる追加の露光ステップCでは、フォトレジスト43に光が局所的に照射されて、当該フォトレジスト43は、溶解性となるため、基板2を介して照射されたフォトレジスト層4の領域43について既に説明した通りと同じ除去ステップにおいて除去することができる。後続のステップにおいてパッシベートされる第1の金属領域31のエッジは、この追加の露光ステップでは露光されない。追加の露光ステップCは、光5で露光されたフォトレジスト層43の除去ステップの前に、適切な波長を用いたレーザ露光によって行われてもよい。一例として、露光ステップは、HPR504フォトレジストの場合、青色405nm固体レーザによって行うことができる。この露光プロセスは、下に金属領域がないフォトレジスト領域に対する照射プロセスと同じフォトレジスト特性をもたらす。図1(d)は、露光されたフォトレジスト層43の除去ステップ後の層構造体を示す。第2の金属領域32、SL、MSと、第1の金属領域の非露光部分とは、残存フォトレジスト層42によって被覆され、これらの第1および第2の金属領域31、32によって引き起こされる短絡の発生が阻止される。しかし、透明導電性層2に接触している第1および第2の金属領域31、32のエッジもフォトレジスト材料によって被覆されなければならない。層構造体を30分間、200℃で加熱(ベーク)後、残存フォトレジスト層42は僅かにフロー可能となり、図1(d)および(e)に示されるように、エッジEを越えて延在する。理解を容易とするために、エッジEは、1つの第2の金属領域32にのみ示される。明示してはいないが、同じ臨界エッジEが、他の第1および第2の金属領域31、32においても存在する。
図2は、図1に対応する本発明による方法の一実施形態のステップを示し、透明基板1を提供するステップPから始まる。透明基板1は、好適には導電性層である少なくとも1つの透明層2と、透明層2上に堆積された第1および第2の金属領域31、32のパターンとを含む第1の積層で少なくとも部分的に覆われている。次に、少なくとも、第2の金属領域32を完全に被覆する電気的に絶縁性のフォトレジスト材料で作られているフォトレジスト層4を第1の積層上に堆積するステップDが続く。次に、第1の金属領域上の領域への追加の露光ステップCが、例えばこれらの領域をレーザ露光することにより行われ、その後、金属領域31、32が下にないフォトレジスト層4の領域43におけるフォトレジスト材料を現像するため適切な波長の光5でフォトレジスト層4を、透明基板1を介して、照射するステップ(IL)が続く。追加の露光ステップと基板を介する照射ステップとは、順序を入れ替えてもよいので、ステップCの前にステップILを実行してもよい。次に、プロセスは、フォトレジスト層4の照射または露光された領域を除去(=現像)するステップRが続き、次に、透明層2に接触している第2の金属領域32のエッジEを被覆するためフォトレジスト層4をリフローさせるように、少なくとも第2の金属領域32上に残存するフォトレジスト層4の領域42を加熱するステップBが続き、次に、フォトレジスト層4の残存領域42を硬化させるステップHが続く。発光可能な有機エレクトロルミネッセントデバイスを製造するために、方法は、さらに、第1の積層2、31、32およびフォトレジスト層4の残存領域42上に、有機エレクトロルミネッセント層を少なくとも含む第2の積層6を堆積するステップD−ELと、第2の積層6上に導電性層7を堆積するステップD−CLとを含んで、有機エレクトロルミネッセントデバイスELを提供する。
図3には、有機薄膜デバイスの一例として、有機エレクトロルミネッセントデバイス(OLED)が側面から概略的に示される。図2に示される方法により製造されるOLEDは、第1の電極となる少なくとも1つの透明導電性層2と、第1の電極2上に堆積される第1および第2の金属領域31、32のパターンとを含む第1の積層で少なくとも部分的に覆われている透明基板1と、第1の電極2に接触している第1および第2の金属領域31、32のエッジEと第2の金属領域32とを被覆する電気的に絶縁性のフォトレジストレジスト材料で作られているフォトレジスト層4と、有機エレクトロルミネッセント層を少なくとも含む第2の積層6と、第2の電極となる第2の積層6上の導電性層7とを含む。ここでは、第1の金属領域31は、第1の電極2または第2の電極7の少なくとも1つを外部電源8に接続する導体パッドとして配置される。電源は、約数ボルト程度の駆動電圧を供給する必要がある。高輝度を達成するために必要な電流は、発光領域のサイズに依存する。透明導電性材料はシート抵抗を有し、大面積OLEDでは目に見える電圧降下があるので、電流は、第2の金属領域32が第1の電極2用のシャント線SLとして主に配置されている大きい導電性透明層2全体に分配される。シャント線を含む大面積OLEDは、大きい照明面積に対しても均一な輝度を示す。一般的なOLEDは、有機層内に酸素および湿気が侵入することを阻止するようにカプセル化(シール)されなければならない。したがって、OLEDは、基板上にシールされるガラスまたは金属カバー蓋(最終的には、酸素および湿気を吸収するゲッタ材料をさらに含む)を含んでもよい。例えば薄膜カプセル化といった当業者に知られている他の技術も可能である。第2の電極への電気的接続は、背面から覆蓋または薄膜カプセル化を介して実現されてもよい。
図4は、(ここでは詳細に図示されていないが)基板を通して見た図において、(a)リフロープロセス前と(b)リフロープロセス後の第2の金属領域を示す。フォトレジスト材料が透明層の直接上にある領域からフォトレジスト材料が除去(R)された後、および、第2の金属領域32上に残存するフォトレジスト層をリフローさせる前は、残存フォトレジスト層42は基板側からは見えない。これは、第2の金属領域32のエッジEが覆われていないことに対応する。図4(a)を参照されたい。加熱ステップ後、第2の金属領域32上の残存フォトレジスト材料の一部が透明層2に流れ落ち、第2の金属領域32のエッジEを完全に被覆する。加熱ステップのパラメータは、エッジEを信頼高く被覆することができるように約数100nmから数マイクロメートル程度の、第2の金属領域32のエッジEまでの距離42bを有する特定の領域を被覆するようにフォトレジスト材料のリフローを達成するように適応される。
図5は、(a)本発明の方法による場合と、(b)外部マスクを用いたマスクプロセスを使用する場合とで、フォトレジスト材料42によって被覆されたOLEDデバイスのシャント線としての第2の金属領域32を示す。本発明に従いフォトレジスト層42を用いる第2の金属領域32の自己整合被覆プロセスによって、透明層2の被覆は、必要最小限の被覆領域42に制限できる。図5(a)を参照されたい。図5(b)に示されるように、外部マスクを適用する場合、第2の金属領域32の不規則な構造体に従うマスクを製造できないため、被覆領域42は著しく大きくなる。したがって、OLEDの発光に寄与しない被覆領域42がより大きいため、図5(b)によるOLEDの輝度全体は低い。
本発明は図面および上記記載において詳細に解説かつ説明されたが、このような解説および説明は、例示的と見なされるべきであって限定的ではない。本発明は、開示した実施形態に限定されない。開示した実施形態の他の変形は、請求に係る発明を実施する際に、図面、開示内容、添付の特許請求の範囲を検討することにより、当業者により理解および達成される。特許請求の範囲において、「含む」との用語は、他の要素またはステップを排除するものではなく、また、単数形として示されるものもそれが複数存在することを排除するものではない。特定の手段が相互に異なる従属請求項に記載されるという単なる事実がこれらの手段の組み合わせを有利に用いることができないことを示すものではない。特許請求の範囲における任意の参照符号は、範囲を限定するものと解釈されるべきではない。
参照符号
1 基板
2 透明層、好適には導電性層(第1の電極)
31 第1の不透明導電性領域
32 第2の不透明導電性領域
4 フォトレジスト層
41 第1の不透明導電性領域上のフォトレジスト層
42 不透明導電性領域が下にあるフォトレジスト層の領域
42b 第2の不透明導電性領域のエッジと、加熱ステップ後の透明層上にリフローされたフォトレジスト層領域の外側エッジとの間の距離
43 不透明導電性領域が下にないフォトレジスト層の領域
5 フォトレジスト層を現像するための光
6 少なくとも有機エレクトロルミネッセント層を含む第2の積層
7 導電性層、第2の電極
8 外部電源
9 エレクトロルミネッセント光

CC 導電性コンポーネント
EL 有機エレクトロルミネッセントデバイス
E 透明層2に接触している第2の不透明導電性領域31のエッジ
SL シャント線
MS 不透明導電性サテライト(図面では金属サテライト)
P 提供ステップ
D 堆積ステップ
C 追加露光ステップ
IL 照射ステップ
R 除去ステップ
B 加熱ステップ
H 硬化ステップ
DP 第2の不透明導電性領域のパターンの堆積
D−EL 第1の積層および残存フォトレジスト層上への第2の積層の堆積
D−CL 第2の積層上への導電性層の堆積

Claims (11)

  1. 自己整合プロセスにおいて不透明導電性領域を被覆する方法であって、
    導電性層である少なくとも1つの透明層と、前記透明層上に堆積された第1および第2の不透明導電性領域のパターンとを含む第1の積層で少なくとも部分的に被覆された透明基板を提供するステップと、
    前記第1の積層上に、少なくとも前記第2の不透明導電性領域を完全に被覆する電気的に絶縁性のフォトレジスト材料で作られているフォトレジスト層を堆積するステップと、
    不透明導電性領域が下にない前記フォトレジスト層の領域において前記フォトレジスト材料を溶解性とするために、適切な波長の光で前記フォトレジスト層を、前記透明基板を介して、照射するステップと、
    前記フォトレジスト層の溶解性の領域を除去するステップと、
    前記透明層に接触する前記第2の不透明導電性領域のエッジを被覆するように前記フォトレジスト層をリフローさせるため、少なくとも前記第2の不透明導電性領域上に残存する前記フォトレジスト層の領域を加熱するステップと、
    前記フォトレジスト層の前記残存領域を硬化するステップと、
    を含む、方法。
  2. 前記フォトレジスト層を堆積するステップは、スリットコーティング、スピンコーティング、スロットダイコーティング、インクジェットプリンティング、スクリーンプリンティング、グラビアまたはフレキソプリンティングによって行われることを特徴とする、請求項1に記載の方法。
  3. 前記フォトレジスト層を堆積するステップは、前記第2の不透明導電性領域および前記透明層の一部の上に前記フォトレジスト層を適合スリットコーティング、スクリーンプリンティング、インクジェットプリンティング、グラビアまたはフレキソプリンティングによって、局所的にプリントすることにより行われることを特徴とする、請求項1または2に記載の方法。
  4. 前記第1の不透明導電性領域から前記フォトレジスト層を部分的に除去可能とするために、前記第1の不透明導電性領域を追加露光するステップをさらに含むことを特徴とする、請求項1乃至3の何れか一項に記載の方法。
  5. 前記追加露光ステップは、前記フォトレジスト層側からレーザまたはマスクを用いた露光によって行われることを特徴とする、請求項4に記載の方法。
  6. 前記第2の不透明導電性領域のパターンの堆積は、前記透明層上への直接の第2の不透明導電性領域のレーザ堆積若しくはプリンティングパターンによって、および/または、レーザアブレーション若しくはエッチングを用いて、前記透明層上に堆積された第2の不透明導電性層から第2の不透明導電性材料を局所的に除去することにより、行われることを特徴とする、請求項1乃至5の何れか一項に記載の方法。
  7. 前記フォトレジスト層の現像された領域を除去するステップは、ウェット化学レジスト剥離プロセスによって行われることを特徴とする、請求項1乃至6の何れか一項に記載の方法。
  8. 前記加熱するステップは、100℃超のピーク温度で行われることを特徴とする、請求項1乃至7の何れか一項に記載の方法。
  9. 前記加熱ステップの継続時間は、前記第2の不透明導電性領域の前記エッジの周りの100nmを上回る延長部で前記透明層の領域を被覆するのに適した前記フォトレジスト層のリフローを達成するために調節されることを特徴とする、請求項8に記載の方法。
  10. 前記フォトレジストの前記残存領域を硬化するステップは、前記加熱ステップと同時に行われることを特徴とする、請求項1乃至9の何れか一項に記載の方法。
  11. 前記第1の積層、および、前記フォトレジスト層の前記残存領域上に、有機層を少なくとも含む第2の積層を堆積するステップと、
    有機薄膜デバイスを提供するために、前記第2の積層上に導電性層を堆積するステップと、
    をさらに含むことを特徴とする、請求項1乃至10の何れか一項に記載の方法。
JP2013525382A 2010-08-23 2011-07-29 不透明導電性領域の自己整合被覆 Active JP5857051B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10173728.6 2010-08-23
EP10173728 2010-08-23
PCT/IB2011/053382 WO2012025847A1 (en) 2010-08-23 2011-07-29 Self-aligned coverage of opaque conductive areas

Publications (2)

Publication Number Publication Date
JP2013541804A JP2013541804A (ja) 2013-11-14
JP5857051B2 true JP5857051B2 (ja) 2016-02-10

Family

ID=44534519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525382A Active JP5857051B2 (ja) 2010-08-23 2011-07-29 不透明導電性領域の自己整合被覆

Country Status (7)

Country Link
US (1) US8865394B2 (ja)
EP (1) EP2609641B1 (ja)
JP (1) JP5857051B2 (ja)
KR (1) KR101972176B1 (ja)
CN (1) CN103053044B (ja)
TW (1) TWI545818B (ja)
WO (1) WO2012025847A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109218B4 (de) 2012-09-28 2018-06-28 Osram Oled Gmbh Verfahren zum Herstellen einer optoelektronischen Baugruppe und optoelektronische Baugruppe
EP2736076A1 (en) 2012-11-23 2014-05-28 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for manufacturing a layered product
EP2929417A4 (en) 2012-12-07 2016-07-20 3M Innovative Properties Co METHOD FOR PRODUCING TRANSPARENT CONDUCTORS ON A SUBSTRATE
WO2015173965A1 (ja) 2014-05-16 2015-11-19 パイオニア株式会社 発光装置
JPWO2016185908A1 (ja) * 2015-05-15 2018-03-01 住友化学株式会社 基材の製造方法及び有機el素子
CN105172324B (zh) 2015-09-24 2017-11-07 京东方科技集团股份有限公司 一种印刷网版及封框胶的印刷方法
KR102602193B1 (ko) * 2016-08-12 2023-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
FI128685B (en) * 2016-09-27 2020-10-15 Teknologian Tutkimuskeskus Vtt Oy Layered device and its manufacturing method
FR3059940B1 (fr) * 2016-12-12 2021-03-19 Commissariat Energie Atomique Procede de formation d'un empilement et empilement
US10147606B2 (en) * 2017-03-07 2018-12-04 Micron Technology, Inc. Methods of forming semiconductor device structures including linear structures substantially aligned with other structures
WO2019061171A1 (en) * 2017-09-28 2019-04-04 Goertek. Inc MICRO-LED TRANSFER METHOD, MANUFACTURING METHOD, AND DISPLAY DEVICE
KR102535148B1 (ko) * 2018-07-18 2023-05-22 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
EP3664586A1 (en) * 2018-12-03 2020-06-10 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Differential heating in the manufacture of a curved electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267964B1 (ko) * 1998-07-20 2000-10-16 구자홍 유기 이엘(el) 디스플레이 패널 및 그 제조 방법
JP3910864B2 (ja) * 2002-03-04 2007-04-25 ローム株式会社 有機el表示パネルおよびその製造方法
JP3880568B2 (ja) * 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
US8987808B2 (en) 2006-03-29 2015-03-24 Cambridge Enterprise Limited Thin film transistor with accurately aligned electrode patterns and electronic device(s) that include same
JP4897438B2 (ja) * 2006-11-21 2012-03-14 イヅミ工業株式会社 摩擦圧接装置
JP4968967B2 (ja) * 2007-03-30 2012-07-04 パイオニア株式会社 発光装置
WO2010034815A1 (en) 2008-09-25 2010-04-01 Imec Method for forming self-aligned electrodes
WO2010038181A1 (en) * 2008-10-02 2010-04-08 Philips Intellectual Property & Standards Gmbh Oled device with covered shunt line

Also Published As

Publication number Publication date
US20130146859A1 (en) 2013-06-13
EP2609641A1 (en) 2013-07-03
CN103053044B (zh) 2016-07-13
TW201214829A (en) 2012-04-01
US8865394B2 (en) 2014-10-21
KR101972176B1 (ko) 2019-04-24
EP2609641B1 (en) 2017-09-06
WO2012025847A1 (en) 2012-03-01
KR20130106827A (ko) 2013-09-30
TWI545818B (zh) 2016-08-11
JP2013541804A (ja) 2013-11-14
CN103053044A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
JP5857051B2 (ja) 不透明導電性領域の自己整合被覆
US20200006696A1 (en) Light-emitting device
WO2016176956A1 (zh) 有机发光显示面板及其制备方法、显示装置
US7622899B2 (en) Organic electroluminescence display and method of fabricating the same
TWI634686B (zh) 疏水性堤部
US20120302003A1 (en) Double self-aligned metal oxide tft
US9159925B2 (en) Process for imprint patterning materials in thin-film devices
JP2003347045A (ja) 基板上に作製される複数のデバイスを封入する方法および電子デバイス
JP2009004347A (ja) 有機el表示素子の製造方法及び有機el表示素子
JP2006073993A (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ
CN110767845B (zh) 显示面板及其制作方法
CN106847704A (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
KR101791299B1 (ko) 롤투롤 연속 공정을 통한 보조전극을 포함하는 전극의 제조방법, 이에 따라 제조되는 전극 및 이를 포함하는 전자소자
JP2014512075A (ja) 表面の平坦化
KR101271850B1 (ko) 유기 발광 표시장치의 제조방법
CN103190201B (zh) 有机el面板及其制造方法
CN111524953B (zh) 显示基板及其制作方法、显示装置
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
JP6877345B2 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP2006202961A (ja) 印刷パターンを用いた処理方法及び印刷パターンの製造装置
WO2012096006A1 (ja) 照明用有機el素子およびその製造方法
EP2784840B1 (en) Method of manufacturing an organic device
JP2004288469A (ja) パターニングされた薄膜を有する基板の製造方法および基板、ならびに有機el素子の製造方法および有機el素子
JP2017054685A (ja) 基板の製造方法及び有機elデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140724

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5857051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250