JP5851928B2 - 半導体スイッチ及び半導体スイッチの制御方法 - Google Patents

半導体スイッチ及び半導体スイッチの制御方法 Download PDF

Info

Publication number
JP5851928B2
JP5851928B2 JP2012105969A JP2012105969A JP5851928B2 JP 5851928 B2 JP5851928 B2 JP 5851928B2 JP 2012105969 A JP2012105969 A JP 2012105969A JP 2012105969 A JP2012105969 A JP 2012105969A JP 5851928 B2 JP5851928 B2 JP 5851928B2
Authority
JP
Japan
Prior art keywords
semiconductor switch
gate
transistors
gate voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012105969A
Other languages
English (en)
Other versions
JP2013236165A (ja
Inventor
林 祐輔
林  祐輔
雅人 加賀
雅人 加賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Facilities Inc
Original Assignee
NTT Facilities Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Facilities Inc filed Critical NTT Facilities Inc
Priority to JP2012105969A priority Critical patent/JP5851928B2/ja
Publication of JP2013236165A publication Critical patent/JP2013236165A/ja
Application granted granted Critical
Publication of JP5851928B2 publication Critical patent/JP5851928B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、半導体スイッチ及び半導体スイッチの制御方法に関する。
交流から直流への変換損失を低減するために、直流の給電システムが提案されている(例えば下記の特許文献1を参照)。こうした直流の給電システムにおいて、電源と負荷とを繋ぐ電線の間に半導体スイッチを設けて、電源から負荷への給電経路を可変とすることも提案されてきている。
落雷や機器の故障等により過電流が発生した場合には、半導体スイッチを遮断して過電流が下流のシステムに流れ込まないようにする必要があり、さらに半導体スイッチの耐圧は、半導体スイッチが接続するシステムの設計に応じて適宜設定される必要がある。このように、耐圧の幅を可変とするために、例えば半導体スイッチにSiC−SIT(シリコンカーバイド静電誘導トランジスタ)を用いることが考えられる。
特開2005−251702号公報
SiC−SITは、ゲート電圧を制御することで、その耐圧をある範囲内で任意に調整することができる。しかしながら、SiC−SITの耐圧は、そのゲート電圧に非常に敏感であり、安定的に制御するためには更なる研究が必要とされている。また、SiCは研究段階の半導体材料であり、未だ低コストで導入することは困難である。
本発明は上記課題に鑑みて為されたものであって、その目的は、過電流を遮断する際に生じる過電圧をシステムが要求する範囲内に制御することができる半導体スイッチ及び半導体スイッチの制御方法を提供することにある。
上記目的を達成するために、本発明に係る半導体スイッチは、電線を接続する半導体スイッチであって、直列に接続された電圧制御型の複数のトランジスタと、前記複数のトランジスタのゲート電極にそれぞれゲート電圧を印加して、前記複数のトランジスタのそれぞれの導通と切断を制御する複数のゲートドライバと、前記複数のゲートドライバに印加するゲート電圧を指示する制御回路と、前記電線に流れる電流を検出する電流センサと、前記複数のトランジスタのうち切断の対象とするトランジスタを設定する設定手段と、を含み、前記制御回路は、前記電流センサにより検出された電流が閾値以上又は閾値を上回る場合に、前記設定手段により設定された切断の対象とするトランジスタのゲートドライバに、切断に対応したゲート電圧を入力するように指示することを特徴とする。
また、本発明の一態様では、前記制御回路は、前記電流センサにより検出された電流が閾値以上又は閾値を上回る場合を除いては、前記複数のトランジスタのそれぞれのゲートドライバに、導通に対応したゲート電圧を入力するように指示することとしてよい。
また、本発明の一態様では、前記複数のゲートドライバはそれぞれ、対応する前記複数のトランジスタのいずれかに、導通に対応したゲート電圧、又は切断に対応したゲート電圧の一方を印加し、前記導通に対応したゲート電圧と、前記切断に対応したゲート電圧は、前記複数のトランジスタ間で等しいこととしてよい。
また、本発明の一態様では、前記設定手段は、前記複数のトランジスタのうちを最も耐圧の大きいトランジスタを少なくとも切断の対象に設定することとしてよい。
また、本発明の一態様では、前記複数のトランジスタはそれぞれ、MOSFETであることとしてよい。
また、本発明に係る半導体スイッチの制御方法は、電線を接続する半導体スイッチの制御方法であって、前記半導体スイッチは、直列に接続された電圧制御型の複数のトランジスタと、前記複数のトランジスタのゲート電極にそれぞれゲート電圧を印加して、前記複数のトランジスタのそれぞれの導通と切断を制御する複数のゲートドライバと、前記複数のゲートドライバに印加するゲート電圧を指示する制御回路と、前記電線に流れる電流を検出する電流センサと、を備え、前記複数のトランジスタのうち切断の対象とするトランジスタを設定する設定ステップと、前記制御回路が、前記電流センサにより検出された電流が閾値以上又は閾値を上回る場合に、前記設定ステップで設定された切断の対象とするトランジスタのゲートドライバに、切断に対応したゲート電圧を入力するように指示するステップと、を含むことを特徴とする。
本発明の一態様によれば、半導体スイッチを電圧制御型の複数のトランジスタを用いて構成し、個々のトランジスタの導通および切断の状態を制御することにより様々な耐圧を実現することで、過電流を遮断する際に生じる過電圧をシステムが要求する範囲内に制御することができる。
給電システムのシステム構成の一例を示す図である。 半導体スイッチユニットの構成図の一例である。 プロファイル情報の一例を示す図である。 電流値Idの時間変化、MOSFETの電圧Vdの時間変化、ゲート電圧Vgの時間変化の関係を説明する図である。 半導体スイッチユニットの構成図の一例である。 プロファイル情報の一例を示す図である。 プロファイル情報の一例を示す図である。 半導体スイッチユニット(比較例)の構成図の一例である。 電流値Idの時間変化、SiC−SITの電圧Vdの時間変化、ゲート電圧Vgの時間変化の関係を説明する図である。
以下、本発明を実施するための実施の形態(以下、実施形態という)を、図面に従って説明する。
図1には、本実施形態に係る半導体スイッチ10を含む給電システム1のシステム構成の一例を示した。図1に示されるように、給電システム1は、直流電源2A,2B,2Cと、給電線5A,5B,5C,5D,5E,5Fと、DC/DCコンバータ3A,3B,3Cと、半導体スイッチ10A,10B,10C,10D,10E,10Fと、負荷100(負荷群100A,100B,100C)と、を含む。
給電線5Aは、直流電源2Aから負荷群100Aに給電する電線であり、給電線5A上に半導体スイッチ10Aが設けられる。給電線5Bは、直流電源2Bから負荷群100Bに給電する電線であり、給電線5B上に半導体スイッチ10Bが設けられる。給電線5Cは、直流電源2Cから負荷群100Cに給電する電線であり、給電線5C上に半導体スイッチ10Cが設けられる。給電線5Dは、給電線5Aと給電線5Bを接続する電線であり、給電線5D上に半導体スイッチ10DとDC/DCコンバータ3Aが直列に設けられる。給電線5Eは、給電線5Bと給電線5Cを接続する電線であり、給電線5E上に半導体スイッチ10EとDC/DCコンバータ3Bが直列に設けられる。給電線5Fは、給電線5Aと給電線5Cを接続する電線であり、給電線5F上に半導体スイッチ10FとDC/DCコンバータ3Cが直列に設けられる。
例えば、直流電源2AをDC48Vの電源、直流電源2BをDC380Vの電源、直流電源2CをDC600Vの電源とした場合に、半導体スイッチ10AはDC48Vの耐圧のスイッチ、半導体スイッチ10BはDC384Vの耐圧のスイッチ、半導体スイッチ10CはDC600Vの耐圧のスイッチ、半導体スイッチ10DはDC48Vの耐圧のスイッチ、半導体スイッチ10EはDC384Vの耐圧のスイッチ、半導体スイッチ10FはDC600Vの耐圧のスイッチであることとしてよい。
以下、直流電源2A,2B,2Cにそれぞれ共通する内容については直流電源2、給電線5A,5B,5C,5D,5E,5Fにそれぞれ共通する内容については給電線5、DC/DCコンバータ3A,3B,3Cにそれぞれ共通する内容についてはDC/DCコンバータ3、半導体スイッチ10A,10B,10C,10D,10E,10Fにそれぞれ共通する内容については半導体スイッチ10と表記する。
直流電源2は、例えば交流電源をAC/DCコンバータ、絶縁型のDC/DCコンバータにより直流電源に変換した電源ユニットにより構成してもよいし、太陽光パネルや蓄電池から出力される電力を所定の直流電力に変換して出力する電源ユニットにより構成してもよいし、それらの組み合わせにより構成してもよい。例えば、直流電源2の給電電圧は380Vとしてよい。
半導体スイッチ10は、直流電源2A〜2Cの状態、負荷100の状態、過電流等の異常の発生に応じて、接続と遮断を制御するスイッチであり、例えば過電流が流れた場合には、他の給電線5や負荷100に過電流が流れないようにスイッチをOFF(切断)する機能を有する。ここで、半導体スイッチ10には、要求される耐圧が異なることがあり、半導体スイッチ10は、要求される耐圧に応じたプロファイルを柔軟に設定可能とした点を特徴とする。以下、半導体スイッチ10の具体的構成について説明する。
図2には、半導体スイッチ10の構成図の一例を示した。図2に示されるように、半導体スイッチ10は、リアクトルL、電流センサCT、MOSFET12−1〜12−5、MOSFET12−1〜12−5のそれぞれのゲートドライバ14−1〜14−5、ON/OFFプロファイル入力部16、制御回路18を含む。
リアクトルLは、例えばコイルを含み、半導体スイッチ10に過電流が流れる際の電流時間変化率を抑制する働きがあり、電流センサによる過電流検出時間と、制御回路から出力される指令値の伝送遅れと、ゲートドライバが電界効果トランジスタを駆動するまでに要する時間の間に、電流が半導体スイッチで遮断不能な値に増加することを防止する。
電流センサCTは、半導体スイッチ10に流れる電流値を計測する機能を有し、計測された電流値(アナログ信号、デジタル信号のいずれでもよい)を制御回路18に出力する。
MOSFET12−1〜12−5は、リアクトルLと電流センサCTとの間に直列接続して設けられる複数の電界効果型トランジスタ(例えばSi−MOSFETとしてよい)である。本実施形態では、リアクトルLから電流センサCTに向かって、MOSFET12−1〜12−5のドレイン電極とソース電極を順に直列接続することとするが、直列接続の順序はこれに限られず他の順序であってもよい。また、本実施形態では、MOSFET12−1〜12−4の耐圧をV1(例えば30V)、MOSFET12−5の耐圧をV2(例えば600V)と構成する例を説明するが、MOSFET12−1〜12−5の耐圧はそれぞれ同じとしてもよいし、異なることとしてもよい。例えば、1つのMOSFETの耐圧をベースとする値に基づいて選択し、他のMOSFETを設定したい耐圧の幅に基づいて選択すれば、必要なMOSFETの数を最小化することができる。もちろん、MOSFETの数は、5つに限られず、他の数としても構わない。
ゲートドライバ14−1〜14−5はそれぞれMOSFET12−1〜12−5のゲート電極と接続され、接続されたゲート電極にゲート電圧を印加する機能を有する。本実施形態では、ゲートドライバ14−i(i=1〜5のいずれかの整数)は、MOSFET12−iをON(導通)する場合には、ゲート電圧Vg=Vg0とし、MOSFET12−iをOFF(遮断)する場合には、ゲート電圧Vg=Vg1とすることとしてよい。
ON/OFFプロファイル入力部16は、半導体スイッチ10の耐圧を決定するプロファイル情報を制御回路18に入力する機能を有する。例えば、ON/OFFプロファイル入力部16は、半導体スイッチ10を構成するMOSFET12−1〜12−5のうち、過電流が流れた場合にOFFするMOSFETを指定したプロファイル情報を選択し、選択したプロファイル情報を制御回路18に出力する。ON/OFFプロファイル入力部16は、例えば、ユーザから入力された情報に基づいて、プロファイル情報を選択することとしてもよいし、他のデバイスから受け付けたデータに基づいて、プロファイル情報を選択することとしてもよい。
図3には、プロファイル情報の一例を示した。図3に示されるように、プロファイル情報をそれぞれ識別するプロファイルIDに関連付けて、合計耐圧、MOSFET12−1〜12−5のそれぞれのON又はOFFの指定情報が記憶される。ここで、例えば600V以下の合計耐圧が要求される場合には、プロファイルID「E」を選択し、670Vの合計耐圧が要求される場合には、プロファイルID「C」を選択し、720V以上の合計耐圧が要求される場合には、プロファイルID「A」を選択することとしてよい。なお、プロファイル情報では、MOSFETのうち耐圧が最大のものを少なくともOFFとするように設定してもよい。
なお、MOSFET12−1の耐圧=Q1,MOSFET12−2の耐圧=Q2,MOSFET12−3の耐圧=Q3,MOSFET12−4の耐圧=Q4,MOSFET12−5の耐圧=Q5とした場合に、図3におけるプロファイルID「A」の場合の耐圧VdA=Q1+Q2+Q3+Q4+Q5、プロファイルID「B」の場合の耐圧VdB=Q2+Q3+Q4+Q5、プロファイルID「C」の場合の耐圧VdC=Q3+Q4+Q5、プロファイルID「D」の場合の耐圧VdD=Q4+Q5、プロファイルID「E」の場合の耐圧VdE=Q5となる。
制御回路18は、電流センサCTから入力された電流値Id、ON/OFFプロファイル入力部16から入力されたプロファイル情報に基づいて、ゲートドライバ14−1〜14−5にゲート電圧の制御信号を出力する。そして、ゲートドライバ14−1〜14−5は、制御回路18から入力された制御信号に基づいて、MOSFET12−1〜12−5にゲート電圧を印加する。
例えば、制御回路18は、電流センサCTから入力された電流値Idが所定の閾値(Ith)以上の(又はより大きい)場合に、過電流が発生したと判定し、ON/OFFプロファイル入力部16から入力されたプロファイル情報に基づいてMOSFET12−1〜12−5のうち、OFFするMOSFETに対してVg=Vg1を入力するように、対応するゲートドライバに指示する。このとき、制御回路18は、ONからOFFに切り替えるMOSFETのゲートドライバにのみ、Vg=Vg1を入力する旨の制御信号を送信することとしてもよいし、ONのままのMOFETのゲートドライバにはVg=Vg0、ONからOFFに切り替えるMOSFETのゲートドライバにはVg=Vg1とする制御信号を送信することとしてもよい。
図4には、電流値Idの時間変化、MOSFET12−1〜12−5の電圧Vdの時間変化、ゲート電圧Vgの時間変化の関係を説明する図を示した。図4における(A)は、電流値Idを縦軸、時間(T)を横軸としており、図4における(B)は、電圧Vdを縦軸、時間(T)を横軸としており、図4における(C)は、ゲート電圧Vgを縦軸、時間(T)を横軸としている。
ここで、図4(A)に示されるように、電流値Idが閾値(Ith)を超える(又は以上となる)と、制御回路18は、設定されたプロファイル(A〜E)に基づいて、OFFとするMOSFETのゲートドライバに図4(C)に示されるようなゲート電圧を出力するように指示する。これにより、図4(B)に示されるように、MOSFET12−1〜12−5の電圧Vdは、設定されたプロファイル(A〜E)に応じた電圧に制御されることとなる。
もちろん、半導体スイッチ10の構成は図2に示した態様に限定されるものではなく、図5に示されるように、N(任意の自然数)個のトランジスタ(例えばMOSFET)を用いて半導体スイッチ10を構成することとしてよい。ここで、トランジスタ100−i(i=1〜Nの任意の数)の耐圧=Qiとする場合に、プロファイルPj(j=1〜Nの任意の数)を、図6に示されるON/OFFプロファイル情報に基づいて設定することとしてよい。このとき、プロファイルPjの耐圧Vdjは以下の式(1)に基づいて算出することとしてよい。
Figure 0005851928
また、図7には、N=7、Q1〜Q7=100Vとする場合のプロファイルP1〜P7の一例を示した。この場合に、DC600Vの電線に接続するスイッチ(半導体スイッチ10C,10F)を構成する場合にはプロファイルP1、DC380Vのスイッチ(半導体スイッチ10B,10E)を構成する場合にはプロファイルP4、DC48Vのスイッチ(半導体スイッチ10A,10D)を構成する場合にはプロファイルP7を設定することとしてよい。
以下、本発明の比較例として、SiC−SIT(シリコンカーバイド静電誘導トランジスタ)20を用いた半導体スイッチ11の例を示す。
図8には、半導体スイッチ11の構成図の一例を示した。図8に示されるように、半導体スイッチ11は、リアクトルL、電流センサCT、SiC−SIT20、ゲートドライバ22、ゲート電圧プロファイル入力部24、制御回路26を含む。
図9には、電流値Idの時間変化、SiC−SIT20の電圧Vdの時間変化、ゲート電圧Vgの時間変化との対応関係を説明する図を示した。図9における(A)は、電流値Idを縦軸、時間(T)を横軸としており、図9における(B)は、電圧Vdを縦軸、時間(T)を横軸としており、図9における(C)は、ゲート電圧Vgを縦軸、時間(T)を横軸としている。
SiC−SIT20は、図9(B),(C)に示されるように、ゲート電圧を制御することにより、複数の耐圧を実現することができるスイッチ素子である。
ここで、図9(A)に示されるように、電流値Idが閾値(Ith)を超える(又は以上となる)と、制御回路26は、設定されたプロファイル(A〜E)に基づいてゲート電圧の波形を選択し、ゲートドライバに選択した波形のゲート電圧を出力するように指示する。これにより、図9(B)に示されるように、SiC−SIT20の電圧Vdは、設定されたプロファイル(A〜E)に応じた電圧に制御されることとなる。
しかしながら、SiC−SIT20を用いた場合には、複数のプロファイルを設定可能とすると、ゲート電圧のプロファイルの間隔が狭くなり、ゲート電圧を安定的に制御することが困難となり、また、設定可能な耐圧の幅もSiC−SIT20の特性によって制限されてしまう。
一方で、本願発明による半導体スイッチ10によれば、任意の耐圧の複数のMOSFETを直列に組み合わせることで幅広い遮断電圧を実現することができる。さらに、SiC−SIT20のようにゲート電圧をアナログ波形で制御することなく、MOSFETのON/OFFのみを制御するようにすることで、素子を安定動作させるとともに、応答速度も向上させることができる。
なお、本発明は上記の実施形態に限定されるものではなく、この分野の通常の知識を有する当業者によって多様な変更、変形又は置換が可能であることはもちろんである。
例えば、上記の実施形態では、トランジスタにMOSFETを利用した例を説明したが、IGBT等の他の電圧制御型のトランジスタを用いることとしてもよいのはもちろんである。
1 給電システム、2A〜2C 直流電源、3A〜3C DC/DCコンバータ、5A〜5F 給電線、10A〜10F 半導体スイッチ、L リアクトル、CT 電流センサ、12−1〜12−5 MOSFET、14−1〜14−5 ゲートドライバ、16 ON/OFFプロファイル入力部、18 制御回路、21 半導体スイッチ、20 SiC−SIT、22 ゲートドライバ、24 ゲート電圧プロファイル入力部、26 制御回路、100−1〜N トランジスタ。

Claims (6)

  1. 電線を接続する半導体スイッチであって、
    直列に接続された電圧制御型の複数のトランジスタと、
    前記複数のトランジスタのゲート電極にそれぞれゲート電圧を印加して、前記複数のトランジスタのそれぞれの導通と切断を制御する複数のゲートドライバと、
    前記複数のゲートドライバに印加するゲート電圧を指示する制御回路と、
    前記電線に流れる電流を検出する電流センサと、
    前記複数のトランジスタのうち切断の対象とするトランジスタを設定する設定手段と、を含み、
    前記制御回路は、前記電流センサにより検出された電流が閾値以上又は閾値を上回る場合に、前記設定手段により設定された切断の対象とするトランジスタのゲートドライバに、切断に対応したゲート電圧を入力するように指示する
    ことを特徴とする半導体スイッチ。
  2. 前記制御回路は、前記電流センサにより検出された電流が閾値以上又は閾値を上回る場合を除いては、前記複数のトランジスタのそれぞれのゲートドライバに、導通に対応したゲート電圧を入力するように指示する
    ことを特徴とする請求項1に記載の半導体スイッチ。
  3. 前記複数のゲートドライバはそれぞれ、対応する前記複数のトランジスタのいずれかに、導通に対応したゲート電圧、又は切断に対応したゲート電圧の一方を印加し、
    前記導通に対応したゲート電圧と、前記切断に対応したゲート電圧は、前記複数のトランジスタ間で等しい
    ことを特徴とする請求項1又は2に記載の半導体スイッチ。
  4. 前記設定手段は、前記複数のトランジスタのうちを最も耐圧の大きいトランジスタを少なくとも切断の対象に設定する
    ことを特徴とする請求項1乃至3のいずれかに記載の半導体スイッチ。
  5. 前記複数のトランジスタはそれぞれ、MOSFETである
    ことを特徴とする請求項1乃至4のいずれかに記載の半導体スイッチ。
  6. 電線を接続する半導体スイッチの制御方法であって、
    前記半導体スイッチは、
    直列に接続された複数のトランジスタと、
    前記複数のトランジスタのゲート電極にそれぞれゲート電圧を印加して、前記複数のトランジスタのそれぞれの導通と切断を制御する複数のゲートドライバと、
    前記複数のゲートドライバに印加するゲート電圧を指示する制御回路と、
    前記電線に流れる電流を検出する電流センサと、を備え、
    前記複数のトランジスタのうち切断の対象とするトランジスタを設定する設定ステップと、
    前記制御回路が、前記電流センサにより検出された電流が閾値以上又は閾値を上回る場合に、前記設定ステップで設定された切断の対象とするトランジスタのゲートドライバに、切断に対応したゲート電圧を入力するように指示するステップと、を含む
    ことを特徴とする半導体スイッチの制御方法。
JP2012105969A 2012-05-07 2012-05-07 半導体スイッチ及び半導体スイッチの制御方法 Expired - Fee Related JP5851928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012105969A JP5851928B2 (ja) 2012-05-07 2012-05-07 半導体スイッチ及び半導体スイッチの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012105969A JP5851928B2 (ja) 2012-05-07 2012-05-07 半導体スイッチ及び半導体スイッチの制御方法

Publications (2)

Publication Number Publication Date
JP2013236165A JP2013236165A (ja) 2013-11-21
JP5851928B2 true JP5851928B2 (ja) 2016-02-03

Family

ID=49761958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012105969A Expired - Fee Related JP5851928B2 (ja) 2012-05-07 2012-05-07 半導体スイッチ及び半導体スイッチの制御方法

Country Status (1)

Country Link
JP (1) JP5851928B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547464B1 (ko) * 2019-03-05 2023-06-23 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전원 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583423A (ja) * 1981-06-30 1983-01-10 Toshiba Corp 直列接続スイツチの点検回路
JP2000049581A (ja) * 1998-07-27 2000-02-18 Hitachi Ltd 半導体電力変換装置
JP3932841B2 (ja) * 2001-08-29 2007-06-20 株式会社日立製作所 半導体電力変換装置
JP5407349B2 (ja) * 2009-01-15 2014-02-05 ダイキン工業株式会社 スイッチ回路
JP5464323B2 (ja) * 2009-05-27 2014-04-09 トヨタ自動車株式会社 コンバータ制御装置

Also Published As

Publication number Publication date
JP2013236165A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP6196984B2 (ja) 半導体装置制御器
US11469756B2 (en) Multi-stage gate turn-off with dynamic timing
EP3035532B1 (en) Gate drive circuit and method of operating same
JP6438018B2 (ja) 並列電力スイッチの同期
KR102344648B1 (ko) 직렬 연결된 전력 스위치들에서의 전압 밸런싱 방법
CN102893525B (zh) 对电压驱动型元件进行驱动的驱动装置
US9960679B2 (en) Controlling a pair of switches
KR101794997B1 (ko) 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템
JP2017169145A (ja) 半導体装置、メンテナンス装置、及びメンテナンス方法
EP2958235B1 (en) Solid state power controller with parallel mosfet load sharing
JP5939908B2 (ja) 同期整流回路
TWI538365B (zh) 半導體切換元件之驅動電路及使用其之電力轉換裝置
US10101369B2 (en) Highly accurate current measurement
JP5851928B2 (ja) 半導体スイッチ及び半導体スイッチの制御方法
US20160105122A1 (en) Synchronous rectification controller and power converter using the same
US9791881B2 (en) Self-driven synchronous rectification for a power converter
CN103907275A (zh) 晶体管保护电路
US10879892B2 (en) Switching element control circuit and power module
US20150061408A1 (en) Method for operating an electrical circuit and electrical circuit
KR101733778B1 (ko) 스위칭 신호의 제어 장치 및 방법
US20180006546A1 (en) Power control apparatus for sub-module of mmc converter
JP2016167978A (ja) 同期整流回路
WO2013000500A1 (en) Power supply for controlling a power switch
KR101033141B1 (ko) 다수 부하에 대한 개별 전류 조절 방법 및 장치
JP2022044279A (ja) パワーデバイス駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151203

R150 Certificate of patent or registration of utility model

Ref document number: 5851928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees